基于FPGA的舰载多路信号采集同步控制系统的制作方法

技术特征：
1.基于fpga的舰载多路信号采集同步控制系统，包括：1个时钟电路，n个模拟中频回波信号，m个调理电路、m个adc芯片、1个fpga、1个光模块；时钟电路，用于为adc芯片“采样时钟信号”；m个调理电路，用于对引入的n个模拟中频回波信号进行预处理；m个adc芯片，用于在“采样时钟信号”下对多个预处理后的模拟中频回波信号进行模数转换处理；fpga，用于将多个模数转换处理后的数字中频回波信号组织为光模块所需格式数据，并同步向光模块发送；其特征在于，时钟电路，用于为双通道adc芯片提供“同步用秒脉冲信号”；m个adc芯片，用于依据“同步用秒脉冲信号”对模数转换处理后的数字中频回波信号进行同步输出，完成第一次同步；fpga，用于观测adc芯片的快速检测输出引脚的状态波形中的多帧时钟信号波形、若多帧时钟信号波形存在延时，则等待该adc芯片输出周期完成后，再一起发送处理后的光模块所需格式数据至光模块，完成第二次同步；其中，所述adc芯片为双通道adc芯片或者单通道adc芯片。2.根据权利要求1所述的基于fpga的舰载多路信号采集同步控制系统，其特征在于，当adc芯片为双通道adc芯片，1个adc芯片处理2个模拟中频回波信号为2个数字中频回波信号时；fpga，用于同时观测1个adc芯片的快速检测输出引脚fd_a和快速检测输出引脚fd_b引脚的状态波形中的多帧时钟信号波形、若该adc芯片的2个多帧时钟信号波形相比存在延时，则等待该adc芯片的输出周期完成后，再一起发送处理后的光模块所需格式数据至光模块，完成第二次同步。3.根据权利要求1所述的基于fpga的舰载多路信号采集同步控制系统，其特征在于，当adc芯片为双通道adc芯片，1个adc芯片处理2个模拟中频回波信号为2个数字中频回波信号时；fpga，用于同时观测所有adc芯片的快速检测输出引脚fd_a或快速检测输出引脚fd_b引脚的状态波形中的多帧时钟信号波形、若第i个adc芯片的多帧时钟信号波形与其它adc芯片的多帧时钟信号波形相比存在延时，则等待第i个adc芯片的输出周期完成后，再一起发送处理后的光模块所需格式数据至光模块，完成第二次同步。4.根据权利要求1所述的基于fpga的舰载多路信号采集同步控制系统，其特征在于，所述双通道adc芯片的型号为：ad9680。5.根据权利要求1所述的基于fpga的舰载多路信号采集同步控制系统，其特征在于，当adc芯片为单通道adc芯片，1个adc芯片处理1个模拟中频回波信号为1个数字中频回波信号时；fpga，用于同时观测所有adc芯片的快速检测输出引脚fd的状态波形中的多帧时钟信号波形、若第i个adc芯片的多帧时钟信号波形与其它adc芯片的多帧时钟信号波形相比存在延时，则等待第i个adc芯片的输出周期完成后，再一起发送处理后的光模块所需格式数据至光模块，完成第二次同步。
6.根据权利要求1所述的基于fpga的舰载多路信号采集同步控制系统，其特征在于，所述n为17或18，所述m为9。7.根据权利要求1所述的基于fpga的舰载多路信号采集同步控制系统，其特征在于，fpga型号为：xc7vx690t-2ffg1927i。8.根据权利要求1所述的基于fpga的舰载多路信号采集同步控制系统，其特征在于，还包括设置有可编程阈值的可编程阈值检测器，可编程阈值检测器，用于对所有adc芯片的快速检测输出引脚fd_a或/和快速检测输出引脚fd_b引脚的状态波形中的输入信号功率波形进行监控，若输入信号功率波形超过可编程阈值，可编程阈值检测器输出调低adc系统增益的控制信号至adc芯片。

技术总结
本发明公开了本发明的技术方案为基于FPGA的舰载多路信号采集同步控制系统，M个ADC芯片，用于进行模数转换处理；FPGA，用于将多个模数转换处理后的数字中频回波信号组织为光模块所需格式数据，并同步向光模块发送；M个ADC芯片，用于依据“同步用秒脉冲信号”对模数转换处理后的数字中频回波信号进行同步输出，完成第一次同步；FPGA，用于观测ADC芯片的快速检测输出引脚的状态波形中的多帧时钟信号波形、若多帧时钟信号波形存在延时，则等待该ADC芯片输出周期完成后，再一起发送处理后的光模块所需格式数据至光模块，完成第二次同步。ADC作为第一级硬件进行输出同步，FPGA作为第二级硬件进行输出同步。硬件进行输出同步。硬件进行输出同步。


技术研发人员：庄游彬 郑勇 李扬 张声洪 王寻宇 张柯茂 周禄清 晋中明 张知途
受保护的技术使用者：四川赛狄信息技术股份公司
技术研发日：2022.05.06
技术公布日：2022/6/3