一种像素电路和显示面板的制作方法

1.本发明实施例涉及显示技术领域，尤其涉及一种像素电路和显示面板。


背景技术：

2.有机发光二极管(organic light emitting diode，oled)显示面板凭借其低功耗、高色饱和度和宽视角等优异性能在显示领域中有着广阔应用前景。
3.目前，oled显示面板的像素电路中，驱动晶体管栅极的电位稳定性不高，影响显示面板的显示效果，同时导致显示面板较难适应较低的刷新频率，即显示面板在低频刷新时会出现闪烁等不良现象。


技术实现要素：

4.本发明实施例提供一种像素电路和显示面板，以稳定像素电路中驱动晶体管的栅极电位，保证显示面板的良好显示效果，同时改善低频闪烁现象。
5.第一方面，本发明实施例提供了一种像素电路，像素电路包括：驱动模块、数据写入模块、存储模块、阈值补偿模块及耦合电压控制模块；
6.所述驱动模块用于响应其控制端的电压而产生驱动电流，以驱动发光元件发光；
7.所述数据写入模块用于将数据电压写入所述驱动模块的控制端；
8.所述存储模块电连接于所述驱动模块的控制端，用于存储所述驱动模块的控制端的电压；
9.所述阈值补偿模块电连接于所述驱动模块的控制端和所述驱动模块的第二端之间；所述阈值补偿模块包括双栅晶体管，用于对所述驱动模块的阈值电压进行补偿；
10.所述耦合电压控制模块与所述驱动模块的控制端以及所述双栅晶体管的双栅节点均电连接，所述耦合电压控制模块用于在所述双栅晶体管的双栅节点的电压和所述驱动模块的控制端的电压被耦合变化时，控制所述驱动模块的控制端的电压变化幅度与所述双栅节点的电压变化幅度趋于相同。
11.可选地，所述耦合电压控制模块包括第一耦合单元和第二耦合单元；
12.所述第一耦合单元电连接于所述驱动模块的控制端和所述双栅晶体管的栅极之间；所述第一耦合单元用于根据其耦合作用，在所述双栅晶体管的栅极的电压发生变化时，调整所述驱动模块的控制端的电压变化幅度为第一电压变化量；
13.所述第二耦合单元电连接于所述双栅节点和所述双栅晶体管的栅极之间；所述第二耦合单元用于根据其耦合作用，在所述双栅晶体管的栅极的电压发生变化时，调整所述双栅节点的电压变化幅度为第二电压变化量，所述第二电压变化量与所述第一电压变化量趋于相等。
14.可选地，所述第一耦合单元包括第一电容，所述第二耦合单元包括第二电容；
15.所述第一电容的第一端与所述驱动模块的控制端电连接，所述第一电容的第二端与所述双栅晶体管的栅极电连接；
16.所述第二电容的第一端电连接于所述双栅节点，所述第二电容的第二端与所述双栅晶体管的栅极电连接。
17.可选地，所述第一电容的容值和所述第二电容的容值的比值，与所述驱动模块的控制端的总容值和所述双栅节点的总容值的比值成正比例；
18.优选地，所述第一电容的容值和所述第二电容的容值的比值，与所述驱动模块的控制端的总容值和所述双栅节点的总容值的比值相等。
19.可选地，还包括第一发光控制模块；所述驱动模块的第一端通过所述第一发光控制模块接入第一电源；
20.所述耦合电压控制模块包括第三耦合单元和第四耦合单元；
21.所述第三耦合单元电连接于所述驱动模块的第一端和所述驱动模块的控制端之间；所述第三耦合单元用于根据其耦合作用，在所述第一发光控制模块的控制端的电压发生变化时，调整所述驱动模块的控制端的电压变化幅度为第三电压变化量；
22.所述第四耦合单元电连接于所述驱动模块的第一端和所述双栅节点之间；所述第四耦合单元用于根据其耦合作用，在所述第一发光控制模块的控制端的电压发生变化时，调整所述双栅节点的电压变化幅度为第四电压变化量，所述第四电压变化量与所述第三电压变化量趋于相等。
23.可选地，所述第三耦合单元包括第三电容，所述第四耦合单元包括第四电容；
24.所述第三电容的第一端与所述驱动模块的第一端电连接，所述第三电容的第二端与所述驱动模块的控制端电连接；
25.所述第四电容的第一端与所述驱动模块的第一端电连接，所述第四电容的第二端电连接于所述双栅节点。
26.可选地，所述第三电容的容值和所述第四电容的容值的比值，与所述驱动模块的控制端的总容值和所述双栅节点的总容值的比值成正比例；
27.优选地，所述第三电容的容值和所述第四电容的容值的比值，与所述驱动模块的控制端的总容值和所述双栅节点的总容值的比值相等。
28.可选地，还包括第二发光控制模块；所述驱动模块的第二端通过所述第二发光控制模块与所述发光元件的第一极电连接；
29.所述耦合电压控制模块还包括第五耦合单元和第六耦合单元；
30.所述第五耦合单元电连接于所述驱动模块的控制端和所述驱动模块的第二端之间；所述第五耦合单元用于根据其耦合作用，在所述第二发光控制模块的控制端的电压发生变化时，调整所述驱动模块的控制端的电压变化幅度为第五电压变化量；
31.所述第六耦合单元电连接于所述驱动模块的第二端和所述双栅节点之间；所述第六耦合单元用于根据其耦合作用，在所述第二发光控制模块的控制端的电压发生变化时，调整所述双栅节点的电压变化幅度为第六电压变化量，所述第六电压变化量与所述第五电压变化量趋于相等。
32.可选地，所述第五耦合单元包括第五电容，所述第六耦合单元包括第六电容；
33.所述第五电容的第一端与所述驱动模块的控制端电连接，所述第五电容的第二端与所述驱动模块的第二端电连接；
34.所述第六电容的第一端与所述驱动模块的第二端电连接，所述第六电容的第二端
电连接于所述双栅节点；
35.优选地，所述第五电容的容值和所述第六电容的容值的比值，与所述驱动模块的控制端的总容值和所述双栅节点的总容值的比值成正比例；
36.优选地，所述第五电容的容值和所述第六电容的容值的比值，与所述驱动模块的控制端的总容值和所述双栅节点的总容值的比值相等。
37.第二方面，本发明实施例还提供了一种显示面板，显示面板包括：如上述第一方面所述的像素电路。
38.本发明实施例的技术方案中，像素电路包括驱动模块、数据写入模块、存储模块及阈值补偿模块，其中，阈值补偿模块包括双栅晶体管，阈值补偿模块用于对驱动模块的阈值电压进行补偿。在此基础上，通过设置像素电路还包括耦合电压控制模块，并设置耦合电压控制模块与双栅晶体管的双栅节点以及驱动模块的控制端均电连接，从而在像素电路中其它节点的电压发生变化，致使双栅晶体管的双栅节点的电压和驱动模块的控制端的电压被耦合变化时，能够通过耦合电压控制模块控制双栅节点的电压变化幅度和驱动模块的控制端的电压变化幅度趋于相同。双栅节点的电压变化幅度和驱动模块的控制端的电压变化幅度基本相同时，双栅节点的电压和驱动模块的控制端的电压基本维持相同，从而双栅节点和驱动模块控制端之间基本不会发生漏电现象，驱动模块控制端的电位稳定，本发明实施例由此保证了显示面板的良好显示效果，同时改善了显示面板的低频闪烁现象。
附图说明
39.图1是现有技术中的一种7t1c像素电路的结构示意图；
40.图2是图1所示的像素电路的一种驱动时序图；
41.图3是本发明实施例提供的一种像素电路的结构示意图；
42.图4是本发明实施例提供的另一种像素电路的结构示意图；
43.图5是本发明实施例提供的另一种像素电路的结构示意图；
44.图6是本发明实施例提供的另一种像素电路的结构示意图；
45.图7是本发明实施例提供的另一种像素电路的结构示意图；
46.图8是本发明实施例提供的另一种像素电路的结构示意图；
47.图9是本发明实施例提供的另一种像素电路的结构示意图；
48.图10是本发明实施例提供的一种显示面板的结构示意图。
具体实施方式
49.下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
50.正如背景技术中提到的，oled显示面板的像素电路中，驱动晶体管栅极的电位稳定性不高，影响显示面板的显示效果，同时导致显示面板较难适应较低的刷新频率，经发明人研究其原因在于：现有的像素电路是利用低温多晶硅(low temperature poly-silicon，ltps)工艺来完成，其电路架构包括7t1c结构，其中，驱动晶体管栅极的电位稳定性直接影响着oled的发光亮度，进而影响着显示面板的显示画质。虽然目前的技术中，提出了将补偿
晶体管和初始化晶体管设置为双栅结构来降低驱动晶体管栅极存储电容漏电的方案，但受ltps材料特性及工艺的限制，驱动晶体管栅极电位的稳定性仍需进一步的改善，下面结合图1来具体说明。
51.图1是现有技术中的一种7t1c像素电路的结构示意图。参考图1，像素电路包括驱动晶体管t1、数据写入晶体管t2、存储电容cst、阈值补偿晶体管t3、第一初始化晶体管t4、第二初始化晶体管t7、第一发光控制晶体管t5和第二发光控制晶体管t6。其中，各晶体管均示例性地设置为p型晶体管，第一初始化晶体管t4和阈值补偿晶体管t3均示例性地设置为双栅结构。
52.第一初始化晶体管t4的源极接入初始化电压vrefn，漏极电连接于驱动晶体管t1的栅极，栅极接入第一扫描信号scan1；数据写入晶体管t2的源极接入数据电压vdata，漏极电连接于驱动晶体管t1的源极，栅极接入第二扫描信号scan2；阈值补偿晶体管t3的源极电连接于驱动晶体管t1的漏极，漏极电连接于驱动晶体管t1的栅极，栅极接入第二扫描信号scan2；第一发光控制晶体管t5的源极接入第一电源elvdd，漏极电连接于驱动晶体管t1的源极，栅极接入发光控制信号em；第二发光控制晶体管t6的源极电连接于驱动晶体管t1的漏极，漏极电连接于oled的阳极，栅极接入发光控制信号em；oled的阴极接入第二电源elvss；第二初始化晶体管t7的源极接入初始化电压vrefn，漏极电连接于oled的阳极，栅极接入第三扫描信号scan3。
53.图2是图1所示的像素电路的一种驱动时序图。结合图2与图1，示例性地，像素电路的工作原理包括：复位阶段(t1时段)，第一扫描信号scan1和第三扫描信号scan3均为低电平信号，第一初始化晶体管t4和第二初始化晶体管t7均导通，驱动晶体管t1的栅极和oled的阳极均被初始化电压vrefn复位；数据写入与阈值补偿阶段(t2时段)，第二扫描信号scan2为低电平信号，数据写入晶体管t2和阈值补偿晶体管t3均导通，数据电压vdata写入驱动晶体管t1的栅极，阈值补偿晶体管t3对驱动晶体管t1的阈值电压vth进行补偿，最终驱动晶体管t1的栅极的电压近似等于vdata vth；发光阶段(t3时段)，发光控制信号em为低电平信号，第一发光控制晶体管t5和第二发光控制晶体管t6均导通，驱动电流驱动oled发光。
54.其中，数据写入与阈值补偿阶段结束瞬间之前，阈值补偿晶体管t3的双栅节点n的电压和驱动晶体管t1的栅极的电压相同，可均为vdata vth。数据写入与阈值补偿阶段结束瞬间，伴随着像素电路中其它节点的电压发生变化(例如第二扫描信号scan2从低电平信号跳变为高电平信号和/或发光控制信号em从高电平信号跳变为低电平信号)，因像素电路中所存在的耦合电容的耦合作用(耦合电容例如是像素电路中走线与走线之间的耦合电容等)，致使阈值补偿晶体管t3的双栅节点n的电压和驱动晶体管t1的栅极的电压均从vdata vth的基础上发生变化(例如从vdata vth的基础上升高或者降低)。
55.而由于像素电路中各处的耦合电容的大小一般不同，导致阈值补偿晶体管t3的双栅节点n的电压变化幅度和驱动晶体管t1的栅极的电压变化幅度不相同，即由此使得阈值补偿晶体管t3的双栅节点n的电压和驱动晶体管t1的栅极的电压从相同被耦合变化至不同，从而阈值补偿晶体管t3的双栅节点n和驱动晶体管t1的栅极之间出现电压差，进而在发光阶段阈值补偿晶体管t3的双栅节点n和驱动晶体管t1的栅极之间发生漏电现象。对此，显示面板不同区域的漏电存在差异，显示面板出现mura等现象，即显示面板的显示效果欠佳；显示面板低频刷新时，低刷新频率使得漏电加重，显示面板出现闪烁等不良现象。
56.有鉴于此，本发明实施例提供了一种像素电路，以在像素电路中其它节点的电压发生变化，致使阈值补偿晶体管的双栅节点的电压和驱动模块的控制端的电压被耦合变化时，可通过所设置的耦合电压控制模块控制阈值补偿模块的双栅节点的电压变化幅度和驱动模块的控制端的电压变化幅度趋于相同，从而避免阈值补偿晶体管的双栅节点和驱动晶体管的栅极之间出现电压差进而发生漏电现象，确保驱动模块的控制端的电位稳定，进而保证显示面板的良好显示效果，同时改善显示面板的低频闪烁现象。
57.图3是本发明实施例提供的一种像素电路的结构示意图。参考图3，像素电路px包括：驱动模块10、数据写入模块20、存储模块80、阈值补偿模块30及耦合电压控制模块90；驱动模块10用于响应其控制端a1的电压而产生驱动电流，以驱动发光元件d发光；数据写入模块20用于将数据电压写入驱动模块10的控制端a1；存储模块80电连接于驱动模块10的控制端a1，用于存储驱动模块10的控制端a1的电压；阈值补偿模块30电连接于驱动模块10的控制端a1和驱动模块10的第二端c1之间；阈值补偿模块30包括双栅晶体管m3，用于对驱动模块10的阈值电压vth进行补偿；耦合电压控制模块90与驱动模块10的控制端a1以及双栅晶体管m3的双栅节点n均电连接，耦合电压控制模块90用于在双栅晶体管m3的双栅节点n的电压和驱动模块10的控制端a1的电压被耦合变化时，控制驱动模块10的控制端a1的电压变化幅度与双栅节点n的电压变化幅度趋于相同。
58.其中，发光元件d包括但不限于是oled或者led。阈值补偿模块30包括双栅晶体管m3有利于降低存储模块80的漏电。耦合电压控制模块90具有耦合电压的功能，因此耦合电压控制模块90可以是包括一个或者多个电容元件，本实施例对此不作具体限定。耦合电压控制模块90与驱动模块10的控制端a1以及双栅晶体管m3的双栅节点n均电连接，因此可对驱动模块10的控制端a1以及双栅晶体管m3的双栅节点n的电压进行耦合、调整。
59.具体地，本发明实施例提供的像素电路工作时同样包括复位阶段、数据写入与阈值补偿阶段以及发光阶段。复位阶段可通过初始化模块实现，以对驱动模块10的控制端a1和发光元件d的阳极进行复位。
60.在数据写入与阈值补偿阶段，数据写入模块20和阈值补偿模块30均导通，数据电压vdata写入驱动模块10的控制端a1，阈值补偿模块30对驱动模块10的阈值电压vth进行补偿，最终驱动模块10的控制端a1的电压近似等于vdata vth。
61.在数据写入与阈值补偿阶段结束瞬间，伴随着像素电路中各模块的控制端的电压发生变化(模块的控制端的电压发生变化一般意味着模块的工作状态发生变化，例如导通或者关断)，像素电路中所存在的耦合电容致使双栅晶体管m3的双栅节点n的电压和驱动模块10的控制端a1的电压均在vdata vth的基础上被耦合变化，而此时由于耦合电压控制模块90的设置，耦合电压控制模块90会基于自身的耦合作用，控制驱动模块10的控制端a1的电压变化幅度与双栅节点n的电压变化幅度趋于相同。
62.完全相同为理想状态；而考虑到实际工艺误差，趋于相同是指无限趋近于相同，也可以理解为基本相同或者近似相同等。比如，控制驱动模块10的控制端a1的电压变化幅度与双栅节点n的电压变化幅度趋于相同可以是，这两个电压变化幅度之间的差值小于预定阈值。在驱动模块10的控制端a1的电压变化幅度与阈值补偿模块30的双栅节点n的电压变化幅度趋于相同的情况下，驱动模块10的控制端a1与双栅晶体管m3的双栅节点n的电压基本维持相同，驱动模块10的控制端a1与双栅晶体管m3的双栅节点n之间的电压差足够小，从
而驱动模块10的控制端a1与双栅晶体管m3的双栅节点n之间的漏电微弱到可以忽略不计，基本不会影响显示效果，并且即使是在低刷新频率下也仅具有极小的漏电，由此避免了低频闪烁。
63.在发光阶段，驱动电流驱动发光元件d发光，由于耦合电压控制模块90的设置，驱动模块10的控制端a1与双栅晶体管m3的双栅节点n的电压基本维持相同，驱动模块10的控制端a1与双栅晶体管m3的双栅节点n之间基本不会发生漏电现象，显示效果良好。
64.本发明实施例中，像素电路中不同区域存在不同的耦合电容，相应地耦合电压控制模块90的具体结构及其具体连接关系可包括多种，下面示例性地说明其中几种，但并不作为对本发明的限定。
65.图4是本发明实施例提供的另一种像素电路的结构示意图。参考图4，在上述技术方案的基础上，作为本发明的一种实施方式，可选地，耦合电压模块包括第一耦合单元91和第二耦合单元92；第一耦合单元91电连接于驱动模块10的控制端a1和双栅晶体管m3的栅极m之间；第一耦合单元91用于根据其耦合作用，在双栅晶体管m3的栅极m的电压发生变化时，调整驱动模块10的控制端a1的电压变化幅度为第一电压变化量；第二耦合单元92电连接于双栅节点n和双栅晶体管m3的栅极m之间；第二耦合单元92用于根据其耦合作用，在双栅晶体管m3的栅极m的电压发生变化时，调整双栅节点n的电压变化幅度为第二电压变化量，第二电压变化量与第一电压变化量趋于相等。
66.具体地，双栅晶体管m3的栅极m作为阈值补偿模块30的控制端。双栅晶体管m3的栅极m的电压发生跳变以控制双栅晶体管m3关断或者导通时，像素电路中存在于双栅晶体管m3的栅极m与驱动模块10的控制端a1之间的耦合电容会使得驱动模块10的控制端a1的电压被耦合变化，且像素电路中存在于双栅晶体管m3的栅极m与双栅晶体管m3的双栅节点n之间的耦合电容会使得双栅节点n的电压被耦合变化。存在于双栅晶体管m3的栅极m与驱动模块10的控制端a1之间的耦合电容、以及存在于双栅晶体管m3的栅极m与双栅晶体管m3的双栅节点n之间的耦合电容一般均较小，且稳定性不高也不可控。
67.针对于此本实施例中，在双栅晶体管m3的栅极m与驱动模块10的控制端a1之间设置第一耦合单元91，使得能够通过第一耦合单元91对双栅晶体管m3的栅极m与驱动模块10的控制端a1之间的总耦合作用进行调整、控制，使其具有较高的稳定性。同时，在双栅晶体管m3的栅极m与双栅晶体管m3的双栅节点n之间设置第二耦合单元92，使得能够通过第二耦合单元92对双栅晶体管m3的栅极m与双栅晶体管m3的双栅节点n之间的总耦合作用进行调整、控制，从而使其具有较高的稳定性。
68.即，数据写入与阈值补偿阶段结束瞬间之前，双栅晶体管m3的双栅节点n的电压和驱动模块10的控制端a1的电压均为vdata vth；数据写入与阈值补偿阶段结束瞬间，双栅晶体管m3的栅极m的电压发生跳变，双栅晶体管m3的双栅节点n的电压和驱动模块10的控制端a1的电压均在vdata vth的基础上被耦合变化，由于第一耦合单元91的设置，使得在双栅晶体管m3的栅极m与驱动模块10的控制端a1之间的总耦合作用下，驱动模块10的控制端a1的电压变化幅度为第一电压变化量
△
v1，由于第二耦合单元92的设置，使得在双栅晶体管m3的栅极m与双栅晶体管m3的双栅节点n之间的总耦合作用下，双栅晶体管m3双栅节点n的电压变化幅度为第二电压变化量
△
v2，
△
v2＝
△
v1。从而，双栅晶体管m3的栅极m的电压发生跳变后，双栅晶体管m3的双栅节点n的电压和驱动模块10的控制端a1的电压均为vdata vth

△
v1，双栅晶体管m3的双栅节点n的电压和驱动模块10的控制端a1的电压基本维持相等，双栅节点n和驱动模块10控制端之间基本不会发生漏电现象，驱动模块10的控制端a1的电位稳定。其中，完全相等为理想状态；而考虑到实际工艺误差，趋于相等是指无限趋近于相等，也可以理解为基本相等或者近似相等。
69.本发明实施例的技术方案，针对像素电路中双栅晶体管m3的栅极m的电压发生跳变时，像素电路中的耦合电容致使双栅节点n的电压和驱动模块10的控制端a1的电压被耦合变化，设置耦合电压控制模块90包括第一耦合单元91和第二耦合单元92，并设置第一耦合单元91和第二耦合单元92在像素电路中的具体连接关系，即可保证双栅晶体管m3的双栅节点n的电压和驱动模块10的控制端a1的电压基本维持相等，像素电路的结构简单，易于实现。
70.图5是本发明实施例提供的另一种像素电路的结构示意图。参考图5，在上述技术方案的基础上，可选地，第一耦合单元91包括第一电容c1，第二耦合单元92包括第二电容c2；第一电容c1的第一端与驱动模块10的控制端a1电连接，第一电容c1的第二端与双栅晶体管m3的栅极m电连接；第二电容c2的第一端电连接于双栅节点n，第二电容c2的第二端与双栅晶体管m3的栅极m电连接。
71.本发明实施例的技术方案，设置第一耦合单元91包括第一电容c1且第二耦合单元92包括第二电容c2，即可保证双栅晶体管m3的双栅节点n的电压和驱动模块10的控制端a1的电压基本维持相等，第一耦合单元91和第二耦合单元92的结构简单，易于实现。
72.此外，双栅晶体管m3的栅极m与驱动模块10的控制端a1之间的总耦合作用，实质上是由第一电容c1、以及双栅晶体管m3的栅极m与驱动模块10的控制端a1之间的耦合电容共同决定，即由两者之和决定。但由于双栅晶体管m3的栅极m与驱动模块10的控制端a1之间的耦合电容远小于第一电容c1(例如第一电容c1的容值可以是不大于10f且大于2f)，故可以近似认为第一电容c1的容值即为双栅晶体管m3的栅极m与驱动模块10的控制端a1之间的总容值；或者还可以是在设置第一电容c1时，设置第一电容c1的大小为第一目标容值减去双栅晶体管m3的栅极m与驱动模块10的控制端a1之间的耦合电容。其中，第一目标容值为双栅晶体管m3的栅极m与驱动模块10的控制端a1之间的目标总容值。
73.类似的，双栅晶体管m3的栅极m与双栅晶体管m3的双栅节点n之间的总耦合作用，由第二电容c2、以及双栅晶体管m3的栅极m与双栅晶体管m3的双栅节点n之间的耦合电容之和决定。但由于双栅晶体管m3的栅极m与双栅晶体管m3的双栅节点n之间的耦合电容远小于第二电容c2(例如第二电容c2的容值可以是不大于10f)，故可近似认为第二电容c2的容值即为双栅晶体管m3的栅极m与双栅晶体管m3的双栅节点n之间的总容值，或者也可以设置第二电容c2的大小为第二目标容值减去双栅晶体管m3的栅极m与双栅晶体管m3的双栅节点n之间的耦合电容。其中，第二目标容值为双栅晶体管m3的栅极m与双栅晶体管m3的双栅节点n之间的目标总容值。
74.以下均以近似认为第一电容c1的容值即为双栅晶体管m3的栅极m与驱动模块10的控制端a1之间的总容值，第二电容c2的容值即为双栅晶体管m3的栅极m与双栅晶体管m3的双栅节点n之间的总容值来说明。基于此，第一电容c1的大小直接影响着双栅晶体管m3的栅极m与驱动模块10的控制端a1之间的总耦合作用的大小，从而影响着第一电压变化量的大小，第二电容c2的大小直接影响着双栅晶体管m3的栅极m与双栅晶体管m3的双栅节点n之间
的总耦合作用的大小，从而影响着第二电压变化量的大小，因此若要控制第一电压变化量和第二电压变化量相等，则可以通过设置第一电容c1和第二电容c2的比例而实现。
75.在上述技术方案的基础上，可选地，第一电容c1的容值和第二电容c2的容值的比值，与驱动模块10的控制端a1的总容值和双栅节点n的总容值的比值成正比例。
76.具体地，根据耦合的电压变化量的计算原理，如：编号为a的信号线上的电压变化时对编号为b的信号线的影响，等于编号为a的信号线上的电压跳变量与电容比例的乘积。其中，电容比例等于编号为a的信号线与编号为b的信号线之间的电容所占编号为b的信号线的总电容的比例。
77.可以得到：像素电路中双栅晶体管m3的栅极m的电压发生跳变时，第一电压变化量的大小第二电压变化量的大小其中，
△
s为双栅晶体管m3的栅极m的电压变化量，c
驱总
为驱动模块10的控制端a1的总容值，c10为第一电容c1的容值，c
栅总
为双栅节点n的总容值，c20为第二电容c2的容值。因此，第一电压变化量与第二电压变化量的比值
78.据此，当第一电容c1与第二电容c2的比值，与驱动模块10的控制端a1的总容值和双栅节点n的总容值的比值成正比例时，即驱动模块10的控制端a1的总容值和双栅节点n的总容值的比值增大，第一电容c1与第二电容c2的比值随之增大，驱动模块10的控制端a1的总容值和双栅节点n的总容值的比值减小，第一电容c1与第二电容c2的比值随之减小时，第一电压变化量与第二电压变化量的比值可较为稳定且可被限制在较小数值。
79.在此基础上，优选地，第一电容c1的容值和第二电容c2的容值的比值，与驱动模块10的控制端a1的总容值和双栅节点n的总容值的比值相等或者近似相等，即设置10的控制端a1的总容值和双栅节点n的总容值的比值相等或者近似相等，即设置或者≈1，以此保证像素电路中双栅晶体管m3的栅极m的电压发生跳变时，双栅晶体管m3的双栅节点n的电压和驱动模块10的控制端a1的电压基本维持相等。
80.本发明实施例的技术方案，针对像素电路中双栅晶体管m3的栅极m的电压发生跳变时，像素电路中的耦合电容致使双栅节点n的电压和驱动模块10的控制端a1的电压被耦合变化，通过设置第一耦合单元91包括第一电容c1，第二耦合单元92包括第二电容c2，并通过设置第一电容c1和第二电容c2的比例，即可控制双栅节点n的电压变化幅度和驱动模块10的控制端a1的电压变化幅度趋于相同，从而使得双栅节点n的电压和驱动模块10的控制端a1的电压基本维持相同，进而使得双栅节点n和驱动模块10控制端之间基本不会发生漏电现象，驱动模块10的控制端a1的电位稳定，保证了显示面板的良好显示效果，同时改善了显示面板的低频闪烁现象。
81.此外，电连接于驱动模块10的控制端a1的存储模块80可包括存储电容cst，驱动模块10的控制端a1的总容值实质上等于存储电容cst、与驱动模块10相关的寄生电容以及双栅晶体管m3的栅极m与驱动模块10的控制端a1之间的耦合电容三者之和，但由于双栅晶体管m3的栅极m与驱动模块10的控制端a1之间的耦合电容远小于存储电容与寄生电容之和，故可近似认为驱动模块10的控制端a1的总容值等于存储电容与寄生电容之和。又由于与驱
动模块10相关的寄生电容实际中较难测量，所以可在像素电路的版图设计完成时，利用计算软件计算出驱动模块10的控制端a1的总容值，方法简单。双栅节点n的总容值实质上等于与双栅晶体管m3相关的寄生电容、以及双栅晶体管m3的栅极m与双栅晶体管m3的双栅节点n之间的耦合电容两者之和，但由于双栅晶体管m3的栅极m与双栅晶体管m3的双栅节点n之间的耦合电容远小于寄生电容，故近似认为双栅节点n的总容值等于与双栅晶体管m3相关的寄生电容，且也可在像素电路的版图设计完成时，利用计算软件计算出双栅节点n的总容值。
82.像素电路中，除了双栅晶体管m3的栅极m的电压发生跳变会使得双栅节点n的电压和驱动模块10的控制端a1的电压被耦合变化之外，还可以是其它节点的电压发生跳变使得双栅节点n的电压和驱动模块10的控制端a1的电压被耦合变化。对于还涉及到由双栅晶体管m3的栅极m之外的其它节点的电压跳变，引发双栅节点n的电压和驱动模块10的控制端a1的电压被耦合变化的情况，可以在像素电路版图空间允许的情况下，适当放大第一电容c1与第二电容c2的比值，以适应更大的从而继续保证双栅节点n的电压变化幅度和驱动模块10的控制端a1的电压变化幅度趋于相同，例如将第一电容c1与第二电容c2的比值放大至2倍等。
83.或者，对于由双栅晶体管m3的栅极m之外的其它节点的电压跳变，引发双栅节点n的电压和驱动模块10的控制端a1的电压被耦合变化的情况，还可以通过调整耦合电压控制模块90的具体结构和具体连接关系来继续保证双栅节点n的电压变化幅度和驱动模块10的控制端a1的电压变化幅度趋于相同，下面对此分别进行具体说明。
84.图6是本发明实施例提供的另一种像素电路的结构示意图。参考图6，在上述技术方案的基础上，作为本发明的另一种实施方式，可选地，像素电路px还包括第一发光控制模块50，耦合电压控制模块90包括第三耦合单元93和第四耦合单元94；驱动模块10的第一端b1通过第一发光控制模块50接入第一电源elvdd；第三耦合单元93电连接于驱动模块10的第一端b1和驱动模块10的控制端a1之间；第三耦合单元93用于根据其耦合作用，在第一发光控制模块50的控制端a2的电压发生变化时，调整驱动模块10的控制端a1的电压变化幅度为第三电压变化量；第四耦合单元94电连接于驱动模块10的第一端b1和双栅节点n之间；第四耦合单元94用于根据其耦合作用，在第一发光控制模块50的控制端a2的电压发生变化时，调整双栅节点n的电压变化幅度为第四电压变化量，第四电压变化量与第三电压变化量趋于相等。
85.具体地，第一发光控制模块50的控制端a2的电压发生跳变以控制第一发光控制模块50导通或者关断时，驱动模块10的第一端b1的电压发生跳变，从而像素电路中存在于驱动模块10的第一端b1与驱动模块10的控制端a1之间的耦合电容会使得驱动模块10的控制端a1的电压被耦合变化，且像素电路中存在于驱动模块10的第一端b1与双栅晶体管m3的双栅节点n之间的耦合电容会使得双栅节点n的电压被耦合变化。
86.存在于驱动模块10的第一端b1与驱动模块10的控制端a1之间的耦合电容、以及驱动模块10的第一端b1与双栅晶体管m3的双栅节点n之间的耦合电容一般均较小、且稳定性不高也不可控。针对于此本实施例中，在驱动模块10的第一端b1与驱动模块10的控制端a1之间设置第三耦合单元93，使得能够通过第三耦合单元93对驱动模块10的第一端b1与驱动
模块10的控制端a1之间的总耦合作用进行调整、控制，使其具有较高的稳定性，在驱动模块10的第一端b1与双栅晶体管m3的双栅节点n之间设置第四耦合单元94，使得能够通过第四耦合单元94对驱动模块10的第一端b1与双栅晶体管m3的双栅节点n之间的总耦合作用进行调整、控制，使其具有较高的稳定性。
87.数据写入与阈值补偿阶段结束瞬间，需控制第一发光控制模块50导通，像素电路开始工作于发光阶段。第一发光控制模块50的控制端a2的电压发生跳变的瞬间，驱动模块10的第一端b1瞬间接入第一电源elvdd，从而驱动模块10的第一端b1的电压发生跳变，双栅晶体管m3的双栅节点n的电压和驱动模块10的控制端a1的电压均在vdata vth的基础上被耦合变化，由于第三耦合单元93的设置，使得在驱动模块10的第一端b1与驱动模块10的控制端a1之间的总耦合作用下，驱动模块10的控制端a1的电压变化幅度为第三电压变化量
△
v3，由于第四耦合单元94的设置，使得在驱动模块10的第一端b1与双栅晶体管m3的双栅节点n之间的总耦合作用下，双栅晶体管m3双栅节点n的电压变化幅度为第四电压变化量
△
v4，
△
v4＝
△
v3。从而，第一发光控制模块50的控制端a2的电压发生跳变后，双栅晶体管m3的双栅节点n的电压和驱动模块10的控制端a1的电压均为vdata vth
△
v3，双栅晶体管m3的双栅节点n的电压和驱动模块10的控制端a1的电压基本维持相等，双栅节点n和驱动模块10控制端之间基本不会发生漏电现象，驱动模块10的控制端a1的电位稳定。
88.此外，在图6中示例性地示意出了耦合电压控制模块90既包括第三耦合单元93与第四耦合单元94，还包括第一耦合单元91与第二耦合单元92。实际中可根据需要，耦合电压控制模块90也可以仅包括第三耦合单元93与第四耦合单元94，第三耦合单元93与第四耦合单元94和第一耦合单元91与第二耦合单元92是独立互不干涉的。
89.本发明实施例的技术方案，针对像素电路中第一发光控制模块50的控制端a2的电压发生跳变时，像素电路中的耦合电容致使双栅节点n的电压和驱动模块10的控制端a1的电压被耦合变化，设置耦合电压控制模块90包括第三耦合单元93和第四耦合单元94，并设置第三耦合单元93和第四耦合单元94在像素电路中的具体连接关系，即可保证双栅晶体管m3的双栅节点n的电压和驱动模块10的控制端a1的电压基本维持相等，像素电路的结构简单，易于实现。
90.图7是本发明实施例提供的另一种像素电路的结构示意图。参考图7，在上述技术方案的基础上，可选地，第三耦合单元93包括第三电容c3，第四耦合单元94包括第四电容c4；第三电容c3的第一端与驱动模块10的第一端b1电连接，第三电容c3的第二端与驱动模块10的控制端a1电连接；第四电容c4的第一端与驱动模块10的第一端b1电连接，第四电容c4的第二端电连接于双栅节点n。
91.具体地，本实施例设置第三耦合单元93包括第三电容c3，第四耦合单元94包括第四电容c4，使得第三耦合单元93和第四耦合单元94的结构简单，易于实现。此外本实施例中，可近似认为第三电容c3的容值即为驱动模块10的第一端b1与驱动模块10的控制端a1之间的总容值，以及近似认为第四电容c4的容值为驱动模块10的第一端b1与双栅晶体管m3的双栅节点n之间的总容值(例如第三电容c3的容值可以是不大于10f，第四电容c4的容值可以是不大于10f)。据此，若要控制第三电压变化量和第四电压变化量相等，则可以通过设置第三电容c3和第四电容c4的比例而实现。
92.在上述技术方案的基础上，可选地，所述第三电容c3的容值和所述第四电容c4的
容值的比值，与所述驱动模块10的控制端a1的总容值和所述双栅节点n的总容值的比值成正比例。
93.具体地，像素电路中第一发光控制模块50的控制端a2的电压发生跳变时，第三电压变化量的大小第二电压变化量的大小其中，
△
e为第一发光控制模块50的控制端a2的电压变化量，c30为第三电容c3的容值，c40为第四电容c4的容值。因此，第三电压变化量与第四电压变化量的比值据此，当第三电容c3与第四电容c4的比值，与驱动模块10的控制端a1的总容值和双栅节点n的总容值的比值成正比例时，第三电压变化量与第四电压变化量的比值可较为稳定且可被限制在较小数值。
94.在此基础上，优选地，第三电容c3的容值和第四电容c4的容值的比值，与驱动模块10的控制端a1的总容值和双栅节点n的总容值的比值相等或者近似相等，即设置10的控制端a1的总容值和双栅节点n的总容值的比值相等或者近似相等，即设置或者≈1，以此保证像素电路中第一发光控制模块50的控制端a2的电压发生跳变时，双栅晶体管m3的双栅节点n的电压和驱动模块10的控制端a1的电压基本维持相等。
95.本发明实施例的技术方案，针对像素电路中第一发光控制模块50的控制端a2的电压发生跳变时，像素电路中的耦合电容致使双栅节点n的电压和驱动模块10的控制端a1的电压被耦合变化，通过设置第三耦合单元93包括第三电容c3，第四耦合单元94包括第四电容c4，并通过设置第三电容c3和第四电容c4的比例，即可控制双栅节点n的电压变化幅度和驱动模块10的控制端a1的电压变化幅度趋于相同，从而使得双栅节点n的电压和驱动模块10的控制端a1的电压基本维持相同，进而使得双栅节点n和驱动模块10控制端之间基本不会发生漏电现象，驱动模块10的控制端a1的电位稳定，保证了显示面板的良好显示效果，同时改善了显示面板的低频闪烁现象。
96.图8是本发明实施例提供的另一种像素电路的结构示意图。参考图8，在上述技术方案的基础上，作为本发明的另一种实施方式，可选地，像素电路px还包括第二发光控制模块60，耦合电压控制模块90还包括第五耦合单元95和第六耦合单元96；驱动模块10的第二端c1通过第二发光控制模块60与发光元件d的第一极电连接；第五耦合单元95电连接于驱动模块10的控制端a1和驱动模块10的第二端c1之间；第五耦合单元95用于根据其耦合作用，在第二发光控制模块60的控制端a3的电压发生变化时，调整驱动模块10的控制端a1的电压变化幅度为第五电压变化量；第六耦合单元96电连接于驱动模块10的第二端c1和双栅节点n之间；第六耦合单元96用于根据其耦合作用，在第二发光控制模块60的控制端a3的电压发生变化时，调整双栅节点n的电压变化幅度为第六电压变化量，第六电压变化量与第五电压变化量趋于相等。
97.具体地，第二发光控制模块60的控制端a3的电压发生跳变以控制第二发光控制模块60导通或者关断时，驱动模块10的第二段的电压发生跳变，从而像素电路中存在于驱动模块10的第二端c1与驱动模块10的控制端a1之间的耦合电容会使得驱动模块10的控制端a1的电压被耦合变化，且像素电路中存在于驱动模块10的第二端c1与双栅晶体管m3的双栅
节点n之间的耦合电容会使得双栅节点n的电压被耦合变化。
98.本实施例中，在驱动模块10的第二端c1与驱动模块10的控制端a1之间设置第五耦合单元95，使得能够通过第五耦合单元95对驱动模块10的第二端c1与驱动模块10的控制端a1之间的总耦合作用进行调整、控制，使其具有较高的稳定性，在驱动模块10的第二端c1与双栅晶体管m3的双栅节点n之间设置第六耦合单元96，使得能够通过第六耦合单元96对驱动模块10的第二端c1与双栅晶体管m3的双栅节点n之间的总耦合作用进行调整、控制，使其具有较高的稳定性。
99.数据写入与阈值补偿阶段结束瞬间，需控制第二发光控制模块60导通，像素电路进行发光阶段。第二发光控制模块60的控制端a3的电压发生跳变的瞬间，驱动模块10的第二端c1瞬间接入第一电源elvdd，从而驱动模块10的第二端c1的电压发生跳变，双栅晶体管m3的双栅节点n的电压和驱动模块10的控制端a1的电压均在vdata vth的基础上被耦合变化，由于第五耦合单元95的设置，使得在驱动模块10的第二端c1与驱动模块10的控制端a1之间的总耦合作用下，驱动模块10的控制端a1的电压变化幅度为第五电压变化量
△
v5，由于第六耦合单元96的设置，使得在驱动模块10的第二端c1与双栅晶体管m3的双栅节点n之间的总耦合作用下，双栅晶体管m3双栅节点n的电压变化幅度为第四电压变化量
△
v6，
△
v6＝
△
v5。从而，第二发光控制模块60的控制端a3的电压发生跳变后，双栅晶体管m3的双栅节点n的电压和驱动模块10的控制端a1的电压均为vdata vth
△
v5，双栅晶体管m3的双栅节点n的电压和驱动模块10的控制端a1的电压基本维持相等，双栅节点n和驱动模块10控制端之间基本不会发生漏电现象，驱动模块10的控制端a1的电位稳定。
100.此外，在图8中示例性地示意出了耦合电压控制模块90既包括第五耦合单元95与第六耦合单元96，还包括第三耦合单元93与第四耦合单元94以及第一耦合单元91与第二耦合单元92。实际中可根据需要，耦合电压控制模块90也可以仅包括第五耦合单元95与第六耦合单元96，或者仅包括第三耦合单元93至第六耦合单元96，或者仅包括第五耦合单元95、第六耦合单元96、第一耦合单元91及第二耦合单元92。
101.本发明实施例的技术方案，针对像素电路中第二发光控制模块60的控制端a3的电压发生跳变时，像素电路中的耦合电容致使双栅节点n的电压和驱动模块10的控制端a1的电压被耦合变化，设置耦合电压控制模块90包括第五耦合单元95和第六耦合单元96，并设置第五耦合单元95和第六耦合单元96在像素电路中的具体连接关系，即可保证双栅晶体管m3的双栅节点n的电压和驱动模块10的控制端a1的电压基本维持相等，像素电路的结构简单，易于实现。
102.图9是本发明实施例提供的另一种像素电路的结构示意图。参考图9，在上述技术方案的基础上，可选地，所述第五耦合单元95包括第五电容c5，所述第六耦合单元96包括第六电容c6；所述第五电容c5的第一端与所述驱动模块10的控制端a1电连接，所述第五电容c5的第二端与所述驱动模块10的第二端c1电连接；所述第六电容c6的第一端与所述驱动模块10的第二端c1电连接，所述第六电容c6的第二端电连接于所述双栅节点n。
103.具体地，本实施例设置第五耦合单元95包括第五电容c5，第六耦合单元96包括第六电容c6，使得第五耦合单元95和第六耦合单元96的结构简单，易于实现。此外本实施例中，可近似认为第五电容c5的容值即为驱动模块10的第二端c1与驱动模块10的控制端a1之间的总容值，以及近似认为第六电容c6的容值为驱动模块10的第二端c1与双栅晶体管m3的
双栅节点n之间的总容值(例如第五电容c5的容值可以是不大于10f，第六电容c6的容值可以是不大于10f)。据此，若要控制第五电压变化量和第六电压变化量相等，则可以通过设置第五电容c5和第六电容c6的比例而实现。
104.在上述技术方案的基础上，可选地，所述第五电容c5的容值和所述第六电容c6的容值的比值，与所述驱动模块10的控制端a1的总容值和所述双栅节点n的总容值的比值成正比例。
105.具体地，像素电路中第二发光控制模块60的控制端a3的电压发生跳变时，第五电压变化量的大小第六电压变化量的大小其中，
△
e为第二发光控制模块60的控制端a3的电压变化量，c50为第五电容c5的容值，c60为第六电容c6的容值。因此，第五电压变化量与第六电压变化量的比值据此，当第五电容c5与第六电容c6的比值，与驱动模块10的控制端a1的总容值和双栅节点n的总容值的比值成正比例时，第五电压变化量与第六电压变化量的比值可较为稳定且可被限制在较小数值。
106.在上述技术方案的基础上，优选地，所述第五电容c5的容值和所述第六电容c6的容值的比值，与所述驱动模块10的控制端a1的总容值和所述双栅节点n的总容值的比值相等或者近似相等，即设置或者≈1，以此保证像素电路中第二发光控制模块60的控制端a3的电压发生跳变时，双栅晶体管m3的双栅节点n的电压和驱动模块10的控制端a1的电压基本维持相等。
107.本发明实施例的技术方案，针对像素电路中第二发光控制模块60的控制端a3的电压发生跳变时，像素电路中的耦合电容致使双栅节点n的电压和驱动模块10的控制端a1的电压被耦合变化，通过设置第五耦合单元95包括第六电容c6，第五耦合单元95包括第五电容c5，并通过设置第六电容c6和第六电容c6的比例，即可控制双栅节点n的电压变化幅度和驱动模块10的控制端a1的电压变化幅度趋于相同，从而使得双栅节点n的电压和驱动模块10的控制端a1的电压基本维持相同，进而使得双栅节点n和驱动模块10控制端之间基本不会发生漏电现象，驱动模块10的控制端a1的电位稳定，保证了显示面板的良好显示效果，同时改善了显示面板的低频闪烁现象。
108.在上述技术方案中，可选地，可继续参考图9，驱动模块10包括第一晶体管m1，数据写入模块20包括第二晶体管m2，第一发光控制模块50包括第五晶体管m5，第二发光控制模块60包括第六晶体管m6；第一晶体管m1的第一端作为驱动模块10的第一端b1，第一晶体管m1的第二端作为驱动模块10的第二端c1，第一晶体管m1的控制端作为驱动模块10的控制端a1；第二晶体管m2的第一端接入数据电压，第二晶体管m2的第二端与驱动模块10的第一端b1电连接，第二晶体管m2的控制端接入第二扫描信号scan2；阈值补偿模块30的双栅晶体管m3的栅极m接入第二扫描信号scan2，源极电连接于驱动模块10的第二端c1，漏极电连接于驱动模块10的控制端a1；第五晶体管m5的第一端接入第一电源elvdd，第五晶体管m5的第二端与驱动模块10的第一端b1电连接，第五晶体管m5的控制端接入发光控制信号em；第六晶体管m6的第一端与驱动模块10的第二端c1电连接，第六晶体管m6的第二端与发光元件d的
第一极电连接，第六晶体管m6的控制端接入发光控制信号em。
109.在上述技术方案的基础上，可选地，继续参考图9，像素电路还包括第一初始化模块40和第二初始化模块70；第一初始化模块40的第一端与驱动模块10的控制端a1电连接，第一初始化模块40的第二端接入初始化信号vrefn，第一初始化模块40的控制端接入第一扫描信号scan1；第二初始化模块70的第一端与发光元件d的第一极电连接，第二初始化模块70的第二端接入初始化信号vrefn，第二初始化模块70的控制端接入第三扫描信号scan3，发光元件d的第二极接入第二电源elvss。在上述技术方案的基础上，可选地，继续参考图9，可选地，第一初始化模块40包括第四晶体管m4，第二初始化模块70包括第七晶体管m7。在上述技术方案的基础上，可选地，继续参考图9，第四晶体管m4为双栅晶体管。
110.在上述技术方案中，m1至m7均示例性地设置为p型晶体管。
111.此外，本发明实施例提供的如图9所示意的像素电路px在驱动时，可采用图2所示意的驱动时序图进行驱动。其中，为双栅晶体管m3的栅极m提供第二扫描信号scan2的走线上的电压发生跳变，进而双栅晶体管m3的栅极m的电压发生跳变，为第一发光控制模块50的控制端a2和第二发光控制模块60的控制端a3提供发光控制信号em的走线上的电压发生跳变，进而第一发光控制模块50的控制端a2的电压和第二发光控制模块60的控制端a3的电压发生跳变。
112.本发明实施例还提供了一种显示面板，显示面板例如是oled显示面板。图10是本发明实施例提供的一种显示面板的结构示意图，参考图10，显示面板包括如上述任意实施例中的像素电路。
113.本发明实施例提供的显示面板与像素电路两者属于相同的发明构思，能够实现相同的技术效果，重复内容此处不再赘述。
114.注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。