基于微调和冗余信息产生装置签名的装置、方法及系统与流程

1.本公开的实施例是有关于一种基于微调和冗余信息产生装置签名的装置方法及系统。


背景技术：

2.物理不可克隆函数(physical unclonable function；puf)应用物理装置的可测量本征随机性以为这些装置建立签名。puf可用于集成电路(integrated circuit；ic)装置中，其中以puf重复测量给定ic装置的结果每次都导致相同的(或非常类似的)puf响应。然而，由于制程工艺的变动，另一ic装置的puf测量结果会导致明显不同的puf响应。可利用ic装置之间的不同puf响应来创建唯一的装置签名(或标识)。


技术实现要素：

3.本公开的实施例包含一种具有存储器和处理器的基于微调和冗余信息产生装置签名的装置。存储器配置成存储ic微调和冗余信息。处理器配置成从ic微调和冗余信息中提取位，对所提取的位执行散列函数运算以产生散列位，以及响应于散列位的统计特性满足一或多个准则而输出散列位。
4.本公开的实施例包含一种基于微调和冗余信息产生装置签名的方法，所述方法存储与集成电路相关联的微调和冗余信息；检索微调和冗余信息以从微调和冗余信息中提取位；以及对提取的位执行散列函数运算以产生散列位。方法还包含响应于散列位的统计特性满足一或多个准则而输出散列位。
5.本公开的实施例包含一种具有非易失性存储器装置和物理不可克隆函数电路的基于微调和冗余信息产生装置签名的系统。非易失性存储器装置配置成存储集成电路微调和冗余信息。puf电路配置成：从非易失性存储器装置中检索ic微调和冗余信息；从ic微调和冗余信息中提取位；对提取的位执行散列函数运算以产生散列位；响应于散列位的统计特性满足一或多个准则，输出散列位；以及响应于散列位的统计特性不满足一或多个准则，重复以下操作中的一或多个：从ic微调和冗余信息中提取位，以及对提取的位执行散列函数运算以产生散列位。
附图说明
6.结合附图阅读以下详细描述会最好地理解本公开的各方面。应注意，根据业界中的标准惯例，各种特征未按比例绘制。实际上，为了论述清楚起见，可任意增加或减小各种特征的尺寸。
7.图1是根据本公开的一些实施例的具有物理不可克隆函数(puf)电路的存储器装置的图示。
8.图2是根据本公开的一些实施例的用于基于ic微调和冗余信息通过puf电路产生装置签名的方法的图示。
9.图3是根据本公开的一些实施例的可用于从ic微调和冗余信息中随机提取位的基于线性反馈移位寄存器(linear feedback shift register；lfsr)的电路架构的图示。
10.图4是根据本公开的一些实施例的可实施于基于lfsr的电路架构中的第一lfsr的图示。
11.图5是根据本公开的一些实施例的可实施于基于lfsr的电路架构中的第二lfsr的图示。
12.图6是根据本公开的一些实施例的可用于从ic微调和冗余信息中随机提取位的基于多路复用器的电路架构的图示。
13.图7是根据本公开的一些实施例的可实施于基于多路复用器的电路架构中的第一选择模块的图示。
14.图8是根据本公开的一些实施例的可实施于基于多路复用器的电路架构中的第二选择模块的图示。
15.图9是根据本公开的一些实施例的可实施于基于多路复用器的电路架构中的第三选择模块的图示。
16.图10是根据本公开的一些实施例的可实施于基于多路复用器的电路架构中的第四选择模块的图示。
17.图11是根据本公开的一些实施例的可实施于puf电路中的散列电路的图示。
18.附图标号说明
19.100：存储器装置；
20.110：物理不可克隆函数(puf)电路；
21.120：行解码器；
22.130：输入/输出(i/o)电路；
23.140：读出放大器；
24.150：列解码器；
25.160：存储阵列；
26.170：非易失性存储器(nvm)模块；
27.200：方法；
28.210、220、230、240、250：操作；
29.300、600：电路架构；
30.310：折叠/扩展模块；
31.320：计数器；
32.325、430、530：时钟信号；
33.330、400、500、930、1030：线性反馈移位寄存器；
34.340、610：控制器；
35.420、520：复位信号；
36.620、700、800、900、1000：选择模块；
37.1100：散列电路；
38.1110：寄存器；
39.1120：哈希函数运算模块；
40.4100、4101、4102…
、410
11
、410
12
、410
13
、410
14
、410
15
、5100、5101…
510
15
、510
16
、510
17
、510
18
、510
19
…
510
29
、510
30
、510
31
：输入；
41.4400、4401、4402…
、440
11
、440
12
、440
13
、440
14
、440
15
、5400、5401…
540
15
、540
16
、540
17
、540
18
、540
19
…
540
29
、540
30
、540
31
、7200、7201、7202…
720
(n-3)
、720
(n-2)
、720
(n-1)
、8200、8201…
820
(m-1)
、9200、9201、9202…
、920
(n-3)
、920
(n-2)
、920
(n-1)
、10200、10201…
1020
(m-1)
：多路复用器；
42.4500、4501、4502…
、450
11
、450
12
、450
13
、450
14
、450
15
、5500、5501…
550
15
、550
16
、550
17
、550
18
、550
19
…
550
29
、550
30
、550
31
：移位寄存器；
43.4600、4601、4602、5600、5601、5602：异或装置；
44.7100…
710
(n-1)
、8100、8101…
810
(m-1)
、9400…
940
(n-1)
、10400、10401…
1040
(m-1)
：选择信号；
45.7300…
730
(n-1)
、8300…
830
(n-1)
、9100…
910
(n-1)
、9500…
950
(n-1)
、10100…
1010
(m-1)
、10500…
1050
(n-1)
：输出。
具体实施方式
46.以下公开内容提供用于实施所提供的主题的不同特征的许多不同实施例或实例。下文描述组件和布置的具体实例来简化本公开。当然，这些组件和布置仅为实例且并不意图为限制性的。另外，本公开可在各种实例中重复附图标号和/或字母。此重复是出于简单和清楚的目的，且除非另外规定，否则其自身不指示所论述的各种实施例和/或配置之间的关系。
47.以下公开内容描述具有物理不可克隆函数(puf)电路的集成电路(ic)装置的各方面。出于解释目的，本文中所描述的ic装置是例如静态随机存取存储器(static random access memory；sram)装置、动态ram、电阻ram、磁阻ram以及铁电ram的存储器装置。公开某些存储器装置元件以促进本文中的不同实施例的描述。存储器装置可包含在本公开的精神和范围内的其它电路元件。另外，本文描述的实施例不限于存储器装置，且可应用至其它ic装置(例如，处理器和专用集成电路(application-specific integrated circuits；asic))。这些其它ic装置在本公开的精神和范围内。
48.在一些实施例中，puf电路配置成基于与ic装置相关联的唯一的微调和冗余信息产生输出(在本文中也称为“装置签名”)。根据一些实施例，ic微调和冗余信息可基于以下中的一或多个：输入/输出(input/output；i/o)电路修复信息、读出放大器微调信息、与存储器装置中的修复字线相关联的物理地址、与存储器装置中的修复位线相关联的物理地址、模数转换器微调信息、数模微调信息、传感器微调信息、任何其它ic微调和冗余信息或其组合。基于ic装置的微调和冗余信息，可产生用于ic装置的唯一的装置签名(或标识)。除其它之外，本文描述的实施例的益处是puf电路的较低开销，这是因为用于产生装置签名的信息是基于ic装置唯一的现有ic微调和冗余信息。另外，现有电路设计已包括信息的读出可靠性和重复性，因为信息对于ic装置的正确操作至关重要。
49.图1是根据本公开的一些实施例的存储器装置100的图示。在一些实施例中，存储器装置100可为sram装置，所述sram装置包含puf电路110、行解码器120、i/o电路130、读出放大器140、列解码器150、存储阵列160以及非易失性存储器(non-volatile memory；nvm)模块170。
50.存储阵列160包含以行和列布置的存储单元，所述存储单元使用存储器地址来访问
‑‑
例如用于存储器读取和写入操作。基于存储器地址，行解码器120选择一行存储单元进行访问。此外，基于存储器地址，列解码器150选择一列存储单元进行访问。对于存储器读取操作，读出放大器140会感测选定列(例如，sram阵列的选定位线)上的电压。i/o电路130可提供从读出放大器140到外部电路(图1中未示出)的感测电压的数字表示。可使用行解码器120、i/o电路130、读出放大器140、列解码器150以及存储阵列160来执行其它存储器操作(例如，存储器写入操作)。这些其它存储器操作在本公开的精神和范围内。
51.半导体制造工艺可具有导致存储器装置100与所设计的不同地操作和/或导致存储器装置100的部分有缺陷和不可操作的变化。这些半导体制造工艺变化和缺陷可在ic测试期间检测到。举例来说，在ic测试期间，存储器装置100可接收各种电测试信号以将存储器装置100的输出信号与期望值和性能指标进行比较。测试可识别存储器装置100的不具有优化操作的部分和/或存储器装置100的有缺陷的和不可操作的部分。
52.相对于半导体制造工艺变化，在实例中，层沉积或固化工艺的变化可导致存储器装置100的某些层具有比预期更高或更低的电阻。因此，制造的存储器装置100的操作特性(例如，操作电压和装置性能)可能与预期的设计不同。为了解决这些半导体制造工艺变化，存储器装置100可结合一或多个微调电路以在制造之后调整存储器装置100的操作特性。
53.在一些实施例中，读出放大器140可包含微调电路(也称为“读出放大器微调电路”；图1中未示出)。读出放大器微调电路可用于通过例如激活附加电流源晶体管以增加参考电流来调整由读出放大器140使用的参考电流。因此，读出放大器140的输出可调谐至所期望的操作点。根据一些实施例，读出放大器微调电路的读出放大器微调信息可作为读出放大器微调代码存储在nvm模块170中。
54.尽管图1中未示出，但存储器装置100可包含具有微调电路的其它电路。这些其它电路包含模数(analog-to-digital；a/d)转换器、数模(digital-to-analog；d/a)转换器以及传感器。a/d转换器可用于将存储器装置100所使用的模拟电压转换为数字格式。相反，d/a转换器可用于将存储器装置100所使用的数字电压转换为模拟格式。另外，存储器装置100可使用传感器来测量例如装置的温度，以确保存储器装置100在安全热区域中操作或相应地调整温度相依的微调。
55.在一些实施例中，a/d转换器、d/a转换器以及传感器可包含微调电路(在本文中也分别称为“a/d转换器微调电路”、“d/a转换器微调电路”以及“传感器微调电路”)。微调电路可用于调谐a/d转换器、d/a转换器以及传感器，以便这些电路以准确的方式操作。举例来说，a/d转换器和d/a转换器可各自包含用于产生数字和模拟输出的电阻阶梯网络。a/d转换器微调电路和d/a转换器微调电路可分别用于微调a/d转换器和d/a转换器中的电阻阶梯网络以提高准确度。关于传感器，使用传感器微调电路，可将传感器的温度测量值与参考温度进行比较以对传感器进行校准。根据一些实施例，a/d转换器微调信息、d/a转换器微调信息以及传感器微调信息可作为a/d转换器微调代码、d/a转换器微调代码以及传感器微调代码分别存储在nvm模块170中。
56.nvm模块170可包含例如非易失性存储单元(例如，快闪存储单元、efuse等)，以在存储器装置100通电或断电时存储读出放大器微调代码、a/d转换器微调代码、d/a转换器微调代码以及传感器微调代码。在一些实施例中，存储器装置100可在通电之后访问nvm模块
170中的读出放大器微调代码、a/d转换器微调代码、d/a转换器微调代码及/或传感器微调代码。在一些实施例中，nvm模块170可专用于存储微调代码信息，例如nvm模块170与存储阵列160分离且与存储阵列160互相独立。
57.除半导体制造工艺变化以外，所制造的存储器装置100的部分可为有缺陷的和/或不可操作的。在一些实施例中，存储器装置100可包含冗余电路以替换这些有缺陷的部分，而不需要弃置所述装置。举例来说，i/o电路130和存储阵列160可各自包含冗余电路(图1中示出)以分别替换有缺陷的i/o电路和字线。在一些实施例中，当从冗余电路激活替换i/o电路和字线时，更新存储器装置100的地址映射以与替换i/o电路和字线结合。根据一些实施例，与更新的地址映射相关联的信息可存储在nvm模块170中。在一些实施例中，存储器装置100可在通电之后访问nvm模块170中的更新的地址映射信息。在一些实施例中，nvm模块170可专用于存储地址映射信息和/或上文描述的微调代码信息，例如nvm模块170与存储阵列160分离且独立于存储阵列160。
58.在一些实施例中，为了对存储器装置100产生唯一的装置签名，puf电路110可使用微调代码(例如，读出放大器微调代码、a/d转换器微调代码、d/a转换器微调代码以及传感器微调代码)和地址映射信息(例如，i/o电路和字线的更新的地址映射信息)
‑‑
在本文中统称为“ic微调和冗余信息
”‑‑
存储在nvm模块170中。在一些实施例中，ic微调和冗余信息可为微调代码和地址映射信息的组合，且可由例如64位、128位、256位、512位以及1024位的任何长度的位表示。由于取决于半导体制造工艺中引入的随机物理因素的ic微调和冗余信息的独特性，puf电路110的输出可以是高度不可预测且用作存储器装置100的唯一的装置签名。此唯一的装置签名可出于安全目的，例如用于装置认证来证明存储器装置100可执行某些软件和应用。
59.图2是根据一些实施例的用于基于ic微调和冗余信息通过puf电路110产生装置签名的方法200的图示。出于说明的目的，将参考图1的存储器装置100来描述方法200的操作。可通过例如处理器和asic的其它类型的ic装置来执行操作。另外，可以不同次序执行方法200的操作，或取决于特定应用时可不执行其中的一些操作。
60.在操作210中，从ic微调和冗余信息中随机提取位。在一些实施例中，ic微调和冗余信息可存储在nvm模块170中，其中puf电路110会检索此信息且执行操作210。在一些实施例中，为了执行操作210，puf电路110可包含具有基于线性反馈移位寄存器(lfsr)的设计、基于多路复用器的设计或其组合的一或多个电路。下文参考图3至图5描述基于lfsr的设计，下文参考图6至图8描述基于多路复用器的设计，且下文参考图9和图10描述基于多路复用器/lfsr的设计。
61.图3是根据一些实施例的可用于从ic微调和冗余信息中随机提取位的基于lfsr的电路架构300的图示。基于lfsr的电路架构300包含折叠/扩展模块310、计数器320、lfsr 330以及控制器340。为便于描述基于lfsr的电路架构300，ic微调和冗余信息具有
‘
k’个位。如上文所论述，ic微调和冗余信息可由任何长度的位表示，其中
‘
k’的值可为64、128、256、512、1024或任何其它合适的数目。
62.折叠/扩展模块310和计数器320从例如图1的nvm模块170接收ic微调和冗余信息。在一些实施例中，折叠/扩展模块310将ic微调和冗余信息中的
‘
k’个位转换为
‘
n’个位。
‘
n’的值可小于
‘
k’的值，其中折叠/扩展模块310可执行折叠算法以实现
‘
n’个位。或者，
‘
n’的
值可大于
‘
k’的值，其中折叠/扩展模块310可执行扩展算法以实现
‘
n’个位。折叠和扩展算法为人所熟知，其中这些算法在本公开的精神和范围内。折叠/扩展模块310将
‘
n’个位输出到lfsr 330。
63.在一些实施例中，计数器320从ic微调和冗余信息中的
‘
k’个位中提取
‘
m’个位。根据一些实施例，
‘
m’的值可小于
‘
k’的值。根据一些实施例，
‘
m’的值可为预设数目或随时间改变的数目。与从ic微调和冗余信息中提取的
‘
m’个位相关联的值表示计数器320的计数值。举例来说，如果
‘
k’的值为1024，且
‘
m’的值为512，那么计数器320从ic微调和冗余信息的1024位中提取512位。计数器320可使用各种方法从ic微调和冗余信息中提取512位：(i)计数器320可从ic微调和冗余信息的1024位中提取前512位；(ii)计数器320可从ic微调和冗余信息的1024位中提取后512位；(iii)计数器320可从ic微调和冗余信息的1024位中每隔一个位提取，总共512位；(iv)计数器320可从ic微调和冗余信息的1024位中随机地提取512位；或(v)任何其它合适的提取方法。与提取的512位的数字表示相对应的数值是计数器320的计数值。根据一些实施例，控制器340控制由计数器320执行的位提取操作。
64.根据一些实施例，lfsr 330从折叠/扩展模块310接收
‘
n’位作为初始值或种子值，且从计数器320接收时钟信号325。在将
‘
n’位加载到lfsr 330中之后，可基于存储在计数器320中的计数值使用时钟信号325而使lfsr 330进行循环操作。举例来说，如果存储在计数器320中的计数值是
‘
64’，那么基于时钟信号325将lfsr 330中加载的
‘
n’位循环64次。lfsr 330输出循环的
‘
n’位，其表示从操作210的ic微调和冗余信息中随机提取的位。根据一些实施例，控制器340控制由lfsr 330执行的循环操作。图4和图5是可实施于基于lfsr的电路架构300中的实例lfsr的图示。
65.根据一些实施例，图4是可实施于基于lfsr的电路架构300中的16位lfsr 400的图示。lfsr 400包含输入4100至输入410
15
、复位信号420、时钟信号430、多路复用器4400至多路复用器440
15
、移位寄存器4500至移位寄存器450
15
以及异或(xor)装置4600至异或装置4602。在一些实施例中，移位寄存器4500至移位寄存器450
15
中的每一个可为d触发器。在用初始值或种子值加载lfsr 400之前，可使用复位信号420将移位寄存器4500至移位寄存器450
15
初始化(例如，到逻辑低值，例如0伏)。
66.lfsr 400可通过输入4100至输入410
15
接收16位(例如，来自折叠/扩展模块310的
‘
n’位)作为初始值或种子值，且将16位分别加载到多路复用器4400至多路复用器440
15
中。异或装置4600的输出充当多路复用器4400的选择信号。在一些实施例中，如果异或装置4600的输出是
‘1’
(例如，逻辑高值，例如存储器装置100的电源电压，其可例如为1.5伏、3.0伏或5.0伏)，那么输入4100上的位信息(例如，逻辑高值或逻辑低值)传递到移位寄存器4500。反过来，当基于时钟信号430而使移位寄存器4500进行循环操作时，输入4100上的位信息传递到移位寄存器4500的输出。移位寄存器4500的输出由多路复用器4401接收，且充当多路复用器的选择信号(例如，与多路复用器4400的选择信号类似)。异或装置4600还接收移位寄存器4500的输出作为输入。
67.如果异或装置4600的输出是
‘0’
(例如，逻辑低值，例如0伏)，那么输入4100上的位信息(例如，逻辑高值或逻辑低值)未传递到移位寄存器4500。反过来，当基于时钟信号430而使移位寄存器4500进行循环操作时，移位寄存器4500中的初始化值传递到移位寄存器4500的输出。同样，移位寄存器4500的输出由多路复用器4401接收，且可作为多路复用器的
选择信号的功能(例如，与多路复用器4400的选择信号类似)。异或装置4600还接收移位寄存器4500的输出作为输入。
68.基于多路复用器4400至多路复用器440
15
、移位寄存器4500至移位寄存器450
15
以及异或装置4600至异或装置4602的输入和输出，多路复用器4401至多路复用器440
15
、移位寄存器4501至移位寄存器450
15
以及异或装置4601和异或装置4602以与上文所描述的多路复用器4400、移位寄存器4500以及异或装置4600类似的方式操作。在每一循环之后，多路复用器链中的最后一个多路复用器(例如，多路复用器450
15
)输出位(例如，逻辑高值或逻辑低值)。在lfsr 400完成与存储在图3的计数器320中的计数值相关联的循环数目之后，lfsr 400将输出其循环的位(例如，循环的
‘
n’位)，所述循环的位表示从操作210的ic微调和冗余信息中随机提取的位。
69.图5是根据一些实施例的可实施于基于lfsr的电路架构300中的32位lfsr 500的图示。lfsr 500包含输入5100至输入510
31
、复位信号520、时钟信号530、多路复用器5400至多路复用器540
31
、移位寄存器5500至移位寄存器550
31
以及异或装置5600至异或装置5602。在一些实施例中，移位寄存器5500至移位寄存器550
31
中的每一个可为d触发器。在用初始值或种子值加载lfsr 500之前，可使用复位信号520将移位寄存器5500至移位寄存器550
31
初始化(例如，到逻辑低值，例如0伏)。
70.多路复用器5400至多路复用器540
31
、移位寄存器5500至移位寄存器550
31
以及异或装置5600至异或装置5602中的每一个分别以与如上文参考图4所描述的多路复用器440、移位寄存器450以及异或装置460类似的方式操作。举例来说，lfsr 500可通过输入5100至输入510
31
接收32位(例如，来自折叠/扩展模块310的
‘
n’位)作为初始值或种子值，且将32位分别加载到多路复用器5400至多路复用器540
31
中。基于多路复用器5400至多路复用器540
31
、移位寄存器5500至移位寄存器550
31
以及异或装置5600至异或装置5602的输入和输出，且在lfsr 500完成与存储在图3的计数器320中的计数值相关联的循环的数目之后，lfsr 500将输出其循环的位(例如，循环的
‘
n’位)，所述循环的位表示从操作210的ic微调和冗余信息中随机提取的位。
71.基于本文中的描述，尽管图4和图5分别绘示16位和32位lfsr设计，但用于lfsr设计的位不限于这些值且可具有更高或更低的lfsr位设计，例如4位lfsr设计、64位lfsr设计、128位lfsr设计以及256位lfsr设计。
72.图6是根据一些实施例的可用于从ic微调和冗余信息中随机提取位的基于多路复用器的电路架构600的图示。基于多路复用器的电路架构600包含控制器610和选择模块620。为便于描述基于多路复用器的电路架构600，ic微调和冗余信息具有
‘
k’个位。如上文所论述，ic微调和冗余信息可由任何长度的位表示，其中
‘
k’的值可为64、128、256、512、1024或任何其它合适的数目。
73.控制器610和选择模块620从例如图1的nvm模块170接收ic微调和冗余信息。取决于基于多路复用器的电路架构600的设计，控制器610可处理来自ic微调和冗余信息的一定数目的位，且将这些位传递到选择模块620以进行进一步处理。图7至图10是可实施于基于多路复用器的电路架构600中的实例选择模块的图示。
74.图7是根据一些实施例的可实施于图6的基于多路复用器的电路架构600中的选择模块700的图示。选择模块700包含多路复用器7200至多路复用器720
(n-1)
，其中多路复用器
的数目
‘
n’与图6的控制器610输出的
‘
n’个位的值相同。在一些实施例中，多路复用器7200至多路复用器720
(n-1)
中的每一个从ic微调和冗余信息的
‘
k’位的子集中接收2位。
75.在一些实施例中，控制器610从ic微调和冗余信息中的
‘
k’个位中提取
‘
n’个位。
‘
n’的值可小于
‘
k’的值，例如为
‘
k’的一半、
‘
k’的三分之一以及
‘
k’的四分之一(例如，分别为
‘
k/2’、
‘
k/3’以及
‘
k/4’)。举例来说，如果
‘
k’的值为1024，且
‘
n’的值为341(例如，近似
‘
k/3')，那么控制器610从ic微调和冗余信息的1024位中提取341位。控制器610可使用各种方法从ic微调和冗余信息中提取341位：(i)控制器610可从ic微调和冗余信息的1024位中提取前341位；(ii)控制器610可从ic微调和冗余信息的1024位中提取后341位；(iii)控制器610可从ic微调和冗余信息的1024位中每隔两个位提取，总共341位；(iv)控制器610可从ic微调和冗余信息的1024位中随机提取341位；或(v)任何其它合适的提取方法。通过控制器610输出的
‘
n’位可用作图7中的多路复用器7200至多路复用器720
(n-1)
的选择信号。在一些实施例中，
‘
n’的值可为基于选择模块700的设计的预设数目。
76.根据一些实施例，ic微调和冗余信息的
‘
k’位的子集的数目可以是控制器610输出的
‘
n’位的数目的两倍。在一些实施例中，ic微调和冗余信息的
‘
k’位的子集可(i)随机地选自ic微调和冗余信息的
‘
k’位，(ii)为ic微调和冗余信息的
‘
k’位中的前[2
·
‘
n’]位，(iii)为ic微调和冗余信息的
‘
k’位中的后[2
·
‘
n’]位，或(iv)以任何合适的方式选择。举例来说，如果
‘
k’的值为1024，且
‘
n’的值为341，那么ic微调和冗余信息的
‘
k’位的子集的数目可为682。在此实例中，来自ic微调和冗余信息的682位可(i)随机地选自ic微调和冗余信息的1024位，(ii)为ic微调和冗余信息的1024位中的前682位，(iii)为ic微调和冗余信息的1024位中的后682位，或(iv)以任何合适的方式选择。
[0077]
在一些实施例中，多路复用器7200至多路复用器720
(n-1)
中的每一个的第一输入可从ic微调和冗余信息的
‘
k’位的子集中接收与偶数位索引相关联的位值(例如，在位索引0、2、4、6、8
…
682处的逻辑高值或逻辑低值)，且多路复用器7200至多路复用器720
(n-1)
中的每一个的第二输入可从ic微调和冗余信息的
‘
k’位的子集中接收与奇数位索引相关联的位值(例如，在位索引1、3、5、7、9
…
681处的逻辑高值或逻辑低值)。基于本文中的描述，ic微调和冗余信息的
‘
k’位的子集可以任何合适的方式映射到多路复用器7200至多路复用器720
(n-1)
的第一输入和第二输入。
[0078]
另外，在一些实施例中，由控制器610输出的
‘
n’位中的每一个与选择信号7100至选择信号710
(n-1)
中的每一个相对应。基于选择信号7100至选择信号710
(n-1)
的值(例如，逻辑高值或逻辑低值)，多路复用器7200至多路复用器720
(n-1)
分别输出其第一输入或第二输入作为输出7300至输出730
(n-1)
。在一些实施例中，输出7300至输出730
(n-1)
表示从操作210的ic微调和冗余信息中随机提取的位。
[0079]
图8是根据一些实施例的可实施于图6的基于多路复用器的电路架构600中的另一选择模块800的图示。在一些实施例中，ic微调和冗余信息的
‘
k’位的数目可远大于控制器610输出的
‘
n’位的数目的两倍(例如，
‘
k’》》[2
·
‘
n’]，例如3倍、4倍、5倍或其它大于
‘
n’位的数目的两倍的幅值。在此情况下，可使用选择模块800中绘示的多路复用器架构。
[0080]
在一些实施例中，选择模块800包含多行多路复用器8200至820
(m-1)
，其中
‘
m’表示多路复用器行的数目，且取决于ic微调和冗余信息的
‘
k’位的数目和控制器610输出的
‘
n’位的数目。举例来说，
‘
n’的值可为64，且
‘
k’的值可为1024。此处，
‘
m’的值可为4，例如4行多
路复用器。在此实例中，多路复用器的第一行可具有512个多路复用器，其中多路复用器中的每一个的第一输入可从ic微调和冗余信息的
‘
k’位中接收与偶数位索引相关联的位值(例如，在位索引0、2、4、6、8
…
1024处的逻辑高值或逻辑低值)，且多路复用器中的每一个的第二输入可从ic微调和冗余信息的
‘
k’位中接收与奇数位索引相关联的位值(例如，在位索引1、3、5、7、9、
…
1023处的逻辑高值或逻辑低值)。基于本文中的描述，ic微调和冗余信息的
‘
k’位可以任何合适的方式映射到多路复用器的第一输入和第二输入。多路复用器的第二行可具有256个多路复用器，其中多路复用器中的每一个从第一行中的多路复用器接收输出作为输入。多路复用器的第三行可具有128个多路复用器，其中多路复用器中的每一个从第二行中的多路复用器接收输出作为输入(例如，与第二行多路复用器中的多路复用器输入类似)。多路复用器的第四行可具有64个多路复用器，其中多路复用器中的每一个从第三行中的多路复用器接收输出作为输入(例如，与第三行多路复用器中的多路复用器输入类似)。
[0081]
参考图8，多路复用器8200至多路复用器820
(m-1)
的每一行中的多路复用器可分别从图6的控制器610接收选择信号8100至选择信号810
(m-1)
。根据一些实施例，选择信号8100至选择信号810
(m-1)
的值可映射到与来自ic微调和冗余信息的
‘
k’位中的
‘
m’个位相关联的值(例如，逻辑高值和逻辑低值)。在一些实施例中，
‘
m’个位可(i)随机地选自ic微调和冗余信息的
‘
k’位，(ii)为ic微调和冗余信息的
‘
k’位中的前
‘
m’个位，(iii)为ic微调和冗余信息的
‘
k’位中的后
‘
m’个位，或(iv)以任何合适的方式选择。使用上述实例，其中
‘
m’的值为4，且
‘
k’的值为1024，作为选择信号8100至选择信号8103的4位可(i)随机地选自1024位ic微调和冗余信息，(ii)为1024位ic微调和冗余信息的前4位(iii)1024位ic微调和冗余信息的后4位，或(iv)以任何合适的方式选择。基于选择信号8100至选择信号810
(m-1)
的值(例如，逻辑高值或逻辑低值)，多行多路复用器8200至多路复用器820
(m-1)
中的每一行中的多路复用器输出其第一输入或第二输入。多路复用器820
(m-1)
的行中的多路复用器输出的位为
‘
n’，且在图8中表示为输出8300至输出830
(n-1)
，所述多路复用器输出表示从操作210的ic微调和冗余信息中随机提取的位。
[0082]
图9是根据一些实施例的可实施于图6的基于多路复用器的电路架构中的另一选择模块900的图示。选择模块900包含多路复用器9200至多路复用器920
(n-1)
以及lfsr 930。多路复用器的数目
‘
n’与图6的控制器610输出的位
‘
n’是相同的值。在一些实施例中，多路复用器9200至多路复用器920
(n-1)
中的每一个从ic微调和冗余信息的
‘
k’位的子集中接收2位。
[0083]
根据一些实施例，ic微调和冗余信息的
‘
k’位的子集的数目可以是控制器610输出的
‘
n’位的数目的两倍。在一些实施例中，ic微调和冗余信息的
‘
k’位的子集可：(i)随机地选自ic微调和冗余信息的
‘
k’位，(ii)为ic微调和冗余信息的
‘
k’位中的前[2
·
‘
n’]位，(iii)为ic微调和冗余信息的
‘
k’位中的后[2
·
‘
n’]位，或(iv)以任何合适的方式选择。举例来说，如果
‘
k’的值为1024，且
‘
n’的值为341，那么ic微调和冗余信息的
‘
k’位的子集的数目可为682。在此实例中，来自ic微调和冗余信息的682位可(i)随机地选自ic微调和冗余信息的1024位，(ii)为ic微调和冗余信息的1024位中的前682位，(iii)为ic微调和冗余信息的1024位中的后682位，或(iv)以任何合适的方式选择。
[0084]
在一些实施例中，多路复用器9200至多路复用器920
(n-1)
中的每一个的第一输入可
从ic微调和冗余信息的
‘
k’位的子集中接收与偶数位索引相关联的位值(例如，在位索引0、2、4、6、8
…
682处的逻辑高值或逻辑低值)，且多路复用器9200至多路复用器920
(n-1)
中的每一个的第二输入可从ic微调和冗余信息的
‘
k’位的子集中接收与奇数位索引相关联的位值(例如，在位索引1、3、5、7、9
…
681处的逻辑高值或逻辑低值)。基于本文中的描述，ic微调和冗余信息的
‘
k’位的子集可以任何合适的方式映射到多路复用器9200至多路复用器920
(n-1)
的第一输入和第二输入。
[0085]
根据一些实施例，lfsr 930可接收由控制器610输出的
‘
n’位(例如，输出9100至输出910
(n-1)
)作为初始值或种子值。根据一些实施例，在将
‘
n’位加载到lfsr 930中之后，可基于预定的循环数目以使lfsr 930进行循环操作。lfsr 930输出循环的
‘
n’位作为多路复用器9200至多路复用器920
(n-1)
的选择信号9400至选择信号940
(n-1)
。上文参考图4的16位lfsr 400和图5的32位lfsr 500描述了lfsr 930的实例实施方案。lfsr 930的其它实施方案在本公开的精神和范围内。
[0086]
基于选择信号9400至选择信号940
(n-1)
的值(例如，逻辑高值或逻辑低值)，多路复用器9200至多路复用器920
(n-1)
分别输出其第一输入或第二输入作为输出9500至输出950
(n-1)
。在一些实施例中，输出9500至输出950
(n-1)
表示从操作210的ic微调和冗余信息中随机提取的位。
[0087]
图10是根据一些实施例的可实施于图6的基于多路复用器的电路架构600中的另一选择模块1000的图示。在一些实施例中，ic微调和冗余信息的
‘
k’位的数目可远大于控制器610输出的
‘
n’位的数目的两倍(例如，
‘
k’》》[2
·
‘
n’]，例如3倍、4倍、5倍或其它大于
‘
n’位的数目的两倍的幅值。在此情况下，可使用选择模块1000中绘示的多路复用器架构。
[0088]
在一些实施例中，选择模块1000包含多行多路复用器10200至1020
(m-1)
，其中
‘
m’表示多路复用器行的数目，且取决于ic微调和冗余信息的
‘
k’位的数目和控制器610输出的
‘
n’位的数目。举例来说，
‘
n’的值可为64，且
‘
k’的值可为1024。此处，
‘
m’的值可为4，例如4行多路复用器。在此实例中，多路复用器的第一行可具有512个多路复用器，其中多路复用器中的每一个的第一输入可从ic微调和冗余信息的
‘
k’位中接收与偶数位索引相关联的位值(例如，在位索引0、2、4、6、8
…
1024处的逻辑高值或逻辑低值)，且多路复用器中的每一个的第二输入可从ic微调和冗余信息的
‘
k’位中接收与奇数位索引相关联的位值(例如，在位索引1、3、5、7、9、
…
1023处的逻辑高值或逻辑低值)。基于本文中的描述，ic微调和冗余信息的
‘
k’位可以任何合适的方式映射到多路复用器的第一输入和第二输入。多路复用器的第二行可具有256个多路复用器，其中多路复用器中的每一个从第一行中的多路复用器接收输出作为输入(例如，与多路复用器10201的行中的多路复用器输入类似)。多路复用器的第三行可具有128个多路复用器，其中多路复用器中的每一个从第二行中的多路复用器接收输出作为输入(例如，与第二行多路复用器中的多路复用器输入类似)。多路复用器的第四行可具有64个多路复用器，其中多路复用器中的每一个从第三行中的多路复用器接收输出作为输入(例如，与第三行多路复用器中的多路复用器输入类似)。
[0089]
根据一些实施例，lfsr 1030可接收从ic微调和冗余信息的
‘
k’位中提取的
‘
m’个位作为初始值或种子值。lfsr 1030可从图6的控制器610接收提取的
‘
m’个位(例如，输出10100至输出1010
(m-1)
)。控制器610可使用各种方法从ic微调和冗余信息中提取
‘
m’个位：(i)可从ic微调和冗余信息的
‘
k’位中提取前
‘
m’个位；(ii)可从ic微调和冗余信息的
‘
k’位
中提取后
‘
m’个位；(iii)可从ic微调和冗余信息的
‘
k’位中随机提取
‘
m’个位；或(iv)使用任何其它合适的提取方法。根据一些实施例，在从控制器610接收到从ic微调和冗余信息的
‘
k’位中提取的
‘
m’个位之后，可基于预定的循环数目来循环lfsr1030。lfsr 1030将循环的提取的位分别输出为多路复用器1020
0-1020
(m-1)
的行中的多路复用器的选择信号1040
0-1040
(m-1)
。上文参考图4的16位lfsr400和图5的32位lfsr 500描述了lfsr 1030的实例实施方案。lfsr 1030的其它实施方案在本公开的精神和范围内。
[0090]
基于选择信号10400至选择信号1040
(m-1)
的值(例如，逻辑高值或逻辑低值)，多行多路复用器10200至1020
(m-1)
中的每一行中的多路复用器输出其第一输入或第二输入。多路复用器1020
(m-1)
的行中的多路复用器输出的位为
‘
n’，且在图10中表示为输出10500至输出1050
(n-1)
，所述多路复用器输出表示从操作210的ic微调和冗余信息中随机提取的位。
[0091]
参考图2，在操作220中，对从ic微调和冗余信息中随机提取的位执行散列(哈希函数运算)函数以产生执行哈希函数运算后的位(散列位)。在一些实施例中，散列函数可为加密散列函数，例如对随机提取的位的安全散列算法(secure hash algorithm；sha)、sha-2、sha-3、异或树散列以及其组合。
[0092]
图11是根据一些实施例的可实施于图1的puf电路110中以执行操作220的散列函数的散列电路1100的图示。散列电路1100包含寄存器1110和哈希函数运算模块1120。在一些实施例中，寄存器1110从(来自操作210的)ic微调和冗余信息中接收随机提取的位且存储此信息。根据一些实施例，寄存器1110可从图3的基于lfsr的电路架构300或图6的基于多路复用器的电路架构600的输出中接收从ic微调和冗余信息随机提取的位。哈希函数运算模块1120可对随机提取的位执行散列函数，例如sha、sha-2、sha-3、异或树散列，或对存储在寄存器1110中的信息执行其组合以产生散列位。其它类型的散列函数在本公开的精神和范围内。在一些实施例中，哈希函数运算模块1120执行的散列函数的类型可取决于实施puf电路110的ic的安全要求。
[0093]
参考图2，在操作230中，对散列位执行统计分析。图1的puf电路110可包含一或多个处理器以执行操作230的统计分析。在一些实施例中，统计分析包含对散列位的汉明权重分析、对散列位的汉明距离间(inter-hamming distance；inter-hd)分析、对散列位的hd内分析、对散列位的自相关操作或其组合。根据一些实施例，汉明权重分析可用于确定(来自操作220的)散列位中的1(例如，逻辑高值)和0(例如，逻辑低值)的百分比。
[0094]
在一些实施例中，当向puf电路110发出多个质询时，hd间分析可用于测量(来自操作220的)散列位之间的随机度。举例来说，如果将第一ic微调和冗余信息(例如，第一质询)输入到图1的puf电路110中，那么puf电路110产生第一组散列位。如果将与第一ic微调和冗余信息不同的第二ic微调和冗余信息输入到puf电路110中，那么puf电路110产生第二组散列位。第一组散列位和第二组散列位可彼此比较以确定随机度。
[0095]
在一些实施例中，当向puf电路110发出相同质询时，hd内分析可用于测量(来自操作220的)散列位的随机度。举例来说，如果相同的第一微调和冗余信息(例如，质询)多次输入到puf电路110中，那么puf电路110应每次产生相同的散列位。如果在相同的第一微调和冗余信息输入到puf电路110中的不同时间中散列位不同，那么可确定随机度。
[0096]
在一些实施例中，当向puf电路110发出两个质询时，自相关操作可用于测量质询的(来自操作220的)散列位和相同质询的时延版本的(来自操作220的)散列位之间的相似
度。举例来说，如果将第一ic微调和冗余信息(例如，质询)输入到图1的puf电路110中，那么puf电路110产生第一组散列位。如果将为第一ic微调和冗余信息的时延版本的第二ic微调和冗余信息(例如，质询的时延版本)输入到puf电路110中，那么puf电路110产生第二组散列位。在一些实施例中，第一ic微调和冗余信息的时延版本可由第一ic微调和冗余信息的位偏移(例如，2位偏移、4位偏移、16位偏移以及32位偏移)表示。第一组散列位和第二组散列位可彼此比较以确定相似度。
[0097]
参考图2，在操作240中，确定散列位的统计特性是否满足一或多个准则。图1的puf电路110可包含一或多个处理器以执行操作240的确定。在一些实施例中，操作240确定散列位是否满足与在操作230中执行的对散列位的汉明权重分析、对散列位的hd间分析、对散列位的hd内分析以及对散列位的自相关操作中的一或多个相关联的一或多个准则。
[0098]
在一些实施例中，用于对散列位的汉明权重分析的准则可为：散列位中的1(例如，逻辑高值)的百分比是否在预定范围内，例如在45％与55％之间、在40％与60％之间以及在35％与65％之间。在一些实施例中，用于对散列位的hd间分析的准则可为：在将来自第一质询的第一组散列位与来自第二质询的第二组散列位进行比较时
‑‑
是至少将预定百分比的位(例如，至少50％的位)从
‘1’
翻转到
‘0’
还是从
‘0’
翻转到
‘1’
。如上文所论述，第一质询与第二质询彼此不同且输入到puf电路110中。在一些实施例中，用于对散列位的hd内分析的准则可为：当向puf电路110发出相同质询时是否翻转了预定百分比的位(例如，0％的位或没有位)。在一些实施例中，用于散列位的自相关操作的准则可为：当来自质询的第一组散列位与来自质询的时延版本的第二组散列位进行比较时，是否翻转了预定百分比的位(例如，0％的位或没有位)。
[0099]
在一些实施例中，如果散列位的统计特性不满足一或多个准则，那么方法200重复操作210、操作220、操作230以及操作240(如图2中的实线箭头所示)。举例来说，如果散列位的统计特性在汉明权重分析的预定百分比范围之外，低于从hd间分析翻转的位的预定百分比，高于从hd内分析翻转的位的预定百分比及/或高于从自相关操作翻转的位的预定百分比，那么散列位不满足一或多个准则。或者，在一些实施例中，如果散列位的统计特性不满足一或多个准则，那么方法200重复操作220、操作230以及操作240(如图2中的虚线箭头所示)。
[0100]
参考图2，如果散列位的统计特性满足一或多个准则，那么在操作240中，方法200进行到操作250。在操作250中，根据一些实施例，散列位由puf电路110输出以表示存储器装置100的装置签名。
[0101]
本公开的实施例描述具有puf电路的ic装置。在一些实施例中，puf电路配置成基于ic微调和冗余信息产生装置签名。根据一些实施例，ic微调和冗余信息可基于以下中的一或多个：i/o电路修复信息、读出放大器微调信息、与存储器装置中的修复字线相关联的物理地址、与存储器装置中的修复位线相关联的物理地址、a/d转换器微调信息、d/a微调信息、传感器微调信息、任何其它ic微调和冗余信息或其组合。除其它之外，本文描述的实施例的益处是puf电路的较低开销，这是因为用于产生装置签名的信息是基于ic装置唯一的现有ic微调和冗余信息。
[0102]
本公开的实施例包含一种具有存储器和处理器的基于微调和冗余信息产生装置签名的装置。存储器配置成存储ic微调和冗余信息。处理器配置成从ic微调和冗余信息中
提取位，对所提取的位执行散列函数以产生散列位，以及响应于散列位的统计特性满足一或多个准则而输出散列位。在一些实施例中，存储ic微调和冗余信息的存储器可与装置用于其它操作(例如，访问已写入到系统存储器中的用户数据和程序数据)的其它存储器不同。在一些实施例中，所述集成电路微调和冗余信息包括以下中的一或多个：输入/输出电路修复信息的子集、读出放大器微调信息的子集、与存储器装置中的修复字线相关联的物理地址的子集、与所述存储器装置中的修复位线相关联的物理地址的子集、模数转换器微调信息的子集、数模微调信息的子集以及传感器微调信息的子集。在一些实施例中，为了从所述集成电路微调和冗余信息中提取所述位，所述处理器进一步配置成：用所述集成电路微调和冗余信息的第一子集将线性反馈移位寄存器(lfsr)初始化；基于与所述集成电路微调和冗余信息的第二子集相关联的值以使所述线性反馈移位寄存器进行循环操作，其中所述第二子集与所述集成电路微调和冗余信息的所述第一子集不同；以及输出所述循环的线性反馈移位寄存器的内容，以产生所述提取的位。在一些实施例中，处理器进一步配置成：将所述集成电路微调和冗余信息的第一子集输入到多个多路复用器电路中；以及基于所述集成电路微调和冗余信息的第二子集选择所述多个多路复用器电路中的每一个的输出以产生所述提取的位，其中所述第二子集中的位的数目是所述集成电路微调和冗余信息的所述第一子集中的位的数目的一半。在一些实施例中，所述处理器进一步配置成：将所述集成电路微调和冗余信息的第一子集输入到多个多路复用器电路中；用所述集成电路微调和冗余信息的第二子集将线性反馈移位寄存器初始化，其中所述第二子集中的位的数目是所述集成电路微调和冗余信息的所述第一子集中的位的数目的一半；将所述线性反馈移位寄存器以预定的时钟周期数进行循环操作；以及基于所述进行循环操作的线性反馈移位寄存器的输出选择所述多个多路复用器电路中的每一个的输出，以产生所述提取的位。在一些实施例中，为了对所述提取的位执行所述散列函数，所述处理器进一步配置成对所述提取的位执行加密散列函数，以产生所述散列位。在一些实施例中，所述加密散列函数包括对所述提取的位执行的安全散列算法(sha)、安全散列算法-2、安全散列算法-3、异或(xor)树散列中的一或多个。在一些实施例中，为了输出所述散列位，所述处理器进一步配置成基于以下中的一或多个来确定所述散列位的所述统计特性：对所述散列位的汉明(hamming)权重分析、对所述散列位的汉明距离间(inter-hd)分析、对所述散列位的汉明距离内分析以及对所述散列位的自相关操作。在一些实施例中，所述处理器进一步配置成响应于所述散列位的所述统计特性不满足所述一或多个准则，重复以下操作中的一或多个：所述从所述集成电路微调和冗余信息中提取位，以及所述对所述提取的位执行所述散列函数以产生所述散列位。
[0103]
本公开的实施例包含一种基于微调和冗余信息产生装置签名的的方法，所述方法存储与集成电路相关联的微调和冗余信息；检索微调和冗余信息以从微调和冗余信息中提取位；以及对提取的位执行散列函数以产生散列位。方法还包含响应于散列位的统计特性满足一或多个准则而输出散列位。在一些实施例中，所述方法更包括：响应于所述散列位的所述统计特性不满足所述一或多个准则，重复以下操作中的一个多个：检索所述微调和冗余信息以从所述微调和冗余信息中提取所述位，以及对所述提取的位执行所述散列函数以产生所述散列位。在一些实施例中，检索所述微调和冗余信息以提取所述位包括：用所述微调和冗余信息的第一子集将线性反馈移位寄存器(lfsr)初始化；基于与所述微调和冗余信
息的第二子集相关联的值使所述线性反馈移位寄存器进行循环操作，其中所述第二子集与所述微调和冗余信息的所述第一子集不同；以及输出所述进行循环操作的线性反馈移位寄存器的内容，以产生所述提取的位。在一些实施例中，检索所述微调和冗余信息以提取所述位包括：将所述微调和冗余信息的第一子集输入到多个多路复用器电路中；以及基于所述微调和冗余信息的第二子集选择所述多个多路复用器电路中的每一个的输出以产生所述提取的位，其中所述第二子集中的位的数目是所述集成电路微调和冗余信息的所述第一子集的位的数目的一半。在一些实施例中，检索所述微调和冗余信息以提取所述位包括：将所述微调和冗余信息的第一子集输入到多个多路复用器电路中；用所述微调和冗余信息的第二子集将线性反馈移位寄存器初始化，其中所述第二子集中的位的数目是微调和冗余信息的所述第一子集中的位的数目的一半；将所述线性反馈移位寄存器以预定的时钟周期数进行循环操作；以及基于所述进行循环操作的线性反馈移位寄存器的输出选择所述多个多路复用器电路中的每一个的输出，以产生所述提取的位。在一些实施例中，执行所述散列函数包括对所述提取的位执行加密散列函数运算，以产生所述散列位。在一些实施例中，输出所述散列位包括基于以下的一或多个分析来决定所述散列位的统计特性：对所述散列位的汉明权重分析、对所述散列位的汉明距离间(inter-hd)分析、对所述散列位的汉明距离内分析以及对所述散列位的自相关操作。
[0104]
本公开的实施例包含一种具有非易失性存储器装置和物理不可克隆函数(puf)电路的基于微调和冗余信息产生装置签名的系统。非易失性存储器装置配置成存储集成电路(ic)微调和冗余信息。puf电路配置成：从非易失性存储器装置中检索ic微调和冗余信息；从ic微调和冗余信息中提取位；对提取的位执行散列函数以产生散列位；响应于散列位的统计特性满足一或多个准则，输出散列位；以及响应于散列位的统计特性不满足一或多个准则，重复以下操作中的一或多个：从ic微调和冗余信息中提取位，以及对提取的位执行散列函数以产生散列位。在一些实施例中，存储ic微调和冗余信息的非易失性存储器可与系统用于其它操作(例如，访问已写入到系统存储器中的用户数据和程序数据)的其它存储器不同。在一些实施例中，所述物理不可克隆函数电路进一步配置成：用所述集成电路微调和冗余信息的第一子集来将线性反馈移位寄存器(lfsr)初始化；基于与所述集成电路微调和冗余信息的第二子集相关联的值以使所述线性反馈移位寄存器进行循环操作，其中所述第二子集与所述集成电路微调和冗余信息的所述第一子集不同；以及输出所述进行循环操作的线性反馈移位寄存器的内容，以产生所述提取的位。在一些实施例中，所述物理不可克隆函数电路进一步配置成：将所述集成电路微调和冗余信息的第一子集输入到多个多路复用器电路中；以及基于所述集成电路微调和冗余信息的第二子集选择所述多个多路复用器电路中的每一个的输出以产生所述提取的位，其中所述第二子集中的位的数目是所述集成电路微调和冗余信息的所述第一子集中的位的数目的一半。在一些实施例中，所述物理不可克隆函数电路进一步配置成：将所述集成电路微调和冗余信息的第一子集输入到多个多路复用器电路中；用所述集成电路微调和冗余信息的第二子集将线性反馈移位寄存器初始化，其中所述第二子集中的位的数目是所述集成电路微调和冗余信息的所述第一子集中的位的数目的一半；将所述线性反馈移位寄存器以预定的时钟周期数进行循环操作；以及基于所述进行循环操作的线性反馈移位寄存器的输出选择所述多个多路复用器电路中的每一个的输出，以产生所述提取的位。
[0105]
应了解，实施方式部分而非摘要部分意图用于解释权利要求书。摘要部分可阐述发明人所设想的本公开的一或多个但非全部可能的实施例，且因此并不意图以任何方式限制所附权利要求书。
[0106]
前述公开内容概述若干实施例的特征，从而使得本领域的技术人员可更好地理解本公开的各方面。本领域的技术人员应了解，其可易于使用本公开作为设计或修改用于执行本文中所引入的实施例的相同目的和/或获得相同优点的其它工艺和结构的基础。本领域的技术人员还应认识到，这类等效构造不脱离本公开的精神和范围，且本领域的技术人员可在不脱离本公开的精神和范围的情况下在本文中作出各种改变、替代以及更改。