半导体装置的制作方法

1.本公开涉及一种包括选择器件层和可变电阻层的半导体器件，以及包括该半导体器件的半导体装置。


背景技术：

2.根据电子产品轻、薄、短的趋势，对半导体器件高集成度的要求不断增加。因此，已经提出了各种类型的半导体器件，例如包括可变电阻层和选择器件层的半导体器件。


技术实现要素：

3.提供了被配置为以低功率驱动并且具有高集成度的半导体装置。
4.另外的方面将部分地在随后的描述中阐述，并且部分地将从描述中变得明显，或者可以通过本公开的所呈现的实施方式的实践而获知。
5.根据一实施方式，一种半导体装置可以包括：在垂直于衬底的方向上彼此分开的第一绝缘层和第二绝缘层；以及位于第一绝缘层和第二绝缘层之间的半导体单元器件。半导体单元器件可以包括在平行于衬底的方向上并排延伸的选择器件层和相变材料层。选择器件层可以通过覆盖第一绝缘层的表面的一部分和第二绝缘层的表面的一部分来形成凹陷部分，使得选择器件层的侧壁相对于第一绝缘层的侧壁和第二绝缘层的侧壁凹陷。相变材料层可以沿着凹陷部分布置以覆盖第一绝缘层、选择器件层和第二绝缘层。相变材料层的与第一绝缘层相邻的表面的长度可以等于或大于相变材料层的与选择器件层相邻的表面的长度。相变材料层可以包括包含ge
x
te
1-x
(0.3≤x≤0.7)的第一硫属元素层和包含sbyte
1-y
(0.2≤y≤0.8)的第二硫属元素层。
6.在一些实施方式中，相变材料层的与第一绝缘层相邻的表面的长度可以以约1.0至约5.0的系数大于相变材料层的与选择器件层相邻的表面的长度。
7.在一些实施方式中，相变材料层可以具有类超晶格结构。
8.在一些实施方式中，第一硫属元素层和第二硫属元素层可以在平行于衬底的方向上交替布置一次或更多次。
9.在一些实施方式中，第一硫属元素层和第二硫属元素层可以各自独立地在平行于衬底的方向上具有约1nm至约20nm的厚度。
10.在一些实施方式中，第一硫属元素层、第二硫属元素层、或第一硫属元素层和第二硫属元素层两者各自独立地可以包括选自由碳(c)、氮(n)、铟(in)、锌(zn)、钪(sc)和锡(sn)组成的组中的至少一种掺杂剂材料。
11.在一些实施方式中，选择器件层和相变材料层彼此电连接。
12.在一些实施方式中，加热电极层可以在选择器件层和相变材料层之间。
13.在一些实施方式中，相变材料层可具有约30nm至约100nm的厚度。
14.在一些实施方式中，选择器件层可以包括p-n结，或者可以包括混合离子-电子导体(miec)或莫特转变器件。
15.在一些实施方式中，选择器件层可以包括具有双向阈值开关特性的材料。
16.在一些实施方式中，选择器件层可以包括：包括锗(ge)和/或锡(sn)的第一元素；包括砷(as)、锑(sb)和/或铋(bi)的第二元素；以及包括硫(s)、硒(se)和/或碲(te)的第三元素。
17.在一些实施方式中，选择器件层和相变材料层可以彼此电连接。
18.此外，半导体装置还可以包括电连接到选择器件层的第一电极和电连接到相变材料层的第二电极。第一电极和/或第二电极可以是将多个半导体单元器件彼此电连接的公共电极。
19.在一些实施方式中，半导体装置可以包括在衬底上的多个半导体单元器件。半导体单元器件可以是多个半导体单元器件中的一个，并且多个半导体单元器件可以包括第一电极或第二电极作为公共电极。
20.在一些实施方式中，选择器件层可以包括具有双向阈值开关特性的材料。
21.在一些实施方式中，选择器件层可以包括选自由锗(ge)和锡(sn)组成的组中的至少一种第一元素；选自由砷(as)、锑(sb)和铋(bi)组成的组中的至少一种第二元素；以及选自由硫(s)、硒(se)和碲(te)组成的组中的至少一种第三元素。
22.根据一实施方式，半导体装置可以包括：衬底；在衬底上的绝缘层；第一半导体器件，包括在平行于衬底的方向上并排延伸的第一选择器件层和第一相变材料层；第二半导体器件，包括在平行于衬底的方向上并排延伸的第二选择器件层和第二相变材料层。第一半导体器件和第二半导体器件可以在垂直于衬底的方向上彼此分开并且在第一半导体器件和第二半导体器件之间具有绝缘层。第一相变材料层和第二相变材料层可以各自独立地包括包含ge
x
te
1-x
(0.3≤x≤0.7)的第一硫属元素层和包含sbyte
1-y
(0.2≤y≤0.8)的第二硫属元素层。第一硫属元素层和第二硫属元素层可以在平行于衬底的方向上延伸。
23.在一些实施方式中，第一相变材料层和第二相变材料层可以通过绝缘层彼此电绝缘。
24.在一些实施方式中，绝缘层可具有约5nm至约50nm的厚度。
25.在一些实施方式中，第一相变材料层和第二相变材料层各自独立地可以在平行于衬底的方向上具有约30至约100nm的厚度。
26.在一些实施方式中，第一硫属元素层、第二硫属元素层、或第一硫属元素层和第二硫属元素层两者、第一硫属元素层和第二硫属元素层中的一个或两个各自独立地可以包括选自由碳(c)、氮(n)、铟(in)、锌(zn)、钪(sc)和锡(sn)组成的组中的至少一种掺杂剂材料。
27.在一些实施方式中，半导体装置还可以包括电连接到第一选择器件层和第二选择器件层中的任一个的第一电极。
28.在一些实施方式中，半导体装置还可以包括电连接到第一相变材料层和第二相变材料层的第二电极。第二电极可以在垂直于衬底的方向上延伸。
29.根据一实施方式，一种半导体装置可以包括多个第一电极；与多个第一电极交叉的多个第二电极；以及多个半导体单元器件，彼此间隔开并分别布置在多个第一电极和多个第二电极之间的交叉处。多个半导体单元器件中的每个半导体单元器件可以电连接到多个第一电极中的对应一个和多个第二电极中的对应一个。每个半导体单元器件可以包括相变材料层的至少一部分和选择器件层，其可以彼此电连接。相变材料层可以包括交替布置
的多个第一硫属元素层和多个第二硫属元素层。多个第一硫属元素层中的每个可以包括ge
x
te
1-x
(0.3≤x≤0.7)，并且多个第二硫属元素层中的每个可以包括sbyte
1-y
(0.2≤y≤0.8)。
30.在一些实施方式中，每个半导体单元器件还可以包括在相变材料层的至少部分和选择器件层之间的加热电极层。
31.在一些实施方式中，选择器件层可以包括具有线性阈值开关特性的材料。
32.在一些实施方式中，半导体装置还可以包括衬底。多个半导体单元器件可以包括在垂直于衬底的上表面的方向上在衬底上彼此间隔开的第一半导体单元器件和第二半导体单元器件。第一半导体单元器件和第二半导体单元器件可以公共地连接到相变材料层，使得第一半导体单元器件可以包括相变材料层的第一部分，第二半导体单元器件可以包括相变材料层的第二部分。
33.在一些实施方式中，半导体装置还可以包括衬底。多个半导体单元器件可以包括在垂直于衬底的上表面的方向上在衬底上彼此间隔开的第一半导体单元器件和第二半导体单元器件。相变材料层可以包括在垂直于衬底的上表面的方向上彼此间隔开的第一相变材料层和第二相变材料层。第一半导体单元器件可以包括第一相变材料层，第二半导体单元器件可以包括第二相变材料层。
附图说明
34.根据以下结合附图的描述，本公开的某些实施方式的上述和其他方面、特征和效果将更加明显，其中：
35.图1是示出包括多个半导体单元器件的半导体装置的等效电路图；
36.图2是示出根据一实施方式的半导体装置的透视图；
37.图3a是示出根据一实施方式的半导体装置的平面图，图3b是沿图3a的线i-i'截取的截面图，图3c是示意性地示出图3b的区域sa的放大图；
38.图4是示出根据一实施方式的半导体装置的截面图；
39.图5是示意性地示出具有双向阈值开关特性的材料的电压-电流曲线的图；
40.图6a至图7e是示出根据一实施方式的制造半导体装置的工艺的截面图；和
41.图8是根据示例实施方式的包括半导体装置的电子设备的图。
具体实施方式
42.现在将详细参考实施方式，其示例在附图中示出，其中相同的附图标记始终指代相同的元件。在这点上，本实施方式可以具有不同的形式并且不应被解释为限于在此阐述的描述。因此，以下仅通过参考附图对实施方式进行描述，以说明各方面。如本文所用，术语“和/或”包括一个或更多个相关联的所列项目的任何和所有组合。当诸如
“……
中的至少一个”的表述在一列元素之后时，修改整个元素列表而不修改列表的个别元素。例如，“a、b和c中的至少一个”、“a、b或c中的至少一个”、“a、b、c或其组合中的一个”和“a、b、c及其组合中的一个”分别可以解释为涵盖以下组合中的任何一种：a；b；a和b；a和c；b和c；以及a、b和c。”43.在以下描述中，术语仅用于解释具体实施方式而不限制本公开的范围。当一个元件被称为在其他元件的“上方”或“在”其他元件“上”时，它可以在与其他元件接触的同时直
接在其他元件的上、下、左或右侧，或者可以在其他元件的上、下、左或右侧而不与其他元件接触。
44.除非另有说明，否则单数形式的术语可包括复数形式。除非另有说明，否则本文所用的术语“包括”和/或“包含”指明了所述特征、数量、步骤、工艺、元件、部件、材料或其组合的存在，但不排除一个或更多个更多其他特征、数量、步骤、工艺、元件、部件、材料或其组合的存在或添加。
45.尽管使用“第一”、“第二”和“第三”等术语来描述各种元件，但是这些术语仅用于将一个元件与其他元件区分开来，以及元件的特征诸如顺序和类型不应受该术语的限制。此外，“单元”、“装置”、“模块”、“部分”等术语可以用来表示具有至少一个功能或操作并由硬件、软件或硬件和软件的结合实现的综合结构的单元。
46.当在本说明书中结合数值使用术语“大约”或“基本上”时，旨在相关数值包括围绕所述数值的制造或操作公差(例如，
±
10％)。此外，当词语“大体上”和“基本上”与几何形状结合使用时，意在不要求几何形状的精确度，而是形状的范围在本公开的范围内。此外，无论数值或形状是否被修饰为“大约”或“基本上”，应理解这些值和形状应被解释为包括围绕所述数值或形状的制造或操作公差(例如，
±
10％)。
47.以下，将参照附图描述实施方式。在附图中，相同的附图标记指代相同的元件，并且为了图示的清楚可以夸大元件的尺寸(诸如层或区域的宽度和厚度)。这里描述的实施方式仅用于说明目的，并且可以在其中进行各种修改。
48.根据一方面，半导体装置可具有其中两条分开的电极线具有交叉点的三维结构，并且半导体装置可以包括具有可变电阻层和选择器件层的半导体单元器件，它们在交叉点处彼此电连接。这种半导体器件和/或半导体装置可以是存储器件。
49.图1是示出根据一实施方式的包括多个半导体单元器件mc的半导体装置101的等效电路图。参照图1，半导体装置101可以包括在第一方向(x方向)上彼此平行延伸的多条第一电极线wl1和wl2。此外，半导体装置101可以包括在第三方向(z方向)上与第一电极线wl1和wl2间隔开并且在第二方向(y方向)上彼此平行延伸的第二电极线bl1、bl2、bl3和bl4。半导体单元器件mc可以布置在第一电极线wl1和wl2与第二电极线bl1、bl2、bl3和bl4之间。例如，半导体单元器件mc可以分别布置在第一电极线wl1和wl2与第二电极线bl1、bl2、bl3和bl4之间的交叉点处并且可以电连接到第一电极线wl1和wl2以及第二电极线bl1、bl2、bl3和bl4。此外，每个半导体单元器件mc可以包括彼此电连接的相变材料层me和选择器件层sw。例如，相变材料层me和选择器件层sw可在第三方向(z方向)上彼此串联连接，其中选择器件层sw可以电连接到第一电极线wl1和wl2或者第二电极线bl1、bl2、bl3和bl4，并且相变材料层me可以电连接到其他电极线。
50.简而言之，为了引起电流流动，可以通过经由第一电极线wl1和wl2以及第二电极线bl1、bl2、bl3和bl4向半导体单元器件mc的相变材料层me施加电压来驱动半导体装置101。例如，可以通过选择性地选择第一电极线wl1和wl2以及第二电极线bl1、bl2、bl3和bl4来寻址某个半导体单元器件mc，并且可以通过在第一电极线wl1和wl2以及第二电极线bl1、bl2、bl3和bl4中的选择的电极线之间施加信号来对半导体单元器件mc进行编程。此外，可以通过测量通过第二电极线bl1、bl2、bl3和bl4的电流值来读取取决于半导体单元器件mc的相变材料层me的电阻值的信息，即编程信息。
51.选择器件层sw可以具有通过控制流向与选择器件层sw电连接的半导体单元器件mc的电流来选择(寻址)某个半导体单元器件mc的功能。
52.相变材料层me可以具有存储信息的功能。例如，相变材料层me的电阻可以根据施加到其上的电压而变化。半导体单元器件mc可以根据相变材料层me的电阻的变化来存储和擦除诸如“0”或“1”的数字信息。例如，半导体单元器件mc可以通过将相变材料层me的高电阻状态写为“0”并且将相变材料层me的低电阻状态写为“1”来写数据。这里，从高电阻状态“0”向低电阻状态“1”写入可以被称为“设置操作”，而从低电阻状态“1”向高电阻状态“0”写入可以被称为“复位操作”。
53.相变材料层me可以包括其相可以根据其温度可逆地改变的相变材料。换句话说，相变材料层me可以包括相变材料，该相变材料在焦耳热的影响下可逆地改变相，焦耳热在从外部施加电脉冲到相变材料时发生，因此相变材料层me可以具有随着这种可逆相变而变化的电阻。
54.相变材料层me可以包括具有类超晶格结构的硫属化合物。相关技术中已知的相变材料层是ge-sb-te(gst)合金，其根据加热时间(施加于其的热量)在晶相和非晶相之间可变化，因此具有随着这种相变而可变的电阻。然而，与ge-sb-te(gst)合金相比，具有类超晶格结构的硫属化合物可以具有更低的功耗和/或可以应用于半导体装置的高速驱动。例如，当通过交替堆叠包含ge-te的第一硫属元素层和包含sb-te的第二硫属元素层而形成类超晶格结构时，可能发生向反petrov相、kooi相等的变化，因为ge的键合在两个硫属元素层之间的界面处改变，因此电阻可能变化(adv.mater.interfaces 2014,1,1300027)。与ge-sb-te(gst)合金相比，这种硫属元素材料可以在更短的时间内以更少的能量发生相变。
55.此外，诸如图1所示的半导体装置100的半导体装置(其中多个半导体单元器件mc在x-y平面上彼此分开)随着半导体单元器件的数量增加而可需要更大的面积，并且由于有限的最小特征尺寸而会难以应对小型化趋势。
56.为了解决这个问题，一实施方式提供了一种可以以高速、低功率驱动的半导体装置，因为相变材料层me包括具有类超晶格结构的硫属化合物，并且可以高度集成，因为多个半导体单元器件mc沿z轴分开布置。
57.图2是示出根据一实施方式的半导体装置20的透视图。参照图2，在半导体装置20中，选择器件层130和相变材料层110可以并排布置在x-y平面上以形成半导体单元器件，并且这样的半导体单元器件可以被布置并且在垂直于衬底100的方向(z方向)上通过第一绝缘层200彼此分开。
58.图3a是示出根据一实施方式的半导体装置20的平面图，图3b是沿图3a的线i-i'截取的截面图，图3c是示意性地示出图3b的区域sa的放大图。参照图3a和图3b，半导体装置20可以包括半导体单元器件mc1a、mc1b和mc2a，其中半导体单元器件mc1a和mc2a可以通过其间的第一绝缘层200在z方向上彼此分开，半导体单元器件mc1a和mc1b可以通过其间的第二绝缘层210在x-y平面上彼此分开，并且半导体单元器件mc1a、mc1b和mc2a中的每个可以包括选择器件层130和相变材料层110，其布置在平行于衬底100的方向(x方向)上。
59.此外，参照图3c，相变材料层110可以包括：包括ge-te的第一硫属元素层110a和包括sb-te的第二硫属元素层110b。第一硫属元素层110a和第二硫属元素层110b可以形成类超晶格结构。例如，第一硫属元素层110a和第二硫属元素层110b可以在平行于衬底100的方
向(x方向)上交替布置一次或多次。例如，相变材料层110可以表示为(a
mb1-m
)n。在(a
mb1-m
)n中，a指的是第一硫属元素层110a，b指的是第二硫属元素层110b，0《m《1，n指的是第一硫属元素层110a和第二硫属元素层110b的排列数。第一硫属元素层110a和第二硫属元素层110b的排列数(n)可以是1.5或以上、2或以上、2.5或以上、3或以上、200或以下、150或以下、130或以下、100或以下、95或以下、或者90或以下。
60.第一硫属元素层110a可以包括由ge
x
te
1-x
(0.3≤x≤0.7)表示的化合物，第二硫属元素层110b可以包括由sbyte
1-y
(0.2≤y≤0.8)表示的化合物。此外，第一硫属元素层110a和/或第二硫属元素层110b可以各自独立地还包括选自由碳(c)、氮(n)、铟(in)、锌(zn)、钪(sc)和锡(sn)组成的组中的至少一种掺杂剂材料。
61.相变材料层110可以在平行于衬底100的方向(x方向)上具有约30nm或以上、约35nm或以上、约40nm或以上、约100nm或以下、约95nm或以下、约90nm或以下、约85nm或以下、或者约80nm或以下的厚度。此外，第一硫属元素层110a和第二硫属元素层110b可以各自独立地具有约1nm或以上、约2nm或以上、约3nm或以上、约5nm或以上、约20nm或以下、约15nm或以下、或者约10nm或以下的厚度。
62.此外，第一硫属元素层110a和/或第二硫属元素层110b可以各自在其中具有电子载流子路径。因此，由于在垂直方向(z方向)上彼此相邻布置的半导体单元器件mc1a和mc2a共享第一硫属元素层110a和/或第二硫属元素层110b，因此在半导体单元器件mc1a和mc2a之间可能发生串扰。
63.因此，在一实施方式中，半导体装置20被配置为使得在彼此相邻的半导体单元器件mc1a和mc2a之间的相变材料层110中的电子转移可以被最小化或防止(和/或限制)。
64.根据一实施方式，如图3c所示，每个选择器件层130可以布置在两个第一绝缘层200之间以形成凹陷部分r的同时覆盖两个第一绝缘层200的部分表面，并且相位变化材料层110可以沿着凹陷部分r布置以覆盖两个第一绝缘层200和选择器件层130。相变材料层110的与每个第一绝缘层200相邻的表面的长度d2可以等于或大于相变材料层110的与每个选择器件层130相邻的表面的长度d1，因此彼此相邻的半导体单元器件mc1a和mc2a之间的串扰可以被最小化。例如，相变材料层110的与每个第一绝缘层200相邻的表面的长度d2可以以大于约1.0或以上的系数，或者以约1.5或以上、约2.0或以上、约5.0或以下、约4.5或以下、或者约4.0或以下的系数大于相变材料层110的与每个选择器件层130相邻的表面的长度d1。
65.在根据另一实施方式的半导体装置中，第一和第二硫属元素层可以通过第一绝缘层电绝缘。图4示出了根据另一实施方式的半导体装置30。
66.参照图4，半导体装置30可以包括：第一半导体单元器件mc1a，其包括在平行于衬底100的方向上并排延伸的第一选择器件层1301和第一相变材料层1101；以及第二半导体单元器件mc2a，其包括在平行于衬底100的方向上并排延伸的第二选择器件层1302和第二相变材料层1102，其中第一半导体单元器件mc1a和第二半导体单元器件mc2a可以通过其间的第一绝缘层200在垂直于衬底100的方向上彼此分开。第一相变材料层1101和第二相变材料层1102可以包括在平行于衬底100的方向上延伸的第一硫属元素层1101a和1102a以及第二硫属元素层1101b和1102b。第一相变材料层1101和第二相变材料层1102彼此物理分离并且通过第一绝缘层200彼此电绝缘，使得可以防止第一半导体单元器件mc1a和第二半导体
单元器件mc2a之间的电子转移。第一绝缘层200的厚度可为约5nm或以上、约10nm或以上、约15nm或以上、约50nm或以下、约45nm或以下、约40nm或以下、约35nm或以下、或者约30nm或以下。
67.返回参考图3c，选择器件层130可以包括电阻根据施加在选择器件层130的两端之间的电压的大小而可变的材料。例如，选择器件层130可以包括pn结，或者可以包括混合离子-电子导体(miec)或莫特(mott)转变器件。根据一实施方式，选择器件层130可以包括二极管。例如，二极管可以具有结结构(未示出)，其中具有不同导电类型的材料在平行于衬底100的方向上并排延伸。例如，二极管可以具有n型和p型作为导电类型，其中n型和p型中的一个可以邻近第一电极cl1设置，而n型和p型中的另一个可以邻近相变材料层110和/或第二电极cl2设置。选择器件层130可以包括硅二极管，其中p-si和n-si彼此结合。或者，选择器件层130可以包括其中p-niox和n-tiox彼此结合或者p-cuox和n-tiox彼此结合的氧化物二极管。
68.根据另一实施方式，选择器件层130可以具有双向阈值开关(ots)特性。
69.图5是示意性地示出具有双向阈值开关特性的选择器件层130的电压-电流曲线的曲线图。参照图5，第一曲线61示出了在很少的电流流过选择器件层130的状态下的电压-电流关系。当电压从电压和电流为零的状态逐渐增加时，选择器件层130可以保持在很少的电流流动的高电阻状态，直到电压达到阈值电压v
t
(第一电压水平63)。然而，一旦电压超过阈值电压v
t
，选择器件层130可以进入低电阻状态，其中流过选择器件层130的电流迅速增加，并且施加到选择器件层130的电压可以降低到饱和电压vs(第二电压水平64)。第二曲线62示出了在电流平滑地流过选择器件层130的状态下的电压-电流关系。当流过选择器件层130的电流变得大于第一电流水平66时，施加到选择器件层130的电压可以从第二电压水平64略微增加。例如，当流过选择器件层130的电流从第一电流水平66显著增加到第二电流水平67时，施加到选择器件层130的电压可以从第二电压水平64略微增加。换句话说，一旦电流流过选择器件层130，施加到选择器件层130的电压可以保持在基本上等于饱和电压vs的水平。当电流减小到低于保持电流水平(第一电流水平66)时，选择器件层130返回到高电阻状态，从而可以有效地阻止电流直到电压再次增加到阈值电压v
t
。因此，选择器件层130可以具有在第一电压水平63处具有阈值电压v
t
的开关特性。
70.具有双向阈值开关特性的选择器件层130可以包括：第一元素，包括锗(ge)和/或锡(sn)；第二元素，包括砷(as)、锑(sb)和/或铋(bi)；和第三元素，包括硫(s)、硒(se)和/或碲(te)。
71.选择器件层130可以包括基于总元素量的约5.0at％至约30.0at％的量的第一元素。例如，选择器件层130可以包括基于总元素量的约7.0at％或以上、约10.0at％或以上、约25.0at％或以下、约23.0at％或以下、或者约20.0at％或以下的量的第一元素。
72.选择器件层130可以包括基于总元素量的约5.0at％至约50.0at％的量的第二元素。例如，选择器件层130可以包括基于总元素量的约7.0at％或以上、约10.0at％或以上、约15.0at％或以上、约20.0at％或以上、约45.0at％或以下、约40.0at％或以下、或者约35.0at％或以下的量的第二元素。
73.选择器件层130可以包括基于总元素量的大于约0.0at％至约70.0at％的量的第三元素。例如，选择器件层130可以包括基于总元素量的约10.0at％或以上、约15at％或以
上、约20.0at％或以上、约25.0at％或以上、约30.0at％或以上、约35.0at％或以上、约40.0at％或以上、约65.0at％或以下、约60.0at％或以下、或者约55.0at％或以下的量的第三元素。
74.选择器件层130和相变材料层110可以彼此电连接。例如，在选择器件层130和相变材料层110之间还可以包括第三电极120。第三电极120可以包括金属、导电金属氮化物、导电金属氧化物或其组合。例如，第三电极120可以包括从由碳(c)、钛氮化物(tin)、钛硅氮化物(tisin)、钛碳氮化物(ticn)、钛碳硅氮化物(ticsin)、钛铝氮化物(tialn)、钽(ta)、钽氮化物(tan)、钨(w)和钨氮化物(wn)组成的组中选择的至少一种。
75.此外，在第三电极120和相变材料层110之间还可以包括加热电极(未示出)。加热电极和第三电极120可以形成为一件或形成为单独的层。加热电极可以包括能够产生足够的热以改变相变材料层110的相而不与相变材料层110反应的导电材料。加热电极可以包括碳基导电材料。例如，加热电极可以包括tin、tisin、tialn、tasin、taaln、tan、wsi、wn、tiw、mon、nbn、tibn、zrsin、wsin、wbn、zraln、moaln、tial、tion、tialon、won、taon、碳(c)、硅碳化物(sic)、硅碳氮化物(sicn)、碳氮化物(cn)、钛碳氮化物(ticn)、钽碳氮化物(tacn)或其组合。
76.第三电极120可以具有使得由加热电极(未示出)产生的热可以不实质上影响选择器件层130的厚度。另外，第三电极120可以进一步包括热障层，并且可以具有热障层和电极材料层交替堆叠的结构。第三电极120可以具有约10nm至约100nm的厚度。
77.第一电极cl1和第二电极cl2可以布置在半导体单元器件mc1a和mc2a的两端。例如，第一电极cl1可以电连接到选择器件层130，第二电极cl2可以电连接到相变材料层110。
78.第一电极cl1可以在x方向上彼此平行地延伸，并且每个第一电极cl1可以布置在两个第一绝缘层200之间。另外，第二电极cl2可以在z方向上彼此平行地延伸，并且每个第二电极cl2可以布置在两个第二绝缘层210之间。就驱动半导体装置20或30而言，第一电极cl1可以连接到字线和位线之一，第二电极cl2可以连接到另一个。第一电极cl1和第二电极cl2中的一个或两者可以各自是半导体单元器件mc1a、mc1b和mc2a的公共电极。例如，参照图3a和图3b，第一电极cl1可以在沿z方向彼此分开的第一绝缘层200之间在y方向上延伸，并且每个第一电极cl1可以公共地连接到布置在同一水平上的多个半导体单元器件mc1a或mc1b。此外，第二电极cl2可以在沿y方向彼此分开的第二绝缘层210之间在z方向上延伸，并且每个第二电极cl2可以公共地连接到布置在同一水平上的多个半导体单元器件mc1a、mc1b和mc2a。
79.半导体装置20和30中的每个可以包括衬底100。例如，衬底100可以包括诸如硅(si)、锗(ge)、硅锗(sige)、硅碳化物(sic)、砷化镓(gaas)、砷化铟(inas)或磷化铟(inp)的半导体材料，并且衬底100可以包括诸如硅氧化物、硅氮化物或硅氮氧化物的绝缘材料。
80.半导体装置20和30中的每个还可以包括在衬底100上的层间绝缘层(未示出)。层间绝缘层(未示出)可以布置在衬底100与第一电极cl1和/或第二电极cl2之间以将衬底100与第一电极cl1和/或第二电极cl2电分离。层间绝缘层(未示出)可以包括诸如硅氧化物的氧化物和/或诸如硅氮化物的氮化物。
81.半导体装置20和30中的每个还可以包括隔离绝缘层150。参照图3b，隔离绝缘层150可以与衬底100的上表面接触并且可以在z方向上从衬底100的上表面延伸。隔离绝缘层
150可以穿过第一电极cl1和第一绝缘层200形成。参照图3a，隔离绝缘层150可以在每个第二绝缘层210的两侧沿着第一电极cl1的侧面或者在y方向上延伸，或者每个隔离绝缘层150可以布置于在x方向上彼此相邻的两个第一电极cl1之间。
82.半导体装置20和30中的每个还可以包括在衬底100上的驱动电路区(未示出)。驱动电路区可以包括配置为驱动半导体单元器件或进行算术处理的诸如外围电路、驱动电路和核心电路的电路单元。电路可以包括例如页缓冲器、锁存电路、高速缓存电路、列解码器、感测放大器、数据输入/输出电路或行解码器。此外，电路可以布置在衬底100和半导体单元器件之间。换言之，驱动电路区与半导体单元器件可以依次布置在衬底100上，且此布置结构可以是外围上单元(cop)结构。
83.驱动电路区可以包括一个或多个晶体管以及电连接到晶体管的布线结构。晶体管可以布置在由器件隔离层限定的衬底100的有源区中。每个晶体管可以包括栅极、栅极绝缘层和源极/漏极。另外，可以在栅极的两个侧壁上设置绝缘间隔物，可以在栅极和/或绝缘间隔物上设置蚀刻停止层。蚀刻停止层可以包括诸如硅氮化物或硅氮氧化物的绝缘材料。
84.布线结构的数量和位置可以根据驱动电路区的布局以及栅极的类型和布置方式来确定。布线结构可以具有拥有两层或更多层的多层结构。例如，每个布线结构可以包括彼此电连接并依次堆叠在衬底100上的接触和布线层。接触和布线层可以各自独立地包括金属、导电金属氮化物、金属硅化物或其组合，并且可以包括导电材料，诸如钨、钼、钛、钴、钽、镍、钨硅化物、钛硅化物、钴硅化物、钽硅化物或镍硅化物。
85.布线结构可以包括层间绝缘层，该层间绝缘层将部件彼此电分离。层间绝缘层可以布置在多个晶体管之间、多个布线层之间和/或多个接触之间。层间绝缘层可以包括硅氧化物、硅氮化物、硅氮氧化物等。
86.半导体装置20和30可以通过本领域已知的一般方法制造。图6a至图6g是示出根据一实施方式的制造半导体装置的一些工艺的截面图。
87.参照图6a，通过在衬底100上交替地堆叠第一绝缘层200和牺牲层300来形成结构l。因此，第一绝缘层200可以布置在衬底100的表面和结构l的最上部分上。
88.参照图6b，在z方向上穿过结构l形成垂直沟槽t。因此，子结构l1和l2可以形成在垂直沟槽t的两侧。
89.参照图6c，选择性地去除牺牲层300以在x方向上的每两个第一绝缘层200之间形成水平孔h。
90.参照图6d，选择器件层130形成在水平孔h的部分中。每个选择器件层130可以与两个第一绝缘层200一起形成第一凹陷部分r1。
91.参照图6e，在水平孔h的剩余部分中形成第三电极120。每个第三电极120可以在平行于选择器件层130和衬底100的方向上延伸并且可以与两个第一绝缘层200一起形成第二凹陷部分r2。每个第一绝缘层200的暴露在垂直沟槽t和水平孔h中的部分的长度d2可以大于每个凹陷r2的在两个第一绝缘层200之间的长度d1。例如，第一绝缘层200的暴露在垂直沟槽t和水平孔h中的部分的长度d2可以以大于约1.0或以上的系数，或者以约1.5或以上、约2.0或以上、约5.0或以下、约4.5或以下、或者约4.0或以下的系数大于两个第一绝缘层200之间的长度d1。
92.参照图6f，沿水平孔h和垂直沟槽t的侧壁形成相变材料层110。相变材料层110可
以通过交替堆叠第一硫属元素层110a和第二硫属元素层110b而形成。
93.参照图6g，在水平孔h和沟槽t的剩余部分中形成第二电极cl2。
94.另外，对于图4所示的实施方式，可以在图6f和图6g所示的工艺之间增加图7a至图7e所示的工艺。例如，在水平孔h和垂直沟槽t的剩余部分中形成牺牲层sl(参见图7a)之后，牺牲层sl、第一绝缘层200和相变材料层110可以被部分地去除(蚀刻)直到相变材料层110的覆盖第一绝缘层200的大部分被去除的长度(参见图7b)。在选择性地去除每两个第一绝缘层200之间的未被牺牲层sl的剩余部分覆盖的相变材料层110的部分之后(参见图7c)，相变材料层110可以进一步形成在相变材料层110的去除部分的位置直至图7b所示的剩余的相变材料层110的高度(直至相变材料层110在该高度以下不与第一绝缘层200接触的高度)(参见图7d)。此后，可以去除牺牲层sl的剩余部分，并且可以形成比图6f中所示的沟槽t宽的沟槽t2(参见图7e)。如图6g所示，沟槽t2可以填充有第二电极cl2的材料。
95.例如，诸如第一和第二电极cl1和cl2、第一和第二绝缘层200和210、选择器件层130、第三电极120和相变材料层110的部件可以通过本领域已知的方法形成。可以通过诸如原子层沉积(ald)、化学气相沉积(cvd)、物理气相沉积(pvd)或溅射的沉积方法独立地形成每个部件以具有预期的组成和厚度。例如，相变材料层110可以通过ald方法形成，其中依次使用锗(ge)、碲(te)、锑(sb)和碲(te)的源。
96.此外，部件可以通过本领域已知的方法独立地图案化。例如，除了使用掩模图案的压纹蚀刻法(embossing etching method)之外，还可以使用镶嵌法。
97.图8是包括根据示例实施方式的半导体装置的电子设备的图。
98.参考图8，电子设备1000可以包括可以通过总线(未显示)彼此连接的控制器500、存储器控制器550、显示设备600(例如，oled显示器、全息显示器)和半导体装置101。存储器控制器550可以包括读/写电路560和字线驱动器电路570。读/写电路560和字线驱动器电路570可以通过第一电极线(例如，wl1)和第二电极线(例如，bl1)电连接到半导体装置101。控制器500可以控制电子系统1000的操作并且可以包括处理电路510、主机接口515和电源管理电路520。半导体装置101可以使用上述半导体装置101、20和30之一来实现。
99.当控制器500通过主机接口515从外部主机(未示出)接收命令时，处理电路510可以响应于那些命令而操作并且可以控制显示设备600、存储器控制器550和/或半导体装置101的操作。控制器500可以通过向显示装置600提供命令和信息并且通过使用电源管理电路520控制对显示装置600的电力来控制显示装置600。控制器500可以使用电源管理电路520控制提供给存储器控制器500和半导体装置101的电力。控制器500可以通过向存储器控制器550提供命令来控制半导体装置101的操作。控制器500还可以向存储器控制器550提供要写入半导体装置101的数据和/或可以接收从半导体装置101读取的数据。响应于从控制器500接收命令和/或响应于接收用于写操作的数据，控制器500可以使用读/写电路560和字线驱动器电路570控制半导体装置101以在半导体装置101的一个或多个所选半导体单元器件mc中写数据、读数据、和/或擦除数据。响应于从控制器500接收命令，存储器控制器550可以从半导体装置101读取数据并向控制器500提供从半导体装置101读取的数据。
100.如上所述，根据上述示例实施方式中的一个或多个，可以提供各自包括多个半导体单元器件的半导体装置。可以提供各自包括具有类超晶格结构的相变材料层的半导体装置。半导体装置可以以低功率驱动并且可以具有高集成度，使得半导体装置可以有助于电
子装置的小型化。此外，半导体装置可以被实现在使用半导体装置的电子设备中。尽管上面已经详细描述了实施方式，但权利的范围不限于此，本领域技术人员使用以下权利要求中定义的基本概念进行的各种修改和改进也属于权利的范围。
101.以上讨论的一个或多个元件可以包括或实现在处理电路中，诸如：包括逻辑电路的硬件；硬件/软件组合，诸如执行软件的处理器；或其组合。例如，更具体的处理电路可以包括但不限于中央处理单元(cpu)、算术逻辑单元(alu)、数字信号处理器、微型计算机、现场可编程门阵列(fpga)、片上系统(soc)、可编程逻辑单元、微处理器、专用集成电路(asic)等。
102.应当理解，这里描述的实施方式应当仅被认为是描述性的，而不是出于限制的目的。每个实施方式中的特征或方面的描述通常应被认为可用于其他实施方式中的其他类似特征或方面。虽然已经参照附图描述了一个或多个实施方式，但是本领域普通技术人员将理解，在不脱离由所附权利要求定义的发明构思的精神和范围的情况下，可以在形式和细节上做出各种改变。
103.本技术基于2020年11月27日提交的韩国专利申请第10-2020-0163333号和2020年12月30日提交的韩国专利申请第10-2020-0188076号并要求优先权，其公开内容通过引用全文合并在此。