LDMOS器件、抑制热载流子效应所导致LDMOS器件退化的方法与流程

ldmos器件、抑制热载流子效应所导致ldmos器件退化的方法
技术领域
1.本发明涉及一种ldmos器件，特别涉及一种ldmos器件、抑制热载流子效应所导致 ldmos器件退化的方法，属于半导体技术领域。


背景技术：

2.一种现有的功率应用ldmos器件的结构如图1所示，其中，11是ldmos器件的栅区或 栅极、12是栅氧化层、13是器件的源区、14是器件的漏区延伸区域、15是器件漏区、16是器 件的阱区接触区、17是器件的阱区、18是器件的外延层、19是器件的沟道，现有的功率应用 ldmos器件内部的价带能带分布如图所示，图示110表示价带能带等高线，图3是图2结构 的a处剖面的价带能带分布。
3.现有功率应用ldmos器件开启以后，载流子从源区13开始进入沟道19到达漏区延伸区 14，并在电场下加速，在沟道19和漏区延伸区14之间区域加速的载流子速度很快，具有很高 的能量，高能载流子会轰击硅和氧化层界面，并打断硅氢键产生新的截面态，最终导致器件的 特性变化。
4.由图2和图3可以看出，在沟道区域，价带能带等高线趋向源区弯曲，外延层表面和内部 的价带能带差异较小；其中，在外延层靠近栅氧化层的界面处价带能带低，且趋向外延层内 部，价带能带逐渐升高，导致电子主要分布在外延层和栅氧化层之间的界面处，从而导致高能 电子有更大的概率轰击外延层和栅氧化层的界面，导致产生严重的热载流子效应，造成器件性 能退化的问题。


技术实现要素：

5.本发明的主要目的在于提供一种ldmos器件、抑制热载流子效应所导致ldmos器件退 化的方法，以克服现有技术中的不足。
6.为实现前述发明目的，本发明采用的技术方案包括：
7.本发明实施例提供了一种抑制热载流子效应所导致ldmos器件退化的方法，包括：至少 调整所述ldmos器件的沟道掺杂区的掺杂分布，使所述ldmos器件的半导体结构层内形成 沟道价带能带的能谷，并使电子位于所述能谷内，从而在所述ldmos器件的半导体结构层与 栅氧化层之间形成势垒，所述势垒至少能够阻止电子轰击所述半导体结构层与栅氧化层的界 面。
8.本发明实施例还提供了一种能够抑制热载流子效应的ldmos器件，包括半导体结构层和 与半导体结构层配合的栅氧化层、栅极，所述半导体结构层包括外延层和形成在所述外延层内 的阱区、阱区接触区、源区、沟道掺杂区、漏区延伸区及漏区；所述沟道掺杂区至少具有设定 的掺杂分布，使所述半导体结构层内形成有沟道价带能带的能谷，并使电子位于所述能谷内， 从而在所述ldmos器件的半导体结构层与栅氧化层之间形成势垒，所述势垒至少能够阻止电 子轰击所述半导体结构层与栅氧化层的界面。
9.与现有技术相比，本发明的优点包括：
10.1)本发明实施例提供的一种抑制热载流子效应所导致ldmos器件退化的方法，通过改变 沟道掺杂区的掺杂分布，在半导体结构层内部产生价带能带的能谷，在半导体结构层内部和栅 氧化层界面之间建立电子的势垒，使得电子位于半导体结构层内部运动，即使是高能的电子也 无法跃过势垒轰击半导体结构层和氧化层的界面，减少了热载流子注入效应所带来的性能退化 的问题，从而可以增加漏区延伸区的掺杂浓度，提高器件的性能；
11.2)本发明实施例提供的方法能够提高热载流子注入效应的极限，使器件的导通电阻降低 50％，饱和电流提升105％。
附图说明
12.图1是一种现有功率应用ldmos器件的横截面结构示意图；
13.图2是一种现有功率应用ldmos器件的价带能带示意图；
14.图3是图2中a处的剖面结构示意图；
15.图4是本发明一典型实施案例中提供的一种能够抑制热载流子效应的ldmos器件的横截 面结构示意图；
16.图5是本发明一典型实施案例中提供的一种能够抑制热载流子效应的ldmos器件的价带 能带示意图；
17.图6是图5中a处的剖面结构示意图；
18.附图标记说明：11-栅极或栅区、12-栅氧化层、13-源区、14-漏区延伸区、15-漏区，16-阱 区接触区、17-阱区、18-外延层、19-沟道、110-价带能带等高线，22-栅极、22-栅氧化层、23
-ꢀ
源区、24-漏区延伸区、25-漏区，26-阱区接触区、27-阱区、28-外延层、29-沟道、211-沟道掺 杂区、210-价带能带等高线。
具体实施方式
19.鉴于现有技术中的不足，本案发明人经长期研究和大量实践，得以提出本发明的技术方 案。如下将对该技术方案、其实施过程及原理等作进一步的解释说明。
20.ldmos:lateral double diffusion metal oxide semiconductor，横向双扩散金属氧化物半导 体。
21.本发明实施例提供了一种抑制热载流子效应所导致ldmos器件退化的方法，包括：至少 调整所述ldmos器件的沟道掺杂区的掺杂分布，使所述ldmos器件的半导体结构层内形成 沟道价带能带的能谷，并使电子位于所述能谷内，从而在所述ldmos器件的半导体结构层与 栅氧化层之间形成势垒，所述势垒至少能够阻止电子轰击所述半导体结构层与栅氧化层的界 面。
22.进一步的，所述的方法包括：使所述沟道价带能带向半导体结构层的内部弯曲而形成所述 能谷。
23.进一步的，沿所述半导体结构层与栅氧化层的界面处向半导体结构层内部方向，所述沟道 价带能带先逐降低，然后上升，从而在所述半导体结构层内形成所述能谷。
24.进一步的，所述ldmos器件的沟道掺杂区、源区、漏区延伸区、漏区具有相同导电类 型。
25.进一步的，所述沟道掺杂区的掺杂能量范围是1kev～500kev，掺杂剂量范围是
5e11cm-2
～5e12cm-2
。
26.进一步的，所述半导体结构层包括外延层和形成在所述外延层内的阱区、阱区接触区、源 区、沟道掺杂区、漏区延伸区及漏区，所述阱区位于沟道掺杂区下方，并与漏区延伸区接触， 所述半导体结构层上还设有栅氧化层，所述栅氧化层上设有栅极，其中，所述阱区与外延层具 有相同导电类型。
27.本发明实施例还提供了一种能够抑制热载流子效应的ldmos器件，包括半导体结构层和 与半导体结构层配合的栅氧化层、栅极，所述半导体结构层包括外延层和形成在所述外延层内 的阱区、阱区接触区、源区、沟道掺杂区、漏区延伸区及漏区；所述沟道掺杂区至少具有设定 的掺杂分布，使所述半导体结构层内形成有沟道价带能带的能谷，并使电子位于所述能谷内， 从而在所述ldmos器件的半导体结构层与栅氧化层之间形成势垒，所述势垒至少能够阻止电 子轰击所述半导体结构层与栅氧化层的界面。
28.进一步的，所述沟道价带能带向半导体结构层的内部弯曲而形成所述能谷。
29.进一步的，沿所述半导体结构层与栅氧化层的界面处向半导体结构层内部方向，所述沟道 价带能带先逐降低，然后上升，从而在所述半导体结构层内形成所述能谷。
30.进一步的，所述沟道掺杂区的掺杂能量范围是1kev～500kev，掺杂剂量范围是5e11cm-2
～5e12cm-2
。
31.进一步的，所述阱区位于沟道掺杂区下方，并与漏区延伸区接触，其中，所述ldmos器 件的沟道掺杂区、源区、漏区延伸区、漏区具有相同导电类型，所述阱区与外延层具有相同导 电类型。
32.如下将结合附图对该技术方案、其实施过程及原理等作进一步的解释说明。如下若非特别 说明，则其中所采用的加工工艺均可以是本领域技术人员已知的。
33.本发明实施例提供了一种抑制热载流子效应所导致ldmos器件退化的方法，通过改变沟 道的掺杂分布，在半导体结构层内部产生价带能带的能谷，从而使价带能带向半导体结构层体 内弯曲，在半导体结构层和栅氧化层界面处的价带能带高，在半导体结构层内形成能谷，使得 电子主要于能谷内运动，在半导体结构层内部和界面形成了阻滞电子的势垒，使得高能电子无 法轰击半导体结构层和氧化层界面，从而可以改善热载流子注入所导致的器件性能退化的问 题，进而提高了器件的导通电阻和饱和电流。
34.实施例1
35.请参阅图4-图6，一种能够抑制热载流子效应的ldmos器件，包括半导体结构层和与半 导体结构层配合的栅氧化层22、栅极21，所述半导体结构层包括外延层28和形成在所述外延 层28内的阱区27、阱区接触区26、源区23、沟道29、沟道掺杂区211、漏区延伸区24及漏 区25；所述沟道掺杂区211至少具有设定的掺杂分布，使所述半导体结构层内形成有沟道价带 能带的能谷，并使电子位于所述能谷内，从而在所述ldmos器件的半导体结构层与栅氧化层 22之间形成势垒，所述势垒至少能够阻止电子轰击所述半导体结构层与栅氧化层22的界面， 其中，所述势垒的高度取决于沟道掺杂区211的能量和掺杂浓度，在沟道掺杂区形成的杂质浓 度越高，则势垒越高。
36.具体的，所述沟道价带能带向半导体结构层的内部弯曲而形成所述能谷，所述半导体结构 层内的价带能带分布等高线210如图5和图6所示，沿所述半导体结构层与栅氧化层22的界面 处向半导体结构层内部方向，所述沟道价带能带先逐降低，然后上升，从而在
所述半导体结构 层内形成所述能谷，所述沟道掺杂区211的掺杂能量范围是1kev～500kev，掺杂剂量范围是 5e11cm-2
～5e12cm-2
。
37.具体的，所述阱区27位于沟道掺杂区29/211下方，并与漏区延伸区24接触，其中，所述 ldmos器件的沟道掺杂区211、源区23、漏区延伸区24、漏区25具有相同导电类型，所述阱 区27与外延层28具有相同导电类型。
38.一种抑制热载流子效应所导致ldmos器件退化的方法，包括：在形成栅极之前，通过离 子注入形成沟道掺杂区，并至少调整所述ldmos器件的沟道掺杂区的掺杂分布，使所述 ldmos器件的半导体结构层内形成沟道价带能带的能谷，并使电子位于所述能谷内，从而在 所述ldmos器件的半导体结构层与栅氧化层之间形成势垒，所述势垒至少能够阻止电子轰击 所述半导体结构层与栅氧化层的界面，其中，所述势垒的高度取决于沟道掺杂区211的能量和 掺杂浓度，在沟道掺杂区形成的杂质浓度越高，势垒越高，所述沟道掺杂区的掺杂能量范围是 1kev～500kev，掺杂剂量范围是5e11cm-2
～5e12cm-2
。
39.具体的，所述的方法包括：使所述沟道价带能带向半导体结构层的内部弯曲而形成所述能 谷，沿所述半导体结构层与栅氧化层的界面处向半导体结构层内部方向，所述沟道价带能带先 逐降低，然后上升，从而在所述半导体结构层内形成所述能谷。
40.具体的，所述的方法还包括制作半导体结构层以及制作与所述半导体结构层配合的栅氧化 层以及栅极，所述半导体结构层包括外延层和形成在所述外延层内的阱区、阱区接触区、源 区、沟道掺杂区、漏区延伸区及漏区，所述阱区位于沟道掺杂区下方，并与漏区延伸区接触， 所述半导体结构层上还设有栅氧化层，所述栅氧化层上设有栅极，其中，所述阱区与外延层具 有相同导电类型，所述ldmos器件的沟道掺杂区、源区、漏区延伸区、漏区具有相同导电类 型。
41.本发明实施例提供的一种能够抑制热载流子效应的ldmos器件的沟道掺杂区211和漏区 延伸区的掺杂类型相同，通过本发明提供的方法改变了沟道掺杂区的掺杂和价带能带分布，半 导体结构层内的沟道价带能带分布等高线如图5所示，等高线从半导体结构层表面开始趋向源 区弯曲，在半导体结构层形成了沟道价带能带的能谷，位置a的剖面的沟道价带能带的分布如 图6所示，可以看出，在栅氧化层与沟道掺杂区之间界面处的价带能带高，并且沿着半导体结 构层方向逐步下降，然后再上升，在半导体结构层内部形成能谷，由于能谷的存在，电子主要 沿着能谷运动，从而在所述ldmos器件的半导体结构层与栅氧化层之间形成势垒，所述势垒 至少能够阻止电子轰击所述半导体结构层与栅氧化层的界面。
42.对比例1
43.请参阅图1，一种功率应用ldmos器件，包括外延层18、栅氧化层12和栅极11，所述 外延层18内设置有源区13、漏区15、漏区延伸区14、阱区接触区16、阱区17和沟道19，所 述栅氧化层12设置在所述沟道19与栅极11之间，所述沟道19分别与源区13、漏区延伸区14 连接，所述阱区接触区16、源区13、沟道19和位于所述阱区17的上方，所述阱区17还与所 述漏区延伸区连接。
44.该功率应用ldmos器件的价带能带如图2和图3所示，其采用现有制作工艺方法制作形 成。
45.本发明实施例提供的一种抑制热载流子效应所导致ldmos器件退化的方法，通过
改变沟 道掺杂区的掺杂分布，在半导体结构层内部产生价带能带的能谷，在半导体结构层内部和栅氧 化层界面之间建立电子的势垒，使得电子位于半导体结构层内部运动，即使是高能的电子也无 法跃过势垒轰击半导体结构层和氧化层的界面，减少了热载流子注入效应所带来的性能退化的 问题，从而可以增加漏区延伸区的掺杂浓度，提高器件的性能；以及，本发明实施例提供的方 法能够提高热载流子注入效应的极限，使器件的导通电阻降低50％，饱和电流提升105％。
46.应当理解，上述实施例仅为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的 人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精 神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。