一种高压电子开关电路系统的制作方法

本发明属于半导体混合集成电路设计技术，具体涉及一种高压电子开关电路系统。

背景技术

随着大功率半导体功率器件的发明和功率电路的发展，作为弱电子对强电力实现控制的电子开关，己被广泛应用于工农业生产、国防、交通、能源和人民生活等国计民生的各个领域。然而，在许多高压或超高压场合中，由于单个器件的耐压等级较低，导致其使用受到限制。

现有技术中的高压电子开关电路的技术实现方式存在以下缺点：

现有的高压电子开关无隔离特性，当功率输出级器件被高压击穿失效，高压会通过线路反向施加到控制端，甚至到开关电路的前级，无法保证整机系统的安全性。

现有的高压电子开关的串联结构采用功率输出管漏源极并联相同阻值电阻的方式来实现串联组件各级的均压，然而该结构仅完成了串联输出结构各级间的静态均压，无法保证串联各级开启和关断动作时的动态均压平衡。

技术实现要素：

针对现有技术中存在的问题，本发明提供一种高压电子开关电路系统，基于功率器件串、并联结构的隔离型高压电子开关线路。在完成提高电压、电流输出的同时，保证了控制端与功率输出端的隔离特性，提高了电路的可靠性。

本发明是通过以下技术方案来实现：

一种高压电子开关电路系统，其特征在于，包括变压器；

所述变压器输入侧为三点式振荡结构，所述变压器输出侧为多级串并联电路结构；其中，每一组并联电路结构均包括并联的两个VDMOS管，且相邻的两组并联电路结构之间的VDMOS管之间串联；

所述两个VDMOS管均连接有RCD缓冲电路，用于串并联电路结构静态和动态均压平衡；

所述每一组并联电路中的VDMOS管结构与变压器采用相同绕匝连接。

进一步，所述并联的两个VDMOS管栅极共同并联一个稳压二极管。

进一步，所述并联的两个VDMOS管的栅极分别串联一个第一电阻。

进一步，所述RCD缓冲电路包括二极管、电容和第二电阻；

所述二极管负极分别连接电容和第二电阻，

二极管负极分别连接电容和第二电阻。

进一步，所述二极管负极还分别连接两个第一电阻和稳压二极管负极；

所述电容和第二电阻分别连接VDMOS管源极。

进一步，所述相邻的两组并联电路结构之间的两个VDMOS管均分别一一对应连接，形成串联结构，且上一级并联电路结构的VDMOS管源极连接下一级并联电路结构的VDMOS管的漏极。

进一步，所述首级并联电路结构的其中一个VDMOS管的漏极输出电源Vout ；

所述末级并联电路结构的其中一个VDMOS管的源极输出电源Vout-。

进一步，所述三点式振荡结构包括三极管Q1、变压器输入端L1、电容C1、电容C2、电容C3、电阻R1、电阻R2和电阻R3；

所述包括三极管Q1的发射极分别连接电容C2、电容C3和电阻R3的一端；所述三极管Q1的基级分别连接电容C2另一端、电容C1一端和电阻R2；所述三极管Q1的集电极分别连接电容C3另一端和变压器输入端L1；

所述变压器输入端L1分别连接电容C1另一端和电阻R1，并连接电源Vin；

所述电阻R3另一端连接电阻R2并接地。

与现有技术相比，本发明具有以下有益的技术效果：

本发明提供一种高压电子开关电路系统，变压器输入侧接入三点式震荡结构，将电平信号转化为交流信号，通过变压器将交流信号传递至输出侧，输出侧为多级串并联电路结构，每一级串并联电路结构均包括并联的两个VDMOS管，且相邻级并联电路结构的VDMOS管为串联，同时在VDMOS管的漏源极间并联相同的RCD缓冲电路，以保证串联各级组件的动态、静态均压平衡；每一次串并联电路结构与变压器采用相同绕匝连接，作为多级串并联电路结构功率器件的驱动电压，从而保证各级功率器件导通状态一致；从而实现在提高电路输出能力的同时，提高了其可靠性并保证了功率端及控制端的隔离。

附图说明

图1为本发明具体实施例中一种高压电子开关电路系统电路拓扑图。

具体实施方式

下面结合具体的实施例对本发明做进一步的详细说明，所述是对本发明的解释而不是限定。

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

本发明提供一种高压电子开关电路系统，包括变压器；

所述变压器输入侧为三点式振荡结构，所述变压器输出侧为多级串并联电路结构，每一组并联电路结构均包括并联的两个VDMOS管，且相邻的两组并联电路结构之间的VDMOS管之间形成串联；

所述两个VDMOS管均连接有RCD缓冲电路，，用于串并联电路结构静态和动态均压平衡；

所述每一组并联电路中的VDMOS管结构与变压器采用相同绕匝连接。

进一步的，所述并联的两个VDMOS管栅极共同并联一个稳压二极管。

进一步的，所述并联的两个VDMOS管的栅极分别串联一个第一电阻。

进一步的，所述RCD缓冲电路包括二极管、电容和第二电阻；

所述二极管负极分别连接电容和第二电阻，

二极管负极分别连接电容和第二电阻。

进一步的，所述二极管负极还分别连接两个第一电阻和稳压二极管负极；

所述电容和第二电阻分别连接VDMOS管源极。

进一步的，所述相邻的两组并联电路结构之间的两个VDMOS管均分别一一对应连接，形成串联结构，且上一级并联电路结构的VDMOS管源极连接下一级并联电路结构的VDMOS管的漏极。

进一步的，所述首级并联电路结构的其中一个VDMOS管的漏极输出电源Vout ；

所述末级串并联电路结构的其中一个VDMOS管的源极输出电源Vout-。

本发明提供的一种优选实施例为，所述三点式振荡结构包括三极管Q1、变压器输入端L1、电容C1、电容C2、电容C3、电阻R1、电阻R2和电阻R3；

所述包括三极管Q1的发射极分别连接电容C2、电容C3和电阻R3的一端；所述三极管Q1的基级分别连接电容C2另一端、电容C1一端和电阻R2；所述三极管Q1的集电极分别连接电容C3另一端和变压器输入端L1；

所述变压器输入端L1分别连接电容C1另一端和电阻R1，并连接电源Vin；所述电阻R3另一端连接电阻R2并接地；

进一步的，当电路输入信号为高，三点振荡结构产生MHz级的交流信号，交流信号通过变压器放大，传输到变压器输出侧，再通过整流滤波得到直流电平信号，作为功率输出级的驱动电压。

本发明提供的另一种优选实施例，如图1所示，三点式震荡电路将直流电压信号转换成交流振荡信号，采用变压器隔离前后级并传输信号，经过滤波、整流转换为直流电压，作为多级串并联电路结构的驱动信号，而多级串并联电路结构采用VDMOS管串、并联结构来提高电路的输出电压、电流能力。由于功率器件没有自动均压特性，在串并联组件中必须保证各个功率器件静态、动态均压平衡，才能保证电路的可靠性；

功率输出侧采用的是多级串并联电路结构来实现电子开关的增压扩流，具体的，可以选择共计3级串并联电路结构，也可根据实际需要增压扩流的需求进行调整串并联电路结构的级数；

由于功率器件没有自动均压特性且其开关过程很短暂，而由于信号延时、器件制造过程中掺杂等工艺离散型导致的寄生参数不同等原因，使得串并联电路结构的组件在开关动态过程中保证动态平衡是困难的，在串并联电路结构的组件中开通较慢或关断较快的器件必将承受较高的电压，严重时会由过压击穿的风险。

本申请电子开关线路在变压器输出侧采用多股相同的绕匝组成，得到的多个相同且独立的直流电平信号作为串并联电路结构的驱动电压，保证了功率器件的开启状态一致；在串并联电路结构的各级功率器件的漏源极间并联相同的“RCD”缓冲电路，该缓冲电路不仅可以通过电阻实现串联组件各级的静态均压，还可通过缓冲电路本身使得串联组件各级开启、关断速度保持一致，从而保证串联组件的动态、静态均压平衡，提高了电路的安全性和可靠性。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的范围。