一种非透明桥pcie交换电路的动态老炼装置及方法
技术领域：
：1.本发明属于集成电路设计及测试领域，具体涉及非透明(non-transparent，nt)桥pcie交换(switch)电路的动态老炼装置和方法。
背景技术：
：：2.高可靠、高质量等级的集成电路在生产过程中通过老炼试验筛选或剔除那些勉强合格的器件，确保出厂电路的可靠性。如不进行老炼试验，这些有缺陷的器件在使用时会出现初期致命失效或早期寿命失效。另外，部分元器件使用方也会对购入的电路进行动态老炼试验以检验该批次电路的质量。动态老炼试验要求试验电路施加合适的激励和输出负载，使得电路尽可能的接近实际应用，以实际的工作频率和接口速率老炼。3.在一个pcie系统中，pcie交换电路用于将多个电子部件或模块进行互联通讯。而非透明桥pcie交换电路可以连接两个或多个pcie主机系统，实现系统隔离和故障转移等应用需求。非透明桥连接两个独立的主机或智能i/o域，一侧的资源和地址对另一侧的cpu是不可见的，一侧的cpu独立的配置和控制其子系统，两侧系统的地址空间完全独立。非透明桥两端通过桥内的地址转换机制进行两侧空间地址的互相转换。4.非透明桥pcie交换电路一般具有2个以上的pcie端口，端口数量和链路宽度可配置，可以配置其中任意一个端口作为透明桥上游端口(upstreamport，usp)连接根复合体(rootcomplex，rc)，至少可配置其中的一个端口作为nt端口连接另一系统的rc，剩余端口作为下游端口(downstreamport，dsp)连接端点(endpoint)设备，同一电路或不同电路的两个下游端口不能连接通信。图1为一个具有一个透明桥端口的5端口非透明桥pcie交换电路的典型应用示意图。图1中，第一主机系统cpu(primaryhostcpu)连接上游端口，第二主机系统cpu(secondaryhostcpu)连接nt端口，剩余端口连接端点设备。由于pcie严格的电气特性要求、复杂的功能，现有的老炼箱无法提供可以满足pcie交换电路的老炼激励信号。为了对国产n端口非透明桥pcie交换电路以实际工作频率和接口速率进行生产过程的动态老炼，按照典型应用需要提供若干个包含根复合体的cpu分别连接上游端口和nt端口，提供若干个端点设备连接剩余下游端口以提供老炼激励和输出负载；然而，在电路的批量生产中为了m只电路的老炼需要提供包含cpu在内的n×m个外围pcie设备作为激励和负载，产生了高昂的元器件成本，并且严重的降低了单板上pcie交换电路的密度，带来了高额甚至无法接受的试验成本。技术实现要素：5.本发明的目的在于提供一种非透明桥pcie交换电路的动态老炼装置及方法，以克服现有技术的不足。6.一种非透明桥pcie交换电路的动态老炼装置，包括根复合体cpu、端点设备、端口模式配置线、端口互联总线和器件状态指示线；7.根复合体cpu与串联的交换电路中第一交换电路的上游端口连接，第一交换电路的一个下游端口与其相邻的交换电路的上游端口连接，第一交换电路的另一个下游端口与其相邻的交换电路的非透明桥端口连接，第一交换电路的非透明桥端口和尾部交换电路的一个下游端口连接；尾部交换电路的另一个下游端口和端点设备连接；8.第一交换电路与尾部交换电路之间串联多个交换电路，当前交换电路的上游端口与其串联的前一个交换电路的一个下游端口连接，当前交换电路的非透明桥端口与其串联的前一个交换电路的另一个下游端口连接；9.端口模式配置线和各个交换电路连接；器件状态指示线和根复合体cpu连接。10.进一步的，端口模式配置线用于配置每个交换电路的端口模式，所述互联总线连接的任意两个设备端口之间建立pcie链路。11.进一步的，根复合体cpu用于配置交换电路的非透明桥pcie交换电路中的有关配置寄存器，以及配置所述端点设备的有关配置寄存器，配置后在所述根复合体cpu、交换电路、端点设备之间形成一条无需事务地址转换的pcie老炼事务传输路径。12.进一步的，根复合体cpu用于按照预设的事务发送频率和事务向第一交换电路发送老炼事务，并且使得老炼事务通过多个串联的交换电路、端点设备。13.进一步的，根复合体cpu通过pcie链路定期按序读取所有pcie交换电路各个端口的故障寄存器，依据故障寄存器的故障报告位的值确定电路是否工作正常。14.进一步的，根复合体cpu用于将老炼交换电路的异常状态按照预设的信号形式输出到器件状态指示线上并且通过信号编码指示异常电路的编号。15.进一步的，端点设备通过端口互联总线与尾部交换电路连接，作为尾部交换电路一个下游端口的负载和激励。16.进一步的，根复合体cpu和端点设备采用专用集成电路或fpga电路。17.一种动态老炼装置的非透明桥pcie交换电路的动态老炼方法，包括以下步骤：18.s1，给老炼板上的所有器件上电并按照根复合体cpu设备、被老炼交换电路和端点设备要求的最大复位时间复位根复合体cpu设备、被老炼交换电路和端点设备；19.s2，上电复位撤销后端口模式配置线将老炼板上的每个pcie交换电路固定配置为一个上游端口、至少一个下游端口和至少一个非透明桥端口的工作模式；20.s3，根据根复合体cpu设备连接的多个串联的交换电路的端口互联总线上的每条pcie链路完成链路的训练和建立；21.s4，各个链路的训练和建立完成后根复合体cpu设备通过pcie链路对老炼板上的每只pcie交换电路的每个透明桥端口进行原级总线号、次级总线号和下属总线号、存储器基点寄存器和存储器界限寄存器进行配置；22.s5，根复合体cpu设备通过pcie链路对每只pcie交换电路的非透明桥端口的bar寄存器和地址转换寄存器进行配置，配置完成后发送老炼事务依次经过串联的交换电路、端点设备的顺序查询所有交换电路和端点设备内部的故障报告寄存器，依据查询结果确定交换电路是否工作正常；如果交换电路工作正常且老炼时间未结束，继续老炼直至完成要求的老炼时间后断电结束老炼；如果某个交换电路工作异常，则通过根复合体cpu将工作异常交换电路的编号按照预设的信号形式通过引脚持续输出到器件状态指示线上并停止事务的周期性发送，输出器件异常指示信号断电结束老炼。23.进一步的，当根复合体cpu和端点设备由同一只fpga实现时，在fpga内部将端点设备对老炼事务的接收检测状态以内部信号的方式直接通报给根复合体cpu。24.与现有技术相比，本发明具有以下有益的技术效果：25.本发明一种非透明桥pcie交换电路的动态老炼装置，采用根复合体cpu、端点设备、端口模式配置线、端口互联总线和器件状态指示线，覆盖了电路的物理层、数据链路层和事务层及非透明桥地址转换和交换功能，使得电路在老炼期间按照正常的工作频率和总线接口速率进行了动态老炼；本发明无需为每只非透明桥pcie交换电路外接根复合体cpu和众多的pcie端点设备，且整个老炼板上只需一个根复合体cpu，根复合体cpu的连接方式，极大的节省了老炼板上元器件的成本；本发明因为外围pcie设备的减少提高了同一面积老炼板上老炼器件的密度，在同一老炼高温箱中可以老炼更多电路，节省了试验成本。26.本发明的每个pcie设备只和邻近的pcie设备进行互连，物理上可以做到pcie总线的短距离、高可靠传输，降低了老炼板的pcie走线设计难度.27.采用根复合体cpu的连接方式，m只n端口的电路的老炼工位可以节省n×m(例如：12×100＝1200)-2个外围pcie设备，简化了整体设备结构，降低了成本。附图说明28.图1为现有一个非透明桥pcie交换电路的典型应用示意图。29.图2为本发明实施例的48通路非透明桥pcie交换电路端口配置工作模式图。30.图3为本发明实施例的48通路非透明桥pcie交换电路的动态老炼装置示意图。31.图4为本发明实施例中fpga实现的根复合体cpu的原理框图。32.图5为本发明实施例的器件状态指示线在交换电路sw3故障后的输出编码。具体实施方式33.为了使本
技术领域：
：的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。34.需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。35.如图3所示，本发明提供的一种非透明桥pcie交换电路的动态老炼装置，包括根复合体cpu、端点设备、端口模式配置线、端口互联总线和器件状态指示线；36.具体的，根复合体cpu与第一交换电路的上游端口连接，第一交换电路的一个下游端口和第二交换电路的上游端口连接，第一交换电路的另一个下游端口和第二交换电路的非透明桥端口连接，第一交换电路的非透明桥端口和尾部交换电路的一个下游端口连接；尾部交换电路的另一个下游端口和端点设备连接；第一交换电路与尾部交换电路之间串联多个交换电路，当前交换电路的上游端口与其串联的前一个交换电路的一个下游端口连接，当前交换电路的非透明桥端口与其串联的前一个交换电路的另一个下游端口连接；多个交换电路依次串联；端口模式配置线和各个交换电路连接；器件状态指示线和根复合体cpu连接。37.所述端口模式配置线用于配置每个交换电路的端口模式，使得交换电路的指定端口作为上游端口，另外指定端口作为下游端口，其他端口作为非透明桥端口；通过所述端口模式配置线的配置，所述互联总线连接的任意两个设备端口之间可以成功建立pcie链路。38.所述根复合体cpu用于配置交换电路的非透明桥pcie交换电路中的有关配置寄存器，以及配置所述端点设备的有关配置寄存器，配置后在所述根复合体cpu、交换电路、端点设备之间形成一条无需事务地址转换的pcie老炼事务传输路径；在所述根复合体cpu、第一交换电路、第二交换电路……直到尾部交换电路，再到第一交换电路之间形成一条需要经过多次地址转换的pcie老炼事务传输路径。39.所述根复合体cpu用于按照预设的事务发送频率和事务向第一交换电路发送老炼事务，并且使得老炼事务通过第一交换电路、第二交换电路……直到尾部交换电路、端点设备。40.所述根复合体cpu通过pcie链路定期按序读取所有pcie交换电路各个端口的故障寄存器，依据故障寄存器的故障报告位的值确定电路是否工作正常。41.所述根复合体cpu用于将老炼交换电路的异常状态按照预设的信号形式输出到器件状态指示线上并且通过信号编码指示异常电路的编号；42.所述端点设备通过端口互联总线与尾部交换电路连接，作为尾部交换电路一个下游端口的负载和激励。43.所述根复合体cpu和端点设备采用专用集成电路(asic)或fpga电路，可以分别是一只电路或fpga，也可以是同时具有根复合体cpu功能和端点设备功能的一只电路或者fpga。44.当端点设备采用fpga实现时，采用内部逻辑固化总线号、bar有关配置寄存器值的方式省掉根复合体cpu对端口设备的配置；45.当根复合体cpu和端点设备由同一只fpga实现时，在fpga内部将端点设备对老炼事务的接收检测状态以内部信号的方式直接通报给根复合体cpu。46.端口互联总线按照pcie协议规定的电气特性按照链路的最大宽度连接所述根复合体cpu和第一交换电路的上游端口，连接第一交换电路的下游端口和第二交换电路的上游端口，连接第一交换电路的下游端口和第二交换电路的非透明桥端口，连接第一交换电路的非透明桥端口和尾部交换电路的下游端口；连接尾部交换电路的下游端口和端点设备；所述端口互联总线连接其它交换电路的上游端口、下游端口和非透明桥端口。47.本发明基于上述系统的非透明桥pcie交换电路的动态老炼方法，具体包括以下步骤：48.s1，给老炼板上的所有器件上电并按照根复合体cpu设备、被老炼交换电路和端点设备要求的最大复位时间复位根复合体cpu设备、被老炼交换电路和端点设备；49.s2，上电复位撤销后端口模式配置线将老炼板上的每个pcie交换电路固定配置为一个上游端口、至少一个下游端口和至少一个非透明桥端口的工作模式；50.s3，随后根复合体cpu设备和第一交换电路之间、第一交换电路和第二交换电路及尾部交换电路之间、尾部交换电路和端点设备之间及其它交换电路之间的端口互联总线上的每条pcie链路自动完成链路的训练和建立；51.s4，各个链路的训练和建立完成后根复合体cpu设备通过pcie链路对老炼板上的每只pcie交换电路的每个透明桥端口进行原级总线号(primarybusnumber)、次级总线号(secondarybusnumber)和下属总线号(subordinatebusnumber)、存储器基点寄存器和存储器界限寄存器进行配置；52.s5，根复合体cpu设备通过pcie链路对每只pcie交换电路的非透明桥端口的bar寄存器和地址转换寄存器进行配置，使得pcie交换电路的非透明桥端口可以将接收到的上游端口事务经过内部地址转换后发往对端交换电路并被对端交换电路的下游端口在其交换电路内路由到其非透明桥端口；对端的非透明桥端口又可以将此事务经过地址再次转换后发往其对端的交换电路下游端口；依此类推，直到第一交换电路的下游端口能够收到对端nt事务并且丢弃；53.s6，根复合体cpu发送老炼事务1，该事务经由第一老炼交换电路的上游端口路由到其上的一个下游端口，再路由到第二老炼交换电路的上游端口后从其一个下游端口输出；依次类推，该老炼事务1路由到尾部交换电路并被尾部交换电路路由到其下游端口的端点设备；54.s7，根复合体cpu发送老炼事务2，该事务经由第一老炼交换电路的上游端口路由到其nt端口，再由第一交换电路的nt端口交换到尾部交换电路的下游端口并被尾部交换电路路由到其nt端口；再由尾部交换电路的nt端口交换到对端的交换电路并路由到其nt端口；以此类推，该老炼事务2被再次路由到第一交换电路；第一交换电路收到经过一系列转发和地址转换后的来自对端nt端口的老炼事务2后不再进行路由，而是直接扔掉；55.s8，按照预设的周期数重复步骤(6)和步骤(7)后根复合体cpu按照第一交换电路、第二交换电路，直到尾部交换电路、端点设备的顺序查询所有交换电路和端点设备内部的故障报告寄存器，依据查询结果确定交换电路是否工作正常；如果交换电路工作正常且老炼时间未结束，转步骤(6)继续老炼，直至完成了要求的老炼时间后断电结束老炼；如果某个交换电路工作异常，转步骤(9)；56.s9，根复合体cpu将工作异常交换电路的编号按照预设的信号形式通过引脚持续输出到器件状态指示线上并停止事务的周期性发送；57.s10，试验监测人员观察到器件状态指示线输出的器件异常指示信号后断电结束老炼。58.实施例对一款具有48通路的非透明桥pcie交换电路的端口配置工作模式配置结果如图2所示。59.如图2所示，本实施例的动态老炼装置的端口模式配置线将该48通路pcie交换电路配置为4个端口，其中端口0作为nt端口具有16条pcie通路、端口1作为下游端口具有16条pcie通路、端口2作为下游端口具有8条pcie通路、端口3作为上游端口具有8条pcie通路。60.参见图3所示，本实施例的动态老炼装置包含端口模式配置线、一块fpga电路、器件状态指示线和端口互联总线；其中，fpga实现了一个根复合体cpu和一个pcie端点设备。61.根复合体cpu通过x8pcie链路与第一交换电路sw1的上游端口连接，第一交换电路sw1的下游端口2和第二交换电路sw2的上游端口3通过x8pcie链路连接，第二交换电路sw2的下游端口2和第三交换电路sw3的上游端口3通过x8pcie链路连接，第三交换电路sw3的下游端口2和第四交换电路sw4的上游端口3通过x8pcie链路连接，第四交换电路sw4的下游端口2和第五交换电路sw5的上游端口3通过x8pcie链路连接，第五交换电路sw5的下游端口2和尾部交换电路sw6的上游端口3通过x8pcie链路连接，尾部交换电路sw6的下游端口2和端点设备连接。62.本实施例的第一交换电路sw1的下游端口1和第二交换电路sw2的非透明桥端口连接，第二交换电路sw2的下游端口1和第三交换电路sw3的非透明桥端口连接，第三交换电路sw3的下游端口1和第四交换电路sw4的非透明桥端口连接，第四交换电路sw4的下游端口1和第五交换电路sw5的非透明桥端口连接，第五交换电路sw5的下游端口1和尾部交换电路sw6的非透明桥端口连接，尾部交换电路sw6的下游端口1和第一交换电路sw1的非透明桥端口和连接。63.所述fpga中的根复合体cpu包括物理层模块phy、rc控制器、配置和检测模块；所述根复合体cpu的配置和检测模块能够通过rc控制器和phy模块及其各个pcie链路按照第一交换电路sw1、第二交换电路sw2、第三交换电路sw3、第四交换电路sw4、第五交换电路sw5、尾部交换电路sw6的顺序对六个交换电路的各个端口进行原级总线号、次级总线号、下属总线号、存储器基点寄存器、存储器界限寄存器、nt端口bar寄存器、nt端口地址转换寄存器等有关寄存器进行配置。64.参见图4，所述fpga中的端点设备由物理层模块phy、端点控制器、接收模块组成；所述fpga中的端点设备可以采用根复合体cpu通过pcie总线对其相关寄存器进行配置；为进一步改进，本实施例fpga中的端点设备采用通过逻辑固化总线号为13，逻辑固化bar寄存器指定的bar地址范围为0x100000～0x1fffff的方式省略了根复合体cpu对其的配置。65.所述根复合体cpu中的配置和检测模块按照2ms的周期控制所述根复合体cpu中的rc控制器和物理层模块phy向第一交换电路发送目标为端点设备的存储器写老炼事务mwr1，mwr1老炼事务通过第一交换电路、第二交换电路直到尾部交换电路，最后到达端点设备。66.所述根复合体cpu中的配置和检测模块在mwr1事务之后通过所述根复合体cpu中的rc控制器和物理层模块phy立即向第一交换电路发送目标为nt端口的存储器写老炼事务mwr2，mwr2老炼事务被sw1的nt端口进行地址转换后交换到尾部交换电路sw6的下游端口1，交换电路sw6将端口1收到的老炼事务mwr2路由到nt端口并且在nt端口进行地址转换后交换到对端设备交换电路sw5；交换电路sw5将端口1收到的老炼事务mwr2路由到nt端口并且在nt端口进行地址转换后交换到对端设备交换电路sw4；类似的，直到交换电路sw2的nt端口将老炼事务mwr2交换到交换电路sw1的端口1。67.本实施例的器件状态指示线仅一根，该器件状态指示线与fpga中的根复合体cpu连接。所述根复合体cpu通过pcie链路在每发送完成65536组mwr1、mwr2老炼事务后按序读取所有pcie交换电路各个端口的不可纠正故障寄存器(uncorrectableerrorstatus，地址0xfb8h)，依据故障寄存器的datalinkprotocolerrorstatus、poisonedtlpstatus、malformedtlpstatus、ecrcerrorstatus等故障报告位是否置位确定电路是否工作正常；所述根复合体cpu在老炼交换电路未发生异常时将器件状态指示信号驱动为高电平，当某个电路发生异常时按照1～6个不同数量的连续低脉冲信号通过fpga的引脚输出到器件状态指示线；连续低脉冲中低脉冲的个数表征异常电路的编号；图5为交换电路sw3的故障报告寄存器指示故障后器件状态指示线的信号波形。68.本实施例的根复合体cpu将交换电路sw1上游端口端口3的原级总线号配置为1、次级总线号配置为2、下属总线号配置为19、存储器基点和界限寄存器指定的地址范围为0x100000～0xdfffff；将下游端口端口2的原级总线号配置为2、次级总线号配置为3、下属总线号配置为18、存储器基点和界限寄存器指定的地址范围为0x100000～0xbfffff；将下游端口端口1的原级总线号配置为2、次级总线号配置为19、下属总线号配置为19、存储器基点和界限寄存器指定的地址范围为0xc00000～0xcfffff；将老炼nt端口端口0的bar寄存器指定的地址范围为0xd00000～0xdfffff，地址转换寄存器指定的地址范围为0x200000。69.本实施例的根复合体cpu将交换电路sw2上游端口端口3的原级总线号配置为3、次级总线号配置为4、下属总线号配置为18、存储器基点和界限寄存器指定的地址范围为0x100000～0xbfffff；将下游端口端口2的原级总线号配置为4、次级总线号配置为5、下属总线号配置为17、存储器基点和界限寄存器指定的地址范围为0x100000～0x9fffff；将下游端口端口1的原级总线号配置为4、次级总线号配置为18、下属总线号配置为18、存储器基点和界限寄存器指定的地址范围为0xa00000～0xafffff；将老炼nt端口端口0的bar寄存器指定的地址范围为0xb00000～0xbfffff，地址转换寄存器指定的地址范围为0xc00000。70.本实施例的根复合体cpu将交换电路sw3上游端口端口3的原级总线号配置为5、次级总线号配置为6、下属总线号配置为17、存储器基点和界限寄存器指定的地址范围为0x100000～0x9fffff；将下游端口端口2的原级总线号配置为6、次级总线号配置为7、下属总线号配置为16、存储器基点和界限寄存器指定的地址范围为0x100000～0x7fffff；将下游端口端口1的原级总线号配置为6、次级总线号配置为17、下属总线号配置为17、存储器基点和界限寄存器指定的地址范围为0x800000～0x8fffff；将老炼nt端口端口0的bar寄存器指定的地址范围为0x900000～0x9fffff，地址转换寄存器指定的地址范围为0xa00000。71.本实施例的根复合体cpu将交换电路sw4上游端口端口3的原级总线号配置为7、次级总线号配置为8、下属总线号配置为16、存储器基点和界限寄存器指定的地址范围为0x100000～0x7fffff；将下游端口端口2的原级总线号配置为8、次级总线号配置为9、下属总线号配置为15、存储器基点和界限寄存器指定的地址范围为0x100000～0x5fffff；将下游端口端口1的原级总线号配置为8、次级总线号配置为16、下属总线号配置为16、存储器基点和界限寄存器指定的地址范围为0x600000～0x6fffff；将老炼nt端口端口0的bar寄存器指定的地址范围为0x700000～0x7fffff，地址转换寄存器指定的地址范围为0x800000。72.本实施例的根复合体cpu将交换电路sw5上游端口端口3的原级总线号配置为9、次级总线号配置为10、下属总线号配置为15、存储器基点和界限寄存器指定的地址范围为0x100000～0x5fffff；将下游端口端口2的原级总线号配置为10、次级总线号配置为11、下属总线号配置为14、存储器基点和界限寄存器指定的地址范围为0x100000～0x3fffff；将下游端口端口1的原级总线号配置为10、次级总线号配置为15、下属总线号配置为15、存储器基点和界限寄存器指定的地址范围为0x400000～0x4fffff；将老炼nt端口端口0的bar寄存器指定的地址范围为0x500000～0x5fffff，地址转换寄存器指定的地址范围为0x600000。73.本实施例的根复合体cpu将交换电路sw6上游端口端口3的原级总线号配置为11、次级总线号配置为12、下属总线号配置为14、存储器基点和界限寄存器指定的地址范围为0x100000～0x3fffff；将下游端口端口2的原级总线号配置为12、次级总线号配置为13、下属总线号配置为13、存储器基点和界限寄存器指定的地址范围为0x100000～0x1fffff；将下游端口端口1的原级总线号配置为12、次级总线号配置为14、下属总线号配置为14、存储器基点和界限寄存器指定的地址范围为0x200000～0x2fffff；将老炼nt端口端口0的bar寄存器指定的地址范围为0x300000～0x3fffff，地址转换寄存器指定的地址范围为0x400000。74.本发明实施例的非透明桥pcie交换电路的动态老炼方法如下：75.(1)通过老炼板上的其它元器件和/或者老炼机台提供的电源对老炼板上的所有器件上电并提供300ms时间的上电复位，复位根复合体cpu设备、端点设备和各个交换电路；76.(2)上电复位撤销后端口模式配置线将每个48通路的非透明桥pcie交换电路配置为两个x16端口和两个x8端口，x16端口0作为nt游端口、x16端口1作为下游端口、x8端口2作为下游端口、x8端口3作为上游端口；77.(3)随后如图3所示，根复合体cpu设备和第一交换电路sw1之间、第一交换电路sw1和第二交换电路sw2及尾部交换电路sw6之间、尾部交换电路sw6和端点设备之间及其它交换电路之间的端口互联总线上的每条pcie链路自动完成最大链路宽度的链路训练和建立；78.(4)各个链路的训练和建立完成(复位结束后等待120ms)后，根复合体cpu设备通过pcie链路对老炼板上的每只pcie交换电路的透明桥端口端口1、端口2、端口3进行原级总线号、次级总线号和下属总线号、存储器基点寄存器和存储器界限寄存器进行配置；例如，交换电路sw1端口3的原级总线号配置为1、次级总线号配置为2、下属总线号配置为19、存储器基点和界限寄存器指定的地址范围为0x100000～0xdfffff；端口2的原级总线号配置为2、次级总线号配置为3、下属总线号配置为18、存储器基点和界限寄存器指定的地址范围为0x100000～0xbfffff；端口1的原级总线号配置为2、次级总线号配置为19、下属总线号配置为19、存储器基点和界限寄存器指定的地址范围为0xc000000～0xcfffff；其它交换电路的各个非透明桥端口具体配置这里不再赘述；79.(5)根复合体cpu设备通过pcie链路对每只pcie交换电路的非透明桥端口端口0的bar寄存器和地址转换寄存器进行配置，使得pcie交换电路的端口0可以将接收到的端口3的事务经过内部地址转换后发往对端交换电路并被对端交换电路的下游端口在其交换电路内路由到其非透明桥端口0；对端的非透明桥端口0又可以将此事务经过地址再次转换后发往其对端的交换电路下游端口；依此类推，直到第一交换电路sw1的下游端口1能够收到对端nt事务并且丢弃；例如，交换电路sw1的端口0的bar寄存器指定的地址范围为0xd00000～0xdfffff，地址转换寄存器指定的地址范围为0x200000，可以对地址在bar范围内的存储器访问事务按照地址转换寄存器的配置进行进行地址转换后路由；其它交换电路的非透明桥端口bar寄存器和地址转换寄存器的具体配置这里不再赘述；80.(6)根复合体cpu按照2ms的周期向第一交换电路sw1发送目标为端点设备的存储器写老炼事务mwr1，mwr1老炼事务通过第一交换电路、第二交换电路直到尾部交换电路，最后到达端点设备；81.(7)根复合体cpu在发送mwr1事务之后向第一交换电路sw1发送目标为sw1的nt端口bar寄存器配置地址的存储器写老炼事务mwr2，mwr2老炼事务被sw1的nt端口进行地址转换后交换到交换电路sw6的下游端口1，交换电路sw6将端口1收到的老炼事务mwr2路由到nt端口并且在nt端口进行地址转换后交换到对端设备交换电路sw5；交换电路sw5将端口1收到的老炼事务mwr2路由到nt端口并且在nt端口进行地址转换后交换到对端设备交换电路sw4；类似的，直到交换电路sw2的nt端口将老炼事务mwr2交换到交换电路sw1的端口1；sw1的端口1将接收mwr2事务并扔掉；82.(8)重复步骤(6)和步骤(7)65536次后根复合体cpu按照第一交换电路、第二交换电路，直到尾部交换电路、端点设备的顺序查询所有交换电路和端点设备内部的不可纠正故障寄存器(uncorrectableerrorstatus，地址0xfb8h)，依据查询结果确定交换电路是否工作正常；如果交换电路工作正常且老炼时间未结束，转步骤(6)继续老炼，直至完成了要求的老炼时间后断电结束老炼；如果某个交换电路工作异常，转步骤(9)；83.(9)根复合体cpu将工作异常交换电路的编号按照连续的低脉冲信号通过引脚持续输出到器件状态指示线上并停止事务的周期发送；84.(10)试验监测人员观察到器件状态指示线输出的器件异常指示信号后断电结束老炼。85.本发明提供的一种非透明桥pcie交换电路的动态老炼装置及方法功能上覆盖了电路的物理层、数据链路层和事务层及非透明桥地址转换和交换功能，使得电路在老炼期间按照正常的工作频率和总线接口速率进行了动态老炼；本发明无需为每只非透明桥pcie交换电路外接根复合体cpu和众多的pcie端点设备，且整个老炼板上只需一个根复合体cpu，m只n端口的电路的老炼工位可以节省n×m(例如：12×100＝1200)-2个外围pcie设备，极大的节省了老炼板上元器件的成本；同时，本发明因为外围pcie设备的减少提高了同一面积老炼板上老炼器件的密度，在同一老炼高温箱中可以老炼更多电路，节省了试验成本。另外，本发明的每个pcie设备(根复合体、交换电路和端点设备)只和邻近的pcie设备进行互连，物理上可以做到pcie总线的短距离、高可靠传输，降低了老炼板的pcie走线设计难度。当前第1页12当前第1页12
技术领域：
：1.本发明属于集成电路设计及测试领域，具体涉及非透明(non-transparent，nt)桥pcie交换(switch)电路的动态老炼装置和方法。
背景技术：
：：2.高可靠、高质量等级的集成电路在生产过程中通过老炼试验筛选或剔除那些勉强合格的器件，确保出厂电路的可靠性。如不进行老炼试验，这些有缺陷的器件在使用时会出现初期致命失效或早期寿命失效。另外，部分元器件使用方也会对购入的电路进行动态老炼试验以检验该批次电路的质量。动态老炼试验要求试验电路施加合适的激励和输出负载，使得电路尽可能的接近实际应用，以实际的工作频率和接口速率老炼。3.在一个pcie系统中，pcie交换电路用于将多个电子部件或模块进行互联通讯。而非透明桥pcie交换电路可以连接两个或多个pcie主机系统，实现系统隔离和故障转移等应用需求。非透明桥连接两个独立的主机或智能i/o域，一侧的资源和地址对另一侧的cpu是不可见的，一侧的cpu独立的配置和控制其子系统，两侧系统的地址空间完全独立。非透明桥两端通过桥内的地址转换机制进行两侧空间地址的互相转换。4.非透明桥pcie交换电路一般具有2个以上的pcie端口，端口数量和链路宽度可配置，可以配置其中任意一个端口作为透明桥上游端口(upstreamport，usp)连接根复合体(rootcomplex，rc)，至少可配置其中的一个端口作为nt端口连接另一系统的rc，剩余端口作为下游端口(downstreamport，dsp)连接端点(endpoint)设备，同一电路或不同电路的两个下游端口不能连接通信。图1为一个具有一个透明桥端口的5端口非透明桥pcie交换电路的典型应用示意图。图1中，第一主机系统cpu(primaryhostcpu)连接上游端口，第二主机系统cpu(secondaryhostcpu)连接nt端口，剩余端口连接端点设备。由于pcie严格的电气特性要求、复杂的功能，现有的老炼箱无法提供可以满足pcie交换电路的老炼激励信号。为了对国产n端口非透明桥pcie交换电路以实际工作频率和接口速率进行生产过程的动态老炼，按照典型应用需要提供若干个包含根复合体的cpu分别连接上游端口和nt端口，提供若干个端点设备连接剩余下游端口以提供老炼激励和输出负载；然而，在电路的批量生产中为了m只电路的老炼需要提供包含cpu在内的n×m个外围pcie设备作为激励和负载，产生了高昂的元器件成本，并且严重的降低了单板上pcie交换电路的密度，带来了高额甚至无法接受的试验成本。技术实现要素：5.本发明的目的在于提供一种非透明桥pcie交换电路的动态老炼装置及方法，以克服现有技术的不足。6.一种非透明桥pcie交换电路的动态老炼装置，包括根复合体cpu、端点设备、端口模式配置线、端口互联总线和器件状态指示线；7.根复合体cpu与串联的交换电路中第一交换电路的上游端口连接，第一交换电路的一个下游端口与其相邻的交换电路的上游端口连接，第一交换电路的另一个下游端口与其相邻的交换电路的非透明桥端口连接，第一交换电路的非透明桥端口和尾部交换电路的一个下游端口连接；尾部交换电路的另一个下游端口和端点设备连接；8.第一交换电路与尾部交换电路之间串联多个交换电路，当前交换电路的上游端口与其串联的前一个交换电路的一个下游端口连接，当前交换电路的非透明桥端口与其串联的前一个交换电路的另一个下游端口连接；9.端口模式配置线和各个交换电路连接；器件状态指示线和根复合体cpu连接。10.进一步的，端口模式配置线用于配置每个交换电路的端口模式，所述互联总线连接的任意两个设备端口之间建立pcie链路。11.进一步的，根复合体cpu用于配置交换电路的非透明桥pcie交换电路中的有关配置寄存器，以及配置所述端点设备的有关配置寄存器，配置后在所述根复合体cpu、交换电路、端点设备之间形成一条无需事务地址转换的pcie老炼事务传输路径。12.进一步的，根复合体cpu用于按照预设的事务发送频率和事务向第一交换电路发送老炼事务，并且使得老炼事务通过多个串联的交换电路、端点设备。13.进一步的，根复合体cpu通过pcie链路定期按序读取所有pcie交换电路各个端口的故障寄存器，依据故障寄存器的故障报告位的值确定电路是否工作正常。14.进一步的，根复合体cpu用于将老炼交换电路的异常状态按照预设的信号形式输出到器件状态指示线上并且通过信号编码指示异常电路的编号。15.进一步的，端点设备通过端口互联总线与尾部交换电路连接，作为尾部交换电路一个下游端口的负载和激励。16.进一步的，根复合体cpu和端点设备采用专用集成电路或fpga电路。17.一种动态老炼装置的非透明桥pcie交换电路的动态老炼方法，包括以下步骤：18.s1，给老炼板上的所有器件上电并按照根复合体cpu设备、被老炼交换电路和端点设备要求的最大复位时间复位根复合体cpu设备、被老炼交换电路和端点设备；19.s2，上电复位撤销后端口模式配置线将老炼板上的每个pcie交换电路固定配置为一个上游端口、至少一个下游端口和至少一个非透明桥端口的工作模式；20.s3，根据根复合体cpu设备连接的多个串联的交换电路的端口互联总线上的每条pcie链路完成链路的训练和建立；21.s4，各个链路的训练和建立完成后根复合体cpu设备通过pcie链路对老炼板上的每只pcie交换电路的每个透明桥端口进行原级总线号、次级总线号和下属总线号、存储器基点寄存器和存储器界限寄存器进行配置；22.s5，根复合体cpu设备通过pcie链路对每只pcie交换电路的非透明桥端口的bar寄存器和地址转换寄存器进行配置，配置完成后发送老炼事务依次经过串联的交换电路、端点设备的顺序查询所有交换电路和端点设备内部的故障报告寄存器，依据查询结果确定交换电路是否工作正常；如果交换电路工作正常且老炼时间未结束，继续老炼直至完成要求的老炼时间后断电结束老炼；如果某个交换电路工作异常，则通过根复合体cpu将工作异常交换电路的编号按照预设的信号形式通过引脚持续输出到器件状态指示线上并停止事务的周期性发送，输出器件异常指示信号断电结束老炼。23.进一步的，当根复合体cpu和端点设备由同一只fpga实现时，在fpga内部将端点设备对老炼事务的接收检测状态以内部信号的方式直接通报给根复合体cpu。24.与现有技术相比，本发明具有以下有益的技术效果：25.本发明一种非透明桥pcie交换电路的动态老炼装置，采用根复合体cpu、端点设备、端口模式配置线、端口互联总线和器件状态指示线，覆盖了电路的物理层、数据链路层和事务层及非透明桥地址转换和交换功能，使得电路在老炼期间按照正常的工作频率和总线接口速率进行了动态老炼；本发明无需为每只非透明桥pcie交换电路外接根复合体cpu和众多的pcie端点设备，且整个老炼板上只需一个根复合体cpu，根复合体cpu的连接方式，极大的节省了老炼板上元器件的成本；本发明因为外围pcie设备的减少提高了同一面积老炼板上老炼器件的密度，在同一老炼高温箱中可以老炼更多电路，节省了试验成本。26.本发明的每个pcie设备只和邻近的pcie设备进行互连，物理上可以做到pcie总线的短距离、高可靠传输，降低了老炼板的pcie走线设计难度.27.采用根复合体cpu的连接方式，m只n端口的电路的老炼工位可以节省n×m(例如：12×100＝1200)-2个外围pcie设备，简化了整体设备结构，降低了成本。附图说明28.图1为现有一个非透明桥pcie交换电路的典型应用示意图。29.图2为本发明实施例的48通路非透明桥pcie交换电路端口配置工作模式图。30.图3为本发明实施例的48通路非透明桥pcie交换电路的动态老炼装置示意图。31.图4为本发明实施例中fpga实现的根复合体cpu的原理框图。32.图5为本发明实施例的器件状态指示线在交换电路sw3故障后的输出编码。具体实施方式33.为了使本
技术领域：
：的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。34.需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。35.如图3所示，本发明提供的一种非透明桥pcie交换电路的动态老炼装置，包括根复合体cpu、端点设备、端口模式配置线、端口互联总线和器件状态指示线；36.具体的，根复合体cpu与第一交换电路的上游端口连接，第一交换电路的一个下游端口和第二交换电路的上游端口连接，第一交换电路的另一个下游端口和第二交换电路的非透明桥端口连接，第一交换电路的非透明桥端口和尾部交换电路的一个下游端口连接；尾部交换电路的另一个下游端口和端点设备连接；第一交换电路与尾部交换电路之间串联多个交换电路，当前交换电路的上游端口与其串联的前一个交换电路的一个下游端口连接，当前交换电路的非透明桥端口与其串联的前一个交换电路的另一个下游端口连接；多个交换电路依次串联；端口模式配置线和各个交换电路连接；器件状态指示线和根复合体cpu连接。37.所述端口模式配置线用于配置每个交换电路的端口模式，使得交换电路的指定端口作为上游端口，另外指定端口作为下游端口，其他端口作为非透明桥端口；通过所述端口模式配置线的配置，所述互联总线连接的任意两个设备端口之间可以成功建立pcie链路。38.所述根复合体cpu用于配置交换电路的非透明桥pcie交换电路中的有关配置寄存器，以及配置所述端点设备的有关配置寄存器，配置后在所述根复合体cpu、交换电路、端点设备之间形成一条无需事务地址转换的pcie老炼事务传输路径；在所述根复合体cpu、第一交换电路、第二交换电路……直到尾部交换电路，再到第一交换电路之间形成一条需要经过多次地址转换的pcie老炼事务传输路径。39.所述根复合体cpu用于按照预设的事务发送频率和事务向第一交换电路发送老炼事务，并且使得老炼事务通过第一交换电路、第二交换电路……直到尾部交换电路、端点设备。40.所述根复合体cpu通过pcie链路定期按序读取所有pcie交换电路各个端口的故障寄存器，依据故障寄存器的故障报告位的值确定电路是否工作正常。41.所述根复合体cpu用于将老炼交换电路的异常状态按照预设的信号形式输出到器件状态指示线上并且通过信号编码指示异常电路的编号；42.所述端点设备通过端口互联总线与尾部交换电路连接，作为尾部交换电路一个下游端口的负载和激励。43.所述根复合体cpu和端点设备采用专用集成电路(asic)或fpga电路，可以分别是一只电路或fpga，也可以是同时具有根复合体cpu功能和端点设备功能的一只电路或者fpga。44.当端点设备采用fpga实现时，采用内部逻辑固化总线号、bar有关配置寄存器值的方式省掉根复合体cpu对端口设备的配置；45.当根复合体cpu和端点设备由同一只fpga实现时，在fpga内部将端点设备对老炼事务的接收检测状态以内部信号的方式直接通报给根复合体cpu。46.端口互联总线按照pcie协议规定的电气特性按照链路的最大宽度连接所述根复合体cpu和第一交换电路的上游端口，连接第一交换电路的下游端口和第二交换电路的上游端口，连接第一交换电路的下游端口和第二交换电路的非透明桥端口，连接第一交换电路的非透明桥端口和尾部交换电路的下游端口；连接尾部交换电路的下游端口和端点设备；所述端口互联总线连接其它交换电路的上游端口、下游端口和非透明桥端口。47.本发明基于上述系统的非透明桥pcie交换电路的动态老炼方法，具体包括以下步骤：48.s1，给老炼板上的所有器件上电并按照根复合体cpu设备、被老炼交换电路和端点设备要求的最大复位时间复位根复合体cpu设备、被老炼交换电路和端点设备；49.s2，上电复位撤销后端口模式配置线将老炼板上的每个pcie交换电路固定配置为一个上游端口、至少一个下游端口和至少一个非透明桥端口的工作模式；50.s3，随后根复合体cpu设备和第一交换电路之间、第一交换电路和第二交换电路及尾部交换电路之间、尾部交换电路和端点设备之间及其它交换电路之间的端口互联总线上的每条pcie链路自动完成链路的训练和建立；51.s4，各个链路的训练和建立完成后根复合体cpu设备通过pcie链路对老炼板上的每只pcie交换电路的每个透明桥端口进行原级总线号(primarybusnumber)、次级总线号(secondarybusnumber)和下属总线号(subordinatebusnumber)、存储器基点寄存器和存储器界限寄存器进行配置；52.s5，根复合体cpu设备通过pcie链路对每只pcie交换电路的非透明桥端口的bar寄存器和地址转换寄存器进行配置，使得pcie交换电路的非透明桥端口可以将接收到的上游端口事务经过内部地址转换后发往对端交换电路并被对端交换电路的下游端口在其交换电路内路由到其非透明桥端口；对端的非透明桥端口又可以将此事务经过地址再次转换后发往其对端的交换电路下游端口；依此类推，直到第一交换电路的下游端口能够收到对端nt事务并且丢弃；53.s6，根复合体cpu发送老炼事务1，该事务经由第一老炼交换电路的上游端口路由到其上的一个下游端口，再路由到第二老炼交换电路的上游端口后从其一个下游端口输出；依次类推，该老炼事务1路由到尾部交换电路并被尾部交换电路路由到其下游端口的端点设备；54.s7，根复合体cpu发送老炼事务2，该事务经由第一老炼交换电路的上游端口路由到其nt端口，再由第一交换电路的nt端口交换到尾部交换电路的下游端口并被尾部交换电路路由到其nt端口；再由尾部交换电路的nt端口交换到对端的交换电路并路由到其nt端口；以此类推，该老炼事务2被再次路由到第一交换电路；第一交换电路收到经过一系列转发和地址转换后的来自对端nt端口的老炼事务2后不再进行路由，而是直接扔掉；55.s8，按照预设的周期数重复步骤(6)和步骤(7)后根复合体cpu按照第一交换电路、第二交换电路，直到尾部交换电路、端点设备的顺序查询所有交换电路和端点设备内部的故障报告寄存器，依据查询结果确定交换电路是否工作正常；如果交换电路工作正常且老炼时间未结束，转步骤(6)继续老炼，直至完成了要求的老炼时间后断电结束老炼；如果某个交换电路工作异常，转步骤(9)；56.s9，根复合体cpu将工作异常交换电路的编号按照预设的信号形式通过引脚持续输出到器件状态指示线上并停止事务的周期性发送；57.s10，试验监测人员观察到器件状态指示线输出的器件异常指示信号后断电结束老炼。58.实施例对一款具有48通路的非透明桥pcie交换电路的端口配置工作模式配置结果如图2所示。59.如图2所示，本实施例的动态老炼装置的端口模式配置线将该48通路pcie交换电路配置为4个端口，其中端口0作为nt端口具有16条pcie通路、端口1作为下游端口具有16条pcie通路、端口2作为下游端口具有8条pcie通路、端口3作为上游端口具有8条pcie通路。60.参见图3所示，本实施例的动态老炼装置包含端口模式配置线、一块fpga电路、器件状态指示线和端口互联总线；其中，fpga实现了一个根复合体cpu和一个pcie端点设备。61.根复合体cpu通过x8pcie链路与第一交换电路sw1的上游端口连接，第一交换电路sw1的下游端口2和第二交换电路sw2的上游端口3通过x8pcie链路连接，第二交换电路sw2的下游端口2和第三交换电路sw3的上游端口3通过x8pcie链路连接，第三交换电路sw3的下游端口2和第四交换电路sw4的上游端口3通过x8pcie链路连接，第四交换电路sw4的下游端口2和第五交换电路sw5的上游端口3通过x8pcie链路连接，第五交换电路sw5的下游端口2和尾部交换电路sw6的上游端口3通过x8pcie链路连接，尾部交换电路sw6的下游端口2和端点设备连接。62.本实施例的第一交换电路sw1的下游端口1和第二交换电路sw2的非透明桥端口连接，第二交换电路sw2的下游端口1和第三交换电路sw3的非透明桥端口连接，第三交换电路sw3的下游端口1和第四交换电路sw4的非透明桥端口连接，第四交换电路sw4的下游端口1和第五交换电路sw5的非透明桥端口连接，第五交换电路sw5的下游端口1和尾部交换电路sw6的非透明桥端口连接，尾部交换电路sw6的下游端口1和第一交换电路sw1的非透明桥端口和连接。63.所述fpga中的根复合体cpu包括物理层模块phy、rc控制器、配置和检测模块；所述根复合体cpu的配置和检测模块能够通过rc控制器和phy模块及其各个pcie链路按照第一交换电路sw1、第二交换电路sw2、第三交换电路sw3、第四交换电路sw4、第五交换电路sw5、尾部交换电路sw6的顺序对六个交换电路的各个端口进行原级总线号、次级总线号、下属总线号、存储器基点寄存器、存储器界限寄存器、nt端口bar寄存器、nt端口地址转换寄存器等有关寄存器进行配置。64.参见图4，所述fpga中的端点设备由物理层模块phy、端点控制器、接收模块组成；所述fpga中的端点设备可以采用根复合体cpu通过pcie总线对其相关寄存器进行配置；为进一步改进，本实施例fpga中的端点设备采用通过逻辑固化总线号为13，逻辑固化bar寄存器指定的bar地址范围为0x100000～0x1fffff的方式省略了根复合体cpu对其的配置。65.所述根复合体cpu中的配置和检测模块按照2ms的周期控制所述根复合体cpu中的rc控制器和物理层模块phy向第一交换电路发送目标为端点设备的存储器写老炼事务mwr1，mwr1老炼事务通过第一交换电路、第二交换电路直到尾部交换电路，最后到达端点设备。66.所述根复合体cpu中的配置和检测模块在mwr1事务之后通过所述根复合体cpu中的rc控制器和物理层模块phy立即向第一交换电路发送目标为nt端口的存储器写老炼事务mwr2，mwr2老炼事务被sw1的nt端口进行地址转换后交换到尾部交换电路sw6的下游端口1，交换电路sw6将端口1收到的老炼事务mwr2路由到nt端口并且在nt端口进行地址转换后交换到对端设备交换电路sw5；交换电路sw5将端口1收到的老炼事务mwr2路由到nt端口并且在nt端口进行地址转换后交换到对端设备交换电路sw4；类似的，直到交换电路sw2的nt端口将老炼事务mwr2交换到交换电路sw1的端口1。67.本实施例的器件状态指示线仅一根，该器件状态指示线与fpga中的根复合体cpu连接。所述根复合体cpu通过pcie链路在每发送完成65536组mwr1、mwr2老炼事务后按序读取所有pcie交换电路各个端口的不可纠正故障寄存器(uncorrectableerrorstatus，地址0xfb8h)，依据故障寄存器的datalinkprotocolerrorstatus、poisonedtlpstatus、malformedtlpstatus、ecrcerrorstatus等故障报告位是否置位确定电路是否工作正常；所述根复合体cpu在老炼交换电路未发生异常时将器件状态指示信号驱动为高电平，当某个电路发生异常时按照1～6个不同数量的连续低脉冲信号通过fpga的引脚输出到器件状态指示线；连续低脉冲中低脉冲的个数表征异常电路的编号；图5为交换电路sw3的故障报告寄存器指示故障后器件状态指示线的信号波形。68.本实施例的根复合体cpu将交换电路sw1上游端口端口3的原级总线号配置为1、次级总线号配置为2、下属总线号配置为19、存储器基点和界限寄存器指定的地址范围为0x100000～0xdfffff；将下游端口端口2的原级总线号配置为2、次级总线号配置为3、下属总线号配置为18、存储器基点和界限寄存器指定的地址范围为0x100000～0xbfffff；将下游端口端口1的原级总线号配置为2、次级总线号配置为19、下属总线号配置为19、存储器基点和界限寄存器指定的地址范围为0xc00000～0xcfffff；将老炼nt端口端口0的bar寄存器指定的地址范围为0xd00000～0xdfffff，地址转换寄存器指定的地址范围为0x200000。69.本实施例的根复合体cpu将交换电路sw2上游端口端口3的原级总线号配置为3、次级总线号配置为4、下属总线号配置为18、存储器基点和界限寄存器指定的地址范围为0x100000～0xbfffff；将下游端口端口2的原级总线号配置为4、次级总线号配置为5、下属总线号配置为17、存储器基点和界限寄存器指定的地址范围为0x100000～0x9fffff；将下游端口端口1的原级总线号配置为4、次级总线号配置为18、下属总线号配置为18、存储器基点和界限寄存器指定的地址范围为0xa00000～0xafffff；将老炼nt端口端口0的bar寄存器指定的地址范围为0xb00000～0xbfffff，地址转换寄存器指定的地址范围为0xc00000。70.本实施例的根复合体cpu将交换电路sw3上游端口端口3的原级总线号配置为5、次级总线号配置为6、下属总线号配置为17、存储器基点和界限寄存器指定的地址范围为0x100000～0x9fffff；将下游端口端口2的原级总线号配置为6、次级总线号配置为7、下属总线号配置为16、存储器基点和界限寄存器指定的地址范围为0x100000～0x7fffff；将下游端口端口1的原级总线号配置为6、次级总线号配置为17、下属总线号配置为17、存储器基点和界限寄存器指定的地址范围为0x800000～0x8fffff；将老炼nt端口端口0的bar寄存器指定的地址范围为0x900000～0x9fffff，地址转换寄存器指定的地址范围为0xa00000。71.本实施例的根复合体cpu将交换电路sw4上游端口端口3的原级总线号配置为7、次级总线号配置为8、下属总线号配置为16、存储器基点和界限寄存器指定的地址范围为0x100000～0x7fffff；将下游端口端口2的原级总线号配置为8、次级总线号配置为9、下属总线号配置为15、存储器基点和界限寄存器指定的地址范围为0x100000～0x5fffff；将下游端口端口1的原级总线号配置为8、次级总线号配置为16、下属总线号配置为16、存储器基点和界限寄存器指定的地址范围为0x600000～0x6fffff；将老炼nt端口端口0的bar寄存器指定的地址范围为0x700000～0x7fffff，地址转换寄存器指定的地址范围为0x800000。72.本实施例的根复合体cpu将交换电路sw5上游端口端口3的原级总线号配置为9、次级总线号配置为10、下属总线号配置为15、存储器基点和界限寄存器指定的地址范围为0x100000～0x5fffff；将下游端口端口2的原级总线号配置为10、次级总线号配置为11、下属总线号配置为14、存储器基点和界限寄存器指定的地址范围为0x100000～0x3fffff；将下游端口端口1的原级总线号配置为10、次级总线号配置为15、下属总线号配置为15、存储器基点和界限寄存器指定的地址范围为0x400000～0x4fffff；将老炼nt端口端口0的bar寄存器指定的地址范围为0x500000～0x5fffff，地址转换寄存器指定的地址范围为0x600000。73.本实施例的根复合体cpu将交换电路sw6上游端口端口3的原级总线号配置为11、次级总线号配置为12、下属总线号配置为14、存储器基点和界限寄存器指定的地址范围为0x100000～0x3fffff；将下游端口端口2的原级总线号配置为12、次级总线号配置为13、下属总线号配置为13、存储器基点和界限寄存器指定的地址范围为0x100000～0x1fffff；将下游端口端口1的原级总线号配置为12、次级总线号配置为14、下属总线号配置为14、存储器基点和界限寄存器指定的地址范围为0x200000～0x2fffff；将老炼nt端口端口0的bar寄存器指定的地址范围为0x300000～0x3fffff，地址转换寄存器指定的地址范围为0x400000。74.本发明实施例的非透明桥pcie交换电路的动态老炼方法如下：75.(1)通过老炼板上的其它元器件和/或者老炼机台提供的电源对老炼板上的所有器件上电并提供300ms时间的上电复位，复位根复合体cpu设备、端点设备和各个交换电路；76.(2)上电复位撤销后端口模式配置线将每个48通路的非透明桥pcie交换电路配置为两个x16端口和两个x8端口，x16端口0作为nt游端口、x16端口1作为下游端口、x8端口2作为下游端口、x8端口3作为上游端口；77.(3)随后如图3所示，根复合体cpu设备和第一交换电路sw1之间、第一交换电路sw1和第二交换电路sw2及尾部交换电路sw6之间、尾部交换电路sw6和端点设备之间及其它交换电路之间的端口互联总线上的每条pcie链路自动完成最大链路宽度的链路训练和建立；78.(4)各个链路的训练和建立完成(复位结束后等待120ms)后，根复合体cpu设备通过pcie链路对老炼板上的每只pcie交换电路的透明桥端口端口1、端口2、端口3进行原级总线号、次级总线号和下属总线号、存储器基点寄存器和存储器界限寄存器进行配置；例如，交换电路sw1端口3的原级总线号配置为1、次级总线号配置为2、下属总线号配置为19、存储器基点和界限寄存器指定的地址范围为0x100000～0xdfffff；端口2的原级总线号配置为2、次级总线号配置为3、下属总线号配置为18、存储器基点和界限寄存器指定的地址范围为0x100000～0xbfffff；端口1的原级总线号配置为2、次级总线号配置为19、下属总线号配置为19、存储器基点和界限寄存器指定的地址范围为0xc000000～0xcfffff；其它交换电路的各个非透明桥端口具体配置这里不再赘述；79.(5)根复合体cpu设备通过pcie链路对每只pcie交换电路的非透明桥端口端口0的bar寄存器和地址转换寄存器进行配置，使得pcie交换电路的端口0可以将接收到的端口3的事务经过内部地址转换后发往对端交换电路并被对端交换电路的下游端口在其交换电路内路由到其非透明桥端口0；对端的非透明桥端口0又可以将此事务经过地址再次转换后发往其对端的交换电路下游端口；依此类推，直到第一交换电路sw1的下游端口1能够收到对端nt事务并且丢弃；例如，交换电路sw1的端口0的bar寄存器指定的地址范围为0xd00000～0xdfffff，地址转换寄存器指定的地址范围为0x200000，可以对地址在bar范围内的存储器访问事务按照地址转换寄存器的配置进行进行地址转换后路由；其它交换电路的非透明桥端口bar寄存器和地址转换寄存器的具体配置这里不再赘述；80.(6)根复合体cpu按照2ms的周期向第一交换电路sw1发送目标为端点设备的存储器写老炼事务mwr1，mwr1老炼事务通过第一交换电路、第二交换电路直到尾部交换电路，最后到达端点设备；81.(7)根复合体cpu在发送mwr1事务之后向第一交换电路sw1发送目标为sw1的nt端口bar寄存器配置地址的存储器写老炼事务mwr2，mwr2老炼事务被sw1的nt端口进行地址转换后交换到交换电路sw6的下游端口1，交换电路sw6将端口1收到的老炼事务mwr2路由到nt端口并且在nt端口进行地址转换后交换到对端设备交换电路sw5；交换电路sw5将端口1收到的老炼事务mwr2路由到nt端口并且在nt端口进行地址转换后交换到对端设备交换电路sw4；类似的，直到交换电路sw2的nt端口将老炼事务mwr2交换到交换电路sw1的端口1；sw1的端口1将接收mwr2事务并扔掉；82.(8)重复步骤(6)和步骤(7)65536次后根复合体cpu按照第一交换电路、第二交换电路，直到尾部交换电路、端点设备的顺序查询所有交换电路和端点设备内部的不可纠正故障寄存器(uncorrectableerrorstatus，地址0xfb8h)，依据查询结果确定交换电路是否工作正常；如果交换电路工作正常且老炼时间未结束，转步骤(6)继续老炼，直至完成了要求的老炼时间后断电结束老炼；如果某个交换电路工作异常，转步骤(9)；83.(9)根复合体cpu将工作异常交换电路的编号按照连续的低脉冲信号通过引脚持续输出到器件状态指示线上并停止事务的周期发送；84.(10)试验监测人员观察到器件状态指示线输出的器件异常指示信号后断电结束老炼。85.本发明提供的一种非透明桥pcie交换电路的动态老炼装置及方法功能上覆盖了电路的物理层、数据链路层和事务层及非透明桥地址转换和交换功能，使得电路在老炼期间按照正常的工作频率和总线接口速率进行了动态老炼；本发明无需为每只非透明桥pcie交换电路外接根复合体cpu和众多的pcie端点设备，且整个老炼板上只需一个根复合体cpu，m只n端口的电路的老炼工位可以节省n×m(例如：12×100＝1200)-2个外围pcie设备，极大的节省了老炼板上元器件的成本；同时，本发明因为外围pcie设备的减少提高了同一面积老炼板上老炼器件的密度，在同一老炼高温箱中可以老炼更多电路，节省了试验成本。另外，本发明的每个pcie设备(根复合体、交换电路和端点设备)只和邻近的pcie设备进行互连，物理上可以做到pcie总线的短距离、高可靠传输，降低了老炼板的pcie走线设计难度。当前第1页12当前第1页12
再多了解一些
本文用于企业家、创业者技术爱好者查询，结果仅供参考。
