可保持占空比的可编程互连通道结构及FPGA芯片的制作方法

可保持占空比的可编程互连通道结构及fpga芯片
技术领域
1.本发明涉及数据集成电路技术领域，特别涉及一种可保持占空比的可编程互连通道结构及fpga芯片。


背景技术：

2.现场可编程门阵列（fpga，field programmable gate array）是由可配置逻辑块组成的，通过不同配置数据对可配置逻辑块及互连资源进行配置以实现特定逻辑功能的数字集成电路，其主要由三个基本的组件构成：可编程逻辑块（clb）、输入输出单元（iob）和可编程互连网络（pi）。
3.目前典型的高密度可编程器件中存在大量的可编程互连通道，其用于逻辑资源之间的信息交换，随着工艺水平的提高和可编程器件逻辑资源规模的扩大，互连通道的传输性能对器件整体性能的影响越来越大，互连通道的传输性能参数主要包括两点：延时和畸变，其中畸变是衡量互连通道对信号上升下降时间及占空比的保持能力，较长的上升下降时间意味着信号物理带宽较低，不利于窄脉冲信号的传输，占空比畸变表示通道对于不同沿的传输延时不同，一方面会直接转化为延时影响时序性能，另一方面，进行长距离信号传输时，该畸变会随着通道数量的增加积累，导致数据宽度发生较大变化，引起总体性能下降或者逻辑功能出错。
4.fpga作为一种典型的可编程器件，在电子系统中被广泛应用。图1为fpga中广泛使用的孤岛型互连通道结构的示意图，图中所示的连线即为互连通道，具体的互连通道结构的电路模块结构如图2所示，每组互连通道包括多个多选一mux，各个mux的输入端具有相关性，mux的输出作为下一组互连通道的输入或者可编程逻辑块的输入。由于fpga中存在大量的互连通道，为了减小互连通道的面积开销，互连通道中的mux一般采用如图3所示的矩阵式选择结构实现，为了减小面积，矩阵选通管大多采用n型mos管单管结构，因为一般工艺下，n型mos管比p型mos管面积开销小；该电路结构优点在于：电路简单、mos管数量少、面积代价低；而缺点在于：由于mux采用单管选通，需要加入mp0管进行电平恢复，p型mos管作为导通管时则需要n型mos管进行电平恢复，mp0与所跨接的反相器形成了局部正反馈结构，该结构使得mux的输出占空比发生畸变，具体表现为当采用p型mos管进行电平恢复时，占空比增大，当采用n型mos管进行电平恢复时，占空比减小，为了保持时序参数一致，fpga通道具有相似性，当信号经过多个互连通道时，信号占空比发生明显畸变，影响电路性能，如图4所示，图4为信号经过4级传统互连通道结构（p型mos管进行电平恢复）时的仿真结果，由此可以看出输出信号占空比畸变明显。


技术实现要素：

5.为解决上述技术问题，本发明提供了一种可保持占空比的可编程互连通道结构及fpga芯片，具有可有效抑制占空比畸变的优点。
6.为达到上述目的，本发明的技术方案如下：
一种可保持占空比的可编程互连通道结构，包括多个多选一数据选择器，各所述多选一数据选择器均连接有一反相器，所述反相器的输入端与所述数据选择器的输出端相连接，各所述反相器的输出端通过一信号总线相互连接形成以输出接口，各所述多选一数据选择器的各输入端同时连接于一信号输入端口，所述输出接口用于与下一组互连通道结构的信号输入端口相连接。
7.作为本发明的一种优选方案，所述数据选择器选用矩阵式选择结构。
8.作为本发明的一种优选方案，所述矩阵式选择结构中的矩阵选通管采用n型mos管或者p型mos管。
9.为解决上述技术问题，本发明实施例还提供一种fpga芯片，包括若干如上述任一技术方案所述的互连通道结构，相邻所述互连通道结构的输出接口与信号输入端口相连接，且相邻所述互连通道结构之间连接有信号选择单元，所述信号选择单元的输出端连接有可编程逻辑块；其中，在进行信号传输过程中，当经过的所述互连通道结构数量为奇数类型时，所述信号选择单元采用反向逻辑将信号输入所述可编程逻辑块，所述反向逻辑将信号翻转，当经过的所述互连通道结构数量为偶数类型时，所述信号选择单元采用正向逻辑将信号输入所述可编程逻辑块，所述正向逻辑保持信号不变。
10.作为本发明的一种优选方案，所述信号选择单元包括：反相逻辑器和二选一数据选择器，所述反向逻辑器的输入端与所述互连通道结构的输出接口相连接、输出端与所述二选一数据选择器的第一输入端相连接，所述二选一数据选择器的第二输入端与所述互连通道结构的输出接口相连接；其中，所述反向逻辑为信号经过反向逻辑器输入二选一数据选择器，正向逻辑为信号从互连通道结构的输出接口直接输入二选一数据选择器。
11.实现上述技术方案，单个通道中由于采用带有电平恢复结构的数据选择器，其占空比仍会发生变化，由于通道结构相同，因此所有通道都会使得输入信号的占空比向同一个方向发展，但由于互连通道结构的输出与输入反向，因此每经过一个通道，信号逻辑就会发生一次翻转，这样，就可以利用第二级通道引发的占空比变化来抵消第一级通道引入的占空比变化，当信号经过多级通道时，由于相邻通道之间的信号畸变相互抵消，总体引入的信号畸变最多只等效于单个通道引发的畸变，具体为：若互连通道结构为奇数个时，信号畸变相当于单个通道引发的畸变，若互连通道结构为偶数个时，信号畸变则基本可以相互抵消；为了保持逻辑正确，在信号进入可编程逻辑块之前，根据信号经过的互连通道结构数类型进行选择，为奇数类型时选择反向逻辑进入，即经过反向逻辑器输入到二选一数据选择器中进行选择后再输入到可编程逻辑块中，而为偶数类型时选择正向逻辑进入，即从互连通道结构的输出接口直接输入到二选一数据选择器中进行选择后再输入到可编程逻辑块中，从而能够有效的抑制信号在进行多级通道传输时产生占空比畸变，同时还能够提高可编程逻辑电路的总体时序新能。
12.综上所述，本发明具有如下有益效果：本发明实施例通过提供一种可保持占空比的可编程互连通道结构及fpga芯片，其中，互连通道结构包括：多个多选一数据选择器，各所述多选一数据选择器均连接有一反相器，所述反相器的输入端与所述数据选择器的输出端相连接，各所述反相器的输出端相互连接后与下一个互连通道结构相连接。本发明能够有效的抑制信号在进行多级通道传输时产生占空比畸变，同时还能够提高可编程逻辑电路的总体时序新能。
附图说明
13.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
14.图1为现有技术中广泛使用的孤岛型互连通道结构示意图。
15.图2为现有技术互连通道结构的电路原理图。
16.图3为现有技术互连通道结构中的mux矩阵式选择结构的电路原理图。
17.图4为现有技术信号经过互连通道结构时的仿真结果。
18.图5为本发明实施例一的电路原理图。
19.图6为本发明实施例二中互连通道结构的电路原理图。
20.图7为本发明实施例而中信号经过互连通道结构时的仿真结果。
21.图中数字和字母所表示的相应部件名称：1、数据选择器；2、反相器；3、可编程逻辑块；4、信号选择单元；41、反相逻辑器；42、二选一数据选择器。
具体实施方式
22.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
23.实施例一一种可保持占空比的可编程互连通道结构，如图5所示，包括多个多选一数据选择器，各多选一数据选择器均连接有一反相器，反相器的输入端与数据选择器的输出端相连接，各反相器的输出端通过一信号总线相互连接形成以输出接口，各多选一数据选择器的各输入端同时连接于一信号输入端口，输出接口用于与下一组互连通道结构的信号输入端口相连接。
24.本实施例中，数据选择器选用矩阵式选择结构，且矩阵式选择结构中的矩阵选通管采用n型mos管或者p型mos管，优选采用n型mos管，从而降低了面积代价。
25.实施例二一种fpga芯片，如图6所示，包括若干如实施例一所述的互连通道结构，相邻互连通道结构的输出接口与信号输入端口相连接，且相邻互连通道结构之间连接有信号选择单元，信号选择单元的输出端连接有可编程逻辑块；其中，在进行信号传输过程中，当经过的互连通道结构数量为奇数类型时，信号选择单元采用反向逻辑将信号输入可编程逻辑块，反向逻辑将信号翻转，当经过的互连通道结构数量为偶数类型时，信号选择单元采用正向逻辑将信号输入可编程逻辑块，正向逻辑保持信号不变。
26.具体的，信号选择单元包括：反相逻辑器和二选一数据选择器，反向逻辑器的输入端与互连通道结构的输出接口相连接、输出端与二选一数据选择器的第一输入端相连接，二选一数据选择器的第二输入端与互连通道结构的输出接口相连接；其中，反向逻辑为信
号经过反向逻辑器输入二选一数据选择器，正向逻辑为信号从互连通道结构的输出接口直接输入二选一数据选择器。
27.单个通道中由于采用带有电平恢复结构的数据选择器，其占空比仍会发生变化，由于通道结构相同，因此所有通道都会使得输入信号的占空比向同一个方向发展，但由于互连通道结构的输出与输入反向，因此每经过一个通道，信号逻辑就会发生一次翻转，这样，就可以利用第二级通道引发的占空比变化来抵消第一级通道引入的占空比变化，当信号经过多级通道时，由于相邻通道之间的信号畸变相互抵消，总体引入的信号畸变最多只等效于单个通道引发的畸变，具体为：若互连通道结构为奇数个时，信号畸变相当于单个通道引发的畸变，若互连通道结构为偶数个时，信号畸变则基本可以相互抵消；为了保持逻辑正确，在信号进入可编程逻辑块之前，根据信号经过的互连通道结构数类型进行选择，为奇数类型时选择反向逻辑进入，即经过反向逻辑器输入到二选一数据选择器中进行选择后再输入到可编程逻辑块中，而为偶数类型时选择正向逻辑进入，即从互连通道结构的输出接口直接输入到二选一数据选择器中进行选择后再输入到可编程逻辑块中，从而能够有效的抑制信号在进行多级通道传输时产生占空比畸变，同时还能够提高可编程逻辑电路的总体时序新能；如图7所示，图7示出了信号经过互连通道结构时的仿真结果，由图7可以看出本发明的互连通道结构对占空比畸变的改善效果明显。
28.对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。