摄像装置、摄像设备及其方法与流程

1.本公开涉及一种具有动态视觉传感器功能的摄像装置。


背景技术：

2.在现有技术中，与诸如垂直同步信号等同步信号同步地采集图像数据的同步型摄像装置已应用于摄像装置等。在典型的同步型摄像装置中，很难在同步信号的每个周期(例如每1/60秒)获取图像数据，因此很难应对需要相对高速处理的情况，例如在需要高速(例如实时)处理的领域，例如自动驾驶汽车、机器人技术等。


技术实现要素：

3.技术问题
4.至少一个示例实施例提供了一种非同步型摄像装置，其中为每个像素提供检测电路，以实时检测光对比度超过阈值的情况作为地址事件。检测每个像素的地址事件的非同步型摄像装置也称为动态视觉传感器(dynamic vision sensor，dvs)。dvs系统除了使用用于读出与光接收量相对应的电压值的像素信号的电路构造之外，还使用用于检测地址事件的电路构造，因此，由于这两种电路构造与光接收元件形成在同一基板上，因此光接收表面上的光接收元件的占有率降低。由于布线拥塞使得设计灵活性降低、暗噪声增加和/或灵敏度和速度受限，这种二维架构会导致瓶颈。
5.因此，示例实施例提供能够降低噪声、提供更多设计灵活性和/或提高灵敏度和速度的摄像装置。
6.技术问题的解决方案
7.根据本技术的一个方面，摄像装置包括第一像素，所述第一像素包括设置在第一基板中并且将入射光转换成第一电荷的第一光电转换区域；和第一读出电路，所述第一读出电路包括将所述第一电荷转换成第一对数电压信号的第一转换器。所述第一转换器包括连接到所述第一光电转换区域的第一晶体管和连接到所述第一晶体管的第二晶体管。所述摄像装置包括布线层，所述布线层在所述第一基板上，并且包括按照与所述第一光电转换区域重叠的第一布置以及与所述第一晶体管和所述第二晶体管重叠的第二布置布置的第一级布线，所述第二布置不同于所述第一布置。
8.第一电容存在于连接到所述第一光电转换区域的第一节点和连接到所述第一光电转换区域的第二节点之间，第二电容至少存在于所述第一节点与连接到所述第一晶体管和所述第二晶体管的第三节点之间，并且所述第二布置实现了所述第二电容与所述第一电容的期望比率。
9.所述第二电容与所述第一电容的所述期望比率约为0.32。
10.所述第一节点在所述光电转换区域的阴极和所述第一晶体管之间，所述第二节点在所述光电转换区域的阳极和接收电位的公共节点之间，并且所述第三节点在所述第一晶体管的栅极与所述第二晶体管之间。
11.所述电位为负电位，所述第一晶体管的源极连接到所述第一光电转换区域，并且在平面图中所述源极比所述第一晶体管的漏极宽。
12.所述第一布置包括以规则间隔定位的沿第一方向或垂直于所述第一方向的第二方向延伸的线性布线段，并且所述第二布置包括一个或多个非线性形布线段。
13.所述一个或多个非线性形布线段包括与所述第一晶体管的栅极和所述第二晶体管的漏极重叠的第一非线性形段，以及与所述第一晶体管的漏极和所述第二晶体管的栅极重叠的第二非线性形段。
14.所述布线层还包括第二级布线，所述第二级布线与所述第一像素重叠。所述第二级布线包括与所述第一光电转换区域重叠并沿所述第一方向或所述第二方向延伸的第三布线。
15.所述摄像装置包括第二基板，所述第二基板接合到所述第一基板并包括用于处理所述第一对数电压信号的逻辑电路。所述第一级布线的第一布线和所述第二级布线的所述第三布线为所述第二基板遮蔽穿过所述光电转换区域的光。
16.在平面图中，所述第三布线存在于所述第一布线之间的空间中。
17.所述第一转换器进一步包括第三晶体管和第四晶体管。
18.所述第一级布线和所述第二级布线接收用于所述第一转换器的至少一个信号。
19.所述至少一个信号包括电源信号、接地信号和具有负电位的公共信号中的一个或多个。
20.所述摄像装置包括第二像素，所述第二像素包括设置在所述第一基板中并且将入射光转换成第二电荷的第二光电转换区域；和第二读出电路，所述第二读出电路包括将所述第二电荷转换成第二对数电压信号的第二转换器。所述第二转换器包括连接到所述第二光电转换区域的第三晶体管和连接到所述第三晶体管的第四晶体管。第三电容存在于连接到所述第二光电转换区域的第四节点与连接到所述第二光电转换区域的第五节点之间，并且第四电容存在于所述第四节点与连接到所述第三晶体管及所述第四晶体管的第六节点之间。所述摄像装置包括所述第一像素与所述第二像素之间的隔离结构。所述第一级布线与所述第二像素重叠，并且布置为实现所述第三电容与所述第四电容的期望比率。
21.根据本技术的一个方面，摄像装置包括第一像素，所述第一像素包括设置在第一基板中并且将入射光转换成第一电荷的第一光电转换区域；和第一读出电路，所述第一读出电路包括将所述第一电荷转换成第一对数电压信号的第一转换器。所述第一转换器包括连接到所述第一光电转换区域的第一晶体管和连接到所述第一晶体管的第二晶体管。所述摄像装置包括布线层，所述布线层在所述第一基板上并包括第一级布线，所述第一级布线包括第一布线布置，所述第一布线布置包括与所述第一光电转换区域重叠的线性形布线段。所述摄像装置包括第二布线布置，所述第二布线布置包括与所述第一晶体管和所述第二晶体管重叠的一个或多个非线性形布线段。
22.所述线性形布线段以规则间隔布置并沿第一方向或垂直于所述第一方向的第二方向延伸。
23.所述布线层还包括第二级布线，所述第二级布线比所述第一级布线更远离所述第一光电转换区域并且与所述第一级布线之间的空间重叠。
24.所述第二布线布置使所述第一晶体管和所述第二晶体管电连接。
25.所述摄像装置包括第二基板，所述第二基板接合至所述第一基板。所述第二基板包括通过所述第一级布线电连接至所述第一转换器的逻辑电路。
26.一种摄像装置包括第一基板，所述第一基板包括第一像素。所述第一像素包括第一光电转换区域和第一读出电路，所述第一光电转换区域设置在所述第一基板中并将入射光转换为第一电荷，所述第一读出电路包括将所述第一电荷转换为第一对数电压信号的第一转换器。所述第一转换器包括连接到所述第一光电转换区域的第一晶体管和连接到所述第一晶体管的第二晶体管。所述摄像装置包括布线层，所述布线层在所述第一基板上，并且包括按照与所述第一光电转换区域重叠的第一布置以及与所述第一晶体管和所述第二晶体管重叠的第二布置布置的第一级布线，所述第二布置不同于所述第一布置。所述摄像装置包括第二基板，所述第二基板接合至所述第一基板并包括用于处理所述第一对数电压信号的逻辑电路。
附图说明
27.图1是示出根据至少一个示例实施例的摄像装置的示意性构造示例的框图。
28.图2是示出根据至少一个示例实施例的摄像装置的层叠结构示例的图。
29.图3a是示出根据至少一个示例实施例的摄像装置的功能构造示例的框图。
30.图3b是示出根据至少一个示例实施例的摄像装置的功能构造示例的框图。
31.图4是示出在滤色器阵列中采用拜耳阵列的情况下根据至少一个示例实施例的单位像素的阵列示例的示意图。
32.图5a是示出根据至少一个示例实施例的单位像素的示意性构造示例的电路图。
33.图5b是示出根据至少一个示例实施例的单位像素的示意性构造示例的电路图。
34.图6是示出根据至少一个示例实施例的地址事件检测单元的示意性构造示例的框图。
35.图7是示出根据至少一个示例实施例的减法器和量化器的示意性构造示例的电路图。
36.图8是示出根据至少一个示例实施例的列adc的示意性构造示例的框图。
37.图9是示出根据至少一个示例实施例的摄像装置的操作示例的时序图。
38.图10a是示出了根据至少一个示例实施例的摄像装置的操作示例的流程图。
39.图10b是示出了根据至少一个示例实施例的摄像装置的操作示例的流程图。
40.图11是根据至少一个示例实施例的转换器和光电转换区域的一部分的示例布局的平面图。
41.图12是根据至少一个示例实施例的转换器和光电转换区域的一部分的示例布局的平面图。
42.图13是根据至少一个示例实施例的转换器和光电转换区域的一部分的示例布局的平面图。
43.图14是根据至少一个示例实施例的转换器和光电转换区域的一部分的示例布局的平面图。
44.图15是根据至少一个示例实施例的转换器和光电转换区域的一部分的示例布局的平面图。
45.图16是根据至少一个示例实施例的转换器和光电转换区域的一部分的示例布局的平面图。
46.图17是根据至少一个示例实施例的转换器和光电转换区域的一部分的示例布局的平面图。
47.图18是根据至少一个示例实施例的转换器和光电转换区域的一部分的示例布局的平面图。
48.图19a示出了根据至少一个示例实施例的图5b中转换器的示例示意图以及用于将逻辑芯片中的电路电连接到节点的结合焊盘构造的示例布局。
49.图19b示出了沿线xix-xix截取的图19a的截面图。
50.图20是示出根据第一实施例的第一布局示例的上层电路的示意性构造示例的俯视图。
51.图21是示出沿图20的xx-xx面剖切固态摄像装置的情况下的单位像素的截面结构示例的图。
52.图22是示出根据至少一个示例实施例的图14-图18中所示的布局的示例示意图的图。
53.图23a示出了根据至少一个示例实施例的具有示例布线布局的像素的平面图和分解图。
54.图23b示出了根据至少一个示例实施例的具有附加级布线的图23a的像素的平面图和分解图。
55.图24示出了根据至少一个示例实施例的具有示例布线布局的像素的平面图和分解图。
56.图25示出了根据至少一个示例实施例的具有示例布线布局的像素的平面图和分解图。
57.图26a示出了根据至少一个示例实施例的具有示例布线布局的像素的平面图和分解图。
58.图26b示出了根据至少一个示例实施例的具有附加级布线的图26a的像素的平面图和分解图。
59.图27示出了根据至少一个示例实施例的具有示例布线布局的像素的平面图和分解图。
60.图28示出了根据至少一个示例实施例的具有示例布线布局的像素的平面图和分解图。
61.图29a示出了根据至少一个示例实施例的具有示例布线布局的像素的平面图和分解图。
62.图29b示出了根据至少一个示例实施例的具有附加级布线的图29a的像素的平面图和分解图。
63.图30示出了根据至少一个示例实施例的具有示例布线布局的像素的平面图和分解图。
64.图31示出了根据至少一个示例实施例的具有示例布线布局的像素的平面图和分解图。
65.图32示出了根据至少一个示例实施例的具有示例布线布局的像素的平面图和分解图。
66.图33示出了根据至少一个示例实施例的晶体管的示例结构。
67.图34是示出车辆控制系统的示意性构造的示例的框图。
68.图35是示出车外信息检测单元和摄像单元的安装位置的示例的图。
具体实施方式
69.以下，将基于附图详细描述本公开的实施例。此外，在以下实施例中，相同的附图标记将被赋予相同的部分，并且将省略其重复的描述。
70.典型的动态视觉传感器(dvs)采用所谓的事件驱动型驱动方法，其中针对每个单位像素检测地址事件触发是否存在，并从检测到地址事件触发的单位像素中读出像素信号。
71.此外，本说明书中的单位像素表示包括一个光电转换元件(也称为“光接收元件”)的像素的最小单位，并且作为示例对应于从图像传感器读出的图像数据中的每个点。另外，地址事件表示针对可分配给以二维格子状布置的多个单位像素中的每一个的每个地址发生的事件。地址事件的示例包括基于光电转换元件中产生的电荷的光电流的电流值或其变化量超过期望恒定阈值的事件。即，dvs设备可以异步响应光强的变化。光强的变化与光电流的变化相关，如果光电流的变化超过期望阈值，则可以检测到事件。
72.图1是示出了根据本公开的至少一些实施例的摄像装置的示意性构造示例的框图。如图1所示，例如，装置100包括摄像镜头110、固态摄像装置(或摄像装置)200、记录单元(或存储器)120和控制单元(或控制器)130。作为示例，假设装置100可以作为安装在工业机器人、车载相机等中的相机或作为其一部分来设置。
73.摄像镜头110可以包括光学系统，该光学系统会聚入射光并将入射光的图像成像在摄像装置200的光接收表面上。光接收表面是摄像装置200中布置光电转换元件的表面。摄像装置200对入射光进行光电转换以生成图像数据。另外，摄像装置200可以对生成的图像数据进行诸如噪声去除和白平衡调整等预定的信号处理。通过信号处理获得的结果和指示地址事件触发(或事件)是否存在的检测信号通过信号线209输出到记录单元120。此外，稍后将描述产生指示地址事件触发是否存在的检测信号的方法。
74.记录单元120例如由闪存、动态随机存取存储器(dram)、静态随机存取存储器(sram)等构成，并记录从摄像装置200输入的数据。
75.控制单元130例如由中央处理单元(cpu)等构成，并且通过信号线139输出各种指令以控制诸如装置100中的摄像装置200等各个单元。
76.接下来，将参考附图详细描述摄像装置200的构造示例。
77.图2是示出了根据本公开至少一些实施例的摄像装置的叠层结构示例的图。如图2所示，摄像装置200可以具有光接收芯片(或基板)201和逻辑芯片(或基板)202垂直层叠的结构。在光接收芯片201和逻辑芯片202的接合中，例如，可以使用所谓的直接接合，将芯片的接合面平坦化，并且利用电子间作用力将芯片层叠。然而，不限于此，例如，也可以使用其中接合形成在接合面上的铜(cu)电极焊盘的所谓的cu-cu接合、凸块接合等。
78.此外，例如，光接收芯片201和逻辑芯片202通过诸如贯穿半导体基板的硅通孔
(tsv)等连接部彼此电连接。在使用tsv的连接中，例如，可以采用所谓的双tsv方法和所谓的共享tsv方法等，在所谓的双tsv方法中，包括形成在光接收芯片201中的tsv和从光接收芯片201到逻辑芯片202形成的tsv在内的两个tsv在芯片外表面上彼此连接，在所谓的共享tsv方法中，光接收芯片201和逻辑芯片202通过贯穿两芯片的tsv连接。
79.然而，在光接收芯片201和逻辑芯片202的连接中采用cu-cu接合或凸块接合的情况下，光接收芯片201和逻辑芯片202通过cu-cu接头或凸块接头彼此电连接。
80.图3a是示出了根据本公开至少一些实施例的摄像装置的功能构造示例的框图。如图3a所示，摄像装置200包括驱动电路211、信号处理单元(或信号处理器)212、仲裁器213、列adc 220和像素阵列单元300。
81.多个单位单元或单位像素(或像素)310以二维格子状布置在像素阵列单元(或像素阵列)300中。稍后将描述单位像素310的细节。例如，单位像素310均包括诸如光电二极管等光电转换元件(或光电转换区域)，以及产生与光电转换元件中产生的电荷量相对应的电压值的像素信号的电路(在下文中，称为像素电路或像素图像信号产生读出电路)。这里，像素电路可以由多个光电转换元件共享。在这种情况下，单位像素310均包括一个光电转换元件和共享的像素电路。
82.多个单位像素310以二维格子状布置在像素阵列单元300中。多个单位像素310可以分组成多个像素块，每个像素块包括所需数量的单位像素。以下，在水平方向上布置的单位像素的集合称为“行”，并且在与行正交的方向上布置的单位像素的集合称为“列”。
83.每个单位像素310产生与在相应光电转换元件处接收的光量相对应的电荷。此外，单位像素310单独或与同一组中的一个或多个其他单位像素310组合，可以基于光电转换元件中产生的电荷的电流值(以下称为光电流)或其变化量是否超过预定阈值被操作以检测地址事件触发是否存在。此外，当地址事件触发时，读出与光电转换元件的光接收量相对应的电压值的像素信号的请求被输出到仲裁器213。
84.驱动电路211驱动每个单位像素310，并允许每个单位像素310向列adc 220输出像素信号。
85.仲裁器213仲裁来自每个单位像素的请求，并且基于仲裁结果将预定响应发送到发出请求的单位像素310。接收到响应的单位像素310向驱动电路211和信号处理单元212提供指示地址事件触发是否存在的检测信号(以下简称为“地址事件检测信号”)。
86.对于每个单位像素310列，列adc 220将来自该列的模拟像素信号转换为数字信号。此外，列adc 220将通过转换产生的数字信号提供给信号处理单元212。
87.信号处理单元212对从列adc 220传输的数字信号执行诸如相关双采样(cds)处理(噪声去除)和白平衡调整等预定信号处理。此外，信号处理单元212通过信号线209向记录单元120提供信号处理结果和地址事件检测信号。
88.例如，在图3a所示的构造中，像素阵列单元300由接收波长分量以重构颜色的单位像素的集合构成。例如，在基于rgb的三基色重构颜色的情况下，在像素阵列单元300中，接收红色(r)光的单位像素310、接收绿色(g)光的单位像素310和接收蓝色(b)光的单位像素310以预定的滤色器阵列布置。
89.滤色器阵列的示例包括各种阵列，例如2
×
2像素的拜耳阵列，x-trans(注册商标)cmos传感器中采用的3
×
3像素的滤色器阵列(以下，也称为“x-trans(注册商标)型阵列”)，4×
4像素的四方拜耳阵列(quad bayer array)(也称为“四方阵列(quadra array)”)，白色rgb滤色器结合到拜耳阵列(以下也称为“白色rgb阵列”)的4
×
4像素的滤色器。这里，在下面的描述中，将以采用拜耳阵列作为滤色器阵列的情况为例。然而，示例实施例不限于具有滤色器的像素阵列单元300。例如，在不需要颜色检测的情况下，可以从像素310中省略滤色器。在这种情况下，摄像装置200可以用于检测没有颜色信息的事件(见图3b)。在至少一个示例实施例中，像素310可以包括不同类型的滤光器，例如红外(ir)截止滤光器。
90.图3b是示出根据至少一个示例实施例的摄像装置200a的功能构造示例的框图。图3b除了不包括列adc 220之外，图3b中的摄像装置200a与图3a中的摄像装置200相同或相似。因此，图3b可用于仅用于事件检测的应用(即，不需要颜色检测的应用)。图5b示出了图3b中像素310a的电路，并且图10b示出了摄像装置200a的示例操作。
91.图4是示出在滤色器阵列中采用拜耳阵列的情况下单位像素的阵列示例的示意图。如图4所示，在采用拜耳阵列作为滤色器阵列的情况下，在像素阵列单元300中，在列方向和行方向上重复布置基本图案312，该基本图案312包括总共2
×
2像素的四个单位像素。例如，基本图案312由包括红色(r)的滤色器的单位像素310r、包括绿色(gr)的滤色器的单位像素310gr、包括绿色(gb)的滤色器的单位像素310gb以及包括蓝色(b)的滤色器的单位像素310b构成。
92.接下来，将描述单位像素310的构造示例。图5a是示出根据本公开的至少一些实施例的单位像素310的示意性构造示例的电路图。如图5a所示，单位像素310包括例如像素图像信号产生单元(或读出电路)320、光接收单元330和地址事件检测单元(或读出电路)400。根据至少一个示例实施例，读出电路400被构造为基于光电转换元件(或光电转换区域)333产生的电荷来控制读出电路320。此外，图5a中的逻辑电路210是包括例如图3a中的驱动电路211、信号处理单元212和仲裁器213的逻辑电路。
93.例如，光接收单元330包括传输晶体管(第一晶体管)331、溢出栅极(ofg)晶体管(第五晶体管)332和光电转换元件333。从驱动电路211传输的传输信号trg被提供到光接收单元330的传输晶体管331的栅极，并且从驱动电路211传输的控制信号ofg被提供给ofg晶体管332的栅极。通过光接收单元330的传输晶体管331的输出连接到像素信号产生单元320，并且通过ofg晶体管332的输出连接到地址事件检测单元400。
94.例如，像素信号产生单元320包括复位晶体管(第二晶体管)321、放大晶体管(第三晶体管)322、选择晶体管(第四晶体管)323和浮动扩散层(fd)324。
95.光接收单元330的传输晶体管331和ofg晶体管332例如通过使用n型金属氧化物半导体(mos)晶体管(以下简称“nmos晶体管”)构成。类似地，像素信号产生单元320的复位晶体管321、放大晶体管322和选择晶体管323均例如通过使用nmos晶体管构成。这里，应当理解，例如，如果不需要颜色检测，可以按需要省略ofg晶体管332。在这种情况下，电气短路取代了ofg晶体管332。
96.例如，地址事件检测单元400包括电流-电压转换单元(或转换器)410和减法器430。然而，地址事件检测单元400还设置有缓冲器(例如，图6中的缓冲器420)、量化器以及传输单元。地址事件检测单元400的细节将在下面的描述中使用图6等来描述。
97.在该构造中，光接收单元330的光电转换元件333光电转换入射光以产生电荷。传输晶体管331根据传输信号trg将光电转换元件333中产生的电荷传输到浮动扩散层324。
ofg晶体管332根据控制信号ofg将基于在光电转换元件333中产生的电荷的电信号(光电流)提供给地址事件检测单元400。
98.浮动扩散层324累积从光电转换元件333经由传输晶体管331传输的电荷。复位晶体管321根据从驱动电路211传输的复位信号，将浮动扩散层324中累积的电荷放电(初始化)。放大晶体管322允许与浮动扩散层324中累积的电荷的电荷量相对应的电压值的像素信号出现在垂直信号线(vsl)中。选择晶体管323根据从驱动电路211传输的选择信号sel切换放大晶体管322和vsl之间的连接。此外，列adc 220读取出现在vsl中的模拟像素信号，并将其转换为数字像素信号。
99.当控制单元130发出启动地址事件检测的指令时，逻辑电路210中的驱动电路211输出控制信号ofg，用于将像素阵列单元300中所有光接收单元330的ofg晶体管332设置为导通状态。通过这种布置，在光接收单元330的光电转换元件333中产生的光电流通过ofg晶体管332提供给每个单位像素310的地址事件检测单元400。
100.当基于来自光接收单元330的光电流检测到地址事件触发时，每个单位像素310的地址事件检测单元400向仲裁器213输出请求。对此，仲裁器213对从每个单位像素310发送来的请求进行仲裁，并且基于仲裁结果向发出请求的单位像素310发送响应。接收到响应的单位像素310向逻辑电路210中的驱动电路211和信号处理单元212提供表示地址事件触发是否存在的检测信号(以下称为“地址事件检测信号”)。
101.驱动电路211将作为地址事件检测信号的供应源的单位像素310中的ofg晶体管332设置为截止状态。通过这种布置，在单位像素310中停止从光接收单元330向地址事件检测单元400的光电流供应。
102.接下来，驱动电路211通过传输信号trg将单位像素310的光接收单元330中的传输晶体管331设置为导通状态。通过这种布置，在光接收单元330的光电转换元件333中产生的电荷通过传输晶体管331被传输到浮动扩散层324。此外，在与像素信号产生单元320的选择晶体管323连接的垂直信号线vsl中出现具有与浮动扩散层324中累积的电荷的电荷量相对应的电压值的像素信号。
103.如上所述，在摄像装置200中，像素信号sig从检测到地址事件触发的单位像素310输出到列adc 220。
104.此外，例如，光接收单元330、像素信号产生单元320以及地址事件检测单元400的电流-电压转换单元410中的两个对数(lg)晶体管(第六和第七晶体管)411和414、两个放大晶体管(第八和第九晶体管)412和413例如布置在图2所示的光接收芯片201中，并且其他构造(例如，逻辑电路210)布置在例如通过cu-cu接头或结合与光接收芯片201接合的逻辑芯片202中。然而，示例实施例不限于此，如果需要，晶体管411、412、413和414可以位于逻辑芯片202中(例如，参见图21)。图5a示出了节点510，其指示在节点510和接合焊盘(例如，铜接合焊盘)之间形成的电接触点。这里，应当理解，图5a示出了需要事件检测和颜色检测的示意图。然而，如果仅需要事件检测，则图5a的示意图可以被更改为仅包括事件检测组件515(参见图5b)。即，如果应用不需要检测颜色信息，则可以从图5a的示意图中省略或绕过与颜色检测相关的电路。
105.图5b是示出根据本公开的至少一些实施例的单位像素(或像素)310a的示意性构造示例的电路图。例如，图5b示出了图5a中的事件检测组件515。应当理解，当不需要颜色检
测时可以采用图5b。也就是说，图5b仅涉及事件检测。图5b示出了包含ofg晶体管332，然而，如果需要，可以省略ofg晶体管332，使得光电转换元件333直接连接到晶体管411和413(参见例如图11-图18)。在这种情况下，也可以省略从逻辑电路210到ofg晶体管332的信号线。
106.与图5a相同，图5b示出了示例节点510，其表示到接合焊盘的电接触的位置。图19a至图19b示出了转换器410的节点510和接合焊盘cc的接合焊盘构造的各种示例。
107.这里，还应当理解，图5a和图5b示出了转换器410的四晶体管(4t)构造。图11-图13进一步详细示出了4t构造的示例布局。然而，示例实施例不限于此。例如，在至少一个示例实施例中，可以省略晶体管414和412以形成双晶体管(2t)构造。2t构造可以减少每个单位像素310的总面积。在2t构造中，晶体管411连接到电源端子vdd而不是晶体管414，并且晶体管413连接到恒流电路415而不是晶体管412。图14-图18更详细地示出了2t构造的示例布局。
108.图6是示出根据本公开的至少一些实施例的地址事件检测单元的示意性构造示例的框图。如图6所示，地址事件检测单元400包括电流-电压转换单元410、缓冲器420、减法器430、量化器440和传输单元450。
109.电流-电压转换单元410将来自光接收单元330的光电流转换为其对数的电压信号，并将通过转换产生的电压信号提供给缓冲器420。
110.缓冲器420校正从电流-电压转换单元410传输的电压信号，并将校正后的电压信号输出到减法器430。
111.减法器430根据从驱动电路211传输的行驱动信号降低从缓冲器420传输的电压信号的电压电平，并将降低的电压信号提供给量化器440。
112.量化器440将从减法器430传输的电压信号量化为数字信号，并将通过量化而产生的数字信号输出至传输单元450作为检测信号。
113.传输单元450将从量化器440传输的检测信号传输到信号处理单元212等。例如，当检测到地址事件触发时，传输单元450将用于将地址事件检测信号从传输单元450传输到驱动电路211和信号处理单元212的请求提供给仲裁器213。另外，当从仲裁器213接收到关于请求的响应时，传输单元450将检测信号提供给驱动电路211和信号处理单元212。
114.例如，图6所示的构造中的电流-电压转换单元410具有4t构造，其包括如图5a所示的两个lg晶体管411和414、两个放大晶体管412和413以及恒流电路415。
115.例如，lg晶体管411的源极和放大晶体管413的栅极连接至光接收单元330的ofg晶体管332的漏极。此外，例如，lg晶体管411的漏极连接至lg晶体管414的源极与放大晶体管412的栅极。例如，lg晶体管414的漏极连接至电源端子vdd。
116.另外，例如，放大晶体管413的源极接地，并且其漏极连接到lg晶体管411的栅极和放大晶体管412的源极。例如，放大晶体管412的漏极通过恒流电路415连接到电源端子vpr。例如，恒流电路415由诸如p型mos晶体管的负载mos晶体管构成。连接到恒流电路415的电源端子vpr可以接收与连接到晶体管414的漏极的端子vdd相同或不同的电源信号。
117.在这种连接关系中，构成了环形的源极跟随器电路。通过这种布置，来自光接收单元330的光电流被转换成对应于其电荷量的对数值的电压信号。此外，例如，lg晶体管411和414以及放大晶体管412和413可以分别由nmos晶体管构成。
118.图7是示出根据本公开的至少一些实施例的减法器和量化器的示意性构造示例的
电路图。如图7所示，减法器430包括电容器431和433、反相器432和开关434。此外，量化器440包括比较器441。
119.电容器431的一端连接到缓冲器420的输出端子，另一端连接到反相器432的输入端子。电容器433并联连接到反相器432。开关434根据行驱动信号来断开或闭合连接电容器433的两端的路径。
120.反相器432将通过电容器431输入的电压信号反转。反相器432将反转后的信号输出到比较器441的非反相输入端子( )。
121.当开关434接通时，电压信号vinit输入到电容器431的缓冲器420侧。另外，相对侧成为虚拟接地端子。为了方便起见，将虚拟接地端子的电位设置为零。此时，当电容器431的电容被设置为c1时，电容器431中累积的电位qinit由以下表达式(1)表示。另一方面，电容器433的两端短路，因此其累积电荷变为零。
122.qinit＝c1
×
vinit
ꢀꢀ
(1)
123.接下来，当考虑开关434断开并且缓冲器420侧的电容器431的电压变化并达到vafter的情况时，电容器431中累积的电荷qafter由以下表达式(2)表示。
124.qafter＝c1
×
vafter
ꢀꢀ
(2)
125.另一方面，当将输出电压设置为vout时，电容器433中累积的电荷q2由以下表达式(3)表示。
126.q2＝-c2
×
vout
ꢀꢀ
(3)
127.此时，电容器431和433的总电荷量不变化，因此建立以下表达式(4)。
128.qinit＝qafter q2
ꢀꢀ
(4)
129.当用表达式(1)至表达式(3)代替表达式(4)时，获得以下表达式(5)。
130.vout＝-(c1/c2)
×
(vafter-vinit)
ꢀꢀ
(5)
131.表达式(5)表示电压信号的减法运算，并且该减法结果的增益变为c1/c2。典型地，期望最大化(或替代地，提高)增益，因此优选地进行设计以使得c1变大而c2变小。另一方面，当c2过小时，ktc噪声增加，因此存在噪声特性恶化的担忧。因此，c2的电容的减小被限制在能够允许噪声的范围内。另外，由于针对每个单位像素安装了包括减法器430的地址事件检测单元400，因此在电容c1和c2中存在对面积的限制。考虑该限制确定电容c1和c2的值。
132.比较器441比较从减法器430传输的电压信号和施加到反相输入端子(-)的预定阈值电压vth。比较器441将表示比较结果的信号输出到传输单元450作为检测信号。
133.另外，当通过电流电压转换单元410的转换增益被设置为cg
log
，并且缓冲器420的增益被设置为“1”时，地址事件检测单元400的整体的增益a由下面的表达式(6)表示。
134.[式1]
[0135][0136]
在表达式(6)中，i
photo
_n表示第n个单位像素310的光电流，并且其单位例如是安培(a)。n表示像素块中的单位像素310的数量，并且在本实施例中为“1”。
[0137]
图8是示出根据本公开的至少一些实施例的列adc的示意性构造示例的框图。列
adc 220包括针对单位像素310的每一列设置的多个adc 230。
[0138]
每个adc 230将出现在垂直信号线vsl中的模拟像素信号转换为数字信号。例如，像素信号被转换成位长度大于检测信号的位长度的数字信号。例如，当检测信号被设置为两位时，像素信号被转换为三位或更多位(16位等)的数字信号。adc 230将产生的数字信号提供给信号处理单元212。这里，应当理解，如果例如不需要颜色检测，则可以省略列adc 220(如图3b中所示)或不使用列adc 220。
[0139]
接下来，将参照附图详细描述根据本公开的至少实施例的摄像装置200的操作。
[0140]
首先，将使用时序图描述摄像装置200的操作的示例。图9是示出根据第一实施例的摄像装置的操作的示例的时序图。
[0141]
如图9所示，在时刻t0，当控制单元130给出了用于地址事件检测启动的指令时，驱动电路211将施加到像素阵列单元300中的所有光接收单元330的ofg晶体管332的栅极的控制信号ofg升高为高电平。通过这种布置，所有光接收单元330的多个ofg晶体管332进入导通状态，并且基于在每个光接收单元330的光电转换元件333中产生的电荷的光电流从每个光接收单元330提供给多个地址事件检测单元400中的每个。
[0142]
另外，在控制信号ofg处于高电平的时段中，施加到每个光接收单元330中的传输晶体管331的栅极的所有传输信号trg都保持在低电平。因此，在该时段中，所有光接收单元330中的多个传输晶体管331处于截止状态。
[0143]
接下来，将假设在控制信号ofg处于高电平的时段中任意单位像素310的地址事件检测单元400检测到地址事件触发的情况。在这种情况下，检测到地址事件触发的地址事件检测单元400将请求传输到仲裁器213。关于此，仲裁器213对请求进行仲裁，并将对请求的响应返回给发出该请求的地址事件检测单元400。
[0144]
接收到响应的地址事件检测单元400例如在时刻t1至时刻t2的时段中将输入到驱动电路211和信号处理单元212的检测信号升高到高电平。此外，在本说明书中，假设检测信号是一位信号。
[0145]
在时刻t1从地址事件检测单元400输入高电平检测信号的驱动电路211在随后的时刻t2将所有控制信号ofg降低到低电平。通过这种布置，停止了从像素阵列单元300的所有光接收单元330到地址事件检测单元400的光电流供应。
[0146]
另外，在时刻t2，驱动电路211将施加到检测到地址事件触发的单位像素310(以下称为“读出目标单位像素”)的像素图像信号产生单元320中的选择晶体管323的栅极的选择信号sel升高为高电平，并将施加到相同像素图像信号产生单元320的复位晶体管321的栅极的复位信号rst升高到高电平且保持一恒定脉冲周期，从而释放(初始化)累积在像素图像信号产生单元320的浮动扩散层324中的电荷。以这种方式，在浮动扩散层324被初始化的状态下出现在垂直信号线vsl中的电压，由列adc 220中连接到垂直信号线vsl的adc 230读出作为复位电平像素信号(以下简称为“复位电平”)，并转换为数字信号。
[0147]
接下来，在读出复位电平之后的时刻t3，驱动电路211将恒定脉冲周期的传输信号trg施加到读出目标单位像素310中的光接收单元330的传输晶体管331的栅极。通过这种布置，在光接收单元330的光电转换元件333中产生的电荷被传输到像素信号产生单元320中的浮动扩散层324，并且与在浮动扩散层324中累积的电荷相对应的电压出现在垂直信号线vsl中。以这种方式，出现在垂直信号线vsl中的电压被列adc 220中连接到垂直信号线vsl
的adc 230读出作为光接收单元330的光接收单元330的信号电平像素信号(以下，简称为“信号电平”)，并被转换为数字值。
[0148]
信号处理单元212执行cds处理，其中获得如上所述读出的复位电平和信号电平之间的差作为与光电转换元件333的光接收量相对应的净像素信号。
[0149]
接下来，在时刻t4，驱动电路211将施加到读出目标单位像素310的像素图像信号产生读出电路320中的选择晶体管323的栅极的选择信号sel降低到低电平，并将施加到像素阵列单元300中的所有光接收单元330的ofg晶体管332的栅极的控制信号ofg升高为高电平。通过这种布置，重新开始像素阵列单元300中的所有光接收单元330中的地址事件触发检测。
[0150]
接下来，将使用流程图描述摄像装置200的操作的示例。图10a是示出根据本公开至少一些实施例的摄像装置的操作的示例的流程图。例如，当执行用于检测地址事件的预定应用时，启动该操作。
[0151]
如图10a所示，在该操作中，首先，像素阵列单元300中的每个单位像素310检测地址事件触发是否存在(步骤s901)。另外，驱动电路211确定是否在任何单位像素310中检测到地址事件触发(步骤s902)。
[0152]
在未检测到地址事件触发的情况下(在步骤s902中为“否”)，该操作进入步骤s904。另一方面，在检测到地址事件触发的情况下(在步骤s902中为“是”)，驱动电路211对检测到地址事件触发的单位像素310执行像素信号的读出(步骤s903)，并且进行到步骤s904。
[0153]
在步骤s904中，确定是否终止该操作。在该操作没有终止的情况下(在步骤s904中为“否”)，该操作返回到步骤s901，并且重复随后的操作。另一方面，在该操作终止的情况下(在步骤s904中为“是”)，该操作终止。
[0154]
图10b是示出根据本公开的至少一些实施例的图3b中的摄像装置200a的操作示例的流程图。图10b说明了例如摄像装置200a仅用于事件检测的操作。
[0155]
在步骤s950中，监控像素(例如，像素310a)的亮度的临时对比度。例如，根据上述描述，事件检测组件515监控像素的光强的变化。在这种情况下，晶体管332(如果包括)和晶体管411、412、413和414都同时接通，以便监控光强的变化。
[0156]
在步骤s955中，确定临时对比度的变化是否大于阈值。如果为否，则该方法返回到步骤s950。如果为是，则该方法进入步骤s960，在步骤s960中，检测到事件以便输出像素的地址并且记录事件发生的时间戳。
[0157]
在步骤s965中，复位像素(例如，通过闭合开关434)。
[0158]
图11-图18示出了光电转换区域333和转换器410的各种示例布局。尽管未明确示出，但是应当理解，转换器410的晶体管(例如，源极/漏极区域)和光电转换区域333形成在半导体基板中，例如，具有p型导电性或p阱的半导体基板中。另外，应当进一步理解，图11-图18省略了光电转换区域333和晶体管411之间的ofg晶体管332。然而，如果需要，可以包括ofg晶体管332。
[0159]
图11是根据至少一个示例实施例的转换器410和光电转换区域333的一部分的示例布局1100的平面图。如图11所示，晶体管411的源极可以连接到光电转换区域333的一侧的中心区域。晶体管411可以在第一方向(例如，水平方向)上延伸。如进一步所示，晶体管
413形成在晶体管413的漏极的一侧并且在垂直于第一方向的第二方向(例如，垂直方向)上延伸。晶体管412和414彼此相邻并且位于晶体管413的漏极的另一侧。图11所示的布局可以用于希望像素310的占用面积更小以提高分辨率的应用。
[0160]
图12是根据至少一个示例实施例的转换器410和光电转换区域333的一部分的示例布局1200的平面图。如图所示，晶体管411连接到光电转换区域333，该区域偏离(例如，在下方)光电转换区域333的中心区域。此外，晶体管414位于晶体管411的漏极的一侧，而晶体管412和413位于晶体管411的漏极的另一侧。如图所示，晶体管412和413共享源极/漏极区域，并且晶体管412、413和414在第二方向上延伸并且在第二方向上彼此对齐。图12中所示的布局可以用于这样的定制应用：像素310的更大占用面积或需要更高质量图像和/或更好对比度敏感度的更大光电转换区域。
[0161]
图13是根据至少一个示例实施例的转换器410和光电转换区域333的一部分的示例布局1300的平面图。如图13所示，晶体管411在光电转换区域333一侧的中心区域连接到光电转换区域333。同样地如图所示，晶体管413在晶体管411的漏极的一侧，而晶体管412和414在晶体管411的漏极的另一侧。晶体管411、412、413和414都在第一方向上延伸，并且晶体管412/414在第二方向上彼此对齐。尽管未明确示出，但是应当理解，如果需要，晶体管413也可以与晶体管412/414对齐。图13可以用于希望减少晶体管411、412、413和414的栅极之间的连接的应用。
[0162]
在图11-图13中，为了降低暗电流，晶体管411可以具有参照图33描述的结构。
[0163]
图14是根据至少一个示例实施例的转换器410和光电转换区域333的一部分的示例布局1400的平面图。如上所述，这里，应当理解，图14示出了转换器410的2t构造，其中省略了晶体管412和414。如图所示，晶体管411连接到光电转换区域333的一侧并且位于偏离(例如，在下方)光电转换区域333的中心区域的区域，而晶体管413形成在晶体管411的一侧并在第二方向上延伸。图14中的布局可以用于需要较小像素310的应用。在这种情况下，晶体管411可以具有图33所示的结构。
[0164]
图15是根据至少一个示例实施例的转换器410和光电转换区域333的一部分的示例布局1500的平面图。类似于图14，图15具有转换器410的2t构造。在图15中，晶体管411在偏离(例如，在上方)光电转换区域333的中心区域的位置处连接到光电转换区域333的一侧。晶体管413形成于晶体管411的一侧并沿第一方向延伸。图15中的布局可以用于与晶体管411/413和像素310的其他组件进行电连接的金属布线需要具有灵活性的应用。在这种情况下，晶体管411可以具有图33所示的结构。
[0165]
图16是根据至少一个示例实施例的转换器410和光电转换区域333的一部分的示例布局1600的平面图。如上所述，这里，应当理解，图16示出了转换器410的2t构造，其中省略了晶体管412和414。如图所示，晶体管411连接到光电转换区域333的一侧并且位于偏离光电转换区域333的中心区域(例如，在上方)的区域中，而晶体管413形成在晶体管411的一侧并在第二方向上延伸。图16中的布局可以用于需要较小像素310的应用。在这种情况下，晶体管411可以具有图33所示的结构。
[0166]
图17是根据至少一个示例实施例的转换器410和光电转换区域333的一部分的示例布局1700的平面图。如上所述，这里，应当理解，图17示出了转换器410的2t构造，其中省略了晶体管412和414。如图17所示，晶体管413位于光电转换区域333的一侧并沿第二方向
延伸，而晶体管411连接到光电转换区域333的角部并沿与第二方向形成角度的方向延伸。在这种情况下，晶体管411可以具有图33所示的结构。
[0167]
图18是根据至少一个示例实施例的转换器410和光电转换区域333的一部分的示例布局1800的平面图。如上所述，这里，应当理解，图18示出了转换器410的2t构造，其中省略了晶体管412和414。如图18所示，晶体管413位于光电转换区域333的一侧并沿第一方向延伸，而晶体管411连接到光电转换区域333的角部并沿与第二方向形成角度的方向延伸。在这种情况下，晶体管411可以具有图33所示的结构。
[0168]
这里，应当理解，图11-图18从平面图的角度示出布局，其中晶体管可以包括形成在与光电转换区域333相同的半导体基板中的一部分以及形成在附接到半导体基板的布线层中的其他部分(其中布线层和半导体基板是光接收芯片201的部分)。例如，晶体管的源极/漏极可以形成在半导体基板的与半导体基板的光接收表面相对的非光接收表面中，而晶体管的栅极可以形成在布线层的面向半导体基板的非光接收表面的表面中。图20和图21示出了上述示例。
[0169]
图19a示出了根据至少一个示例实施例的具有节点510的每个像素310的转换器410和被构造为将逻辑芯片202中的电路电连接到每个像素310的节点510的接合焊盘的示例布局1900的示例示意图。如图19a所示，节点510是转换器410的输出节点(例如，参见图5)。如进一步所示，布局1900包括像素310，其中每个像素310具有与光电转换区域333相邻的晶体管区域tr、用于接合至逻辑芯片202的接合焊盘cc(例如，cc1、cc2、cc3、cc4)、以及用于在接合焊盘cc和节点510之间进行电气连接的通孔v1和v2。如图19a所示，接合焊盘cc中的每个与相应像素310的至少一部分重叠并且可以具有矩形形状(例如，正方形形状)。例如，每个接合焊盘cc的整体与相应像素310重叠。如进一步所示，通孔v1/v2可以在第二方向上在每个接合焊盘cc的中心区域对齐。这里，应当理解，可以根据需要包括更多或更少的通孔。通孔v1和v2可以与晶体管区域tr重叠，但不与光电转换区域333重叠。然而，示例实施例不限于此，如果需要，可以改变v1/v2和光电转换区域333的相对位置。
[0170]
图19a进一步示出了通过具有网格状将像素310彼此隔离的隔离区域rfti(后全沟槽隔离)。根据至少一个示例实施例，隔离区域rfti贯穿光接收芯片201(即，全沟槽隔离)。然而，示例实施例不限于此，隔离区域rfti可以仅部分地穿透芯片201(即，部分沟槽隔离)。
[0171]
图19b示出了沿线xix-xix截取的图19a的截面图。图19b进一示出了光接收芯片201中的接合焊盘cc到逻辑芯片202中的接合焊盘cc2、触点1905、通孔1910以及一个或多个布线层m1/m2(例如，包括金属或其他导体的布线层)的连接以形成与像素310(例如，图19a中的节点510)的电连接。这里，应当理解，如果需要，可以存在更多或更少的金属布线层m1/m2，并且布线层m1/m2可以形成在芯片201的布线层503中。图22-图32示出了布线层m1和m2的示例布局。
[0172]
图20是示出根据至少一个示例实施例的图5a中电路500的示例布局500-1的俯视图。
[0173]
图21是示出沿图20的xxi-xxi面剖切摄像装置时的像素310的截面结构示例的图。
[0174]
如图21所示，例如，像素310具有后表面照射型结构，其中与半导体基板501的元件形成表面(图中的下表面)相对的表面(以下称为“后表面”)被设置为光入射表面。这里，像素310具有包括半导体基板501和层间绝缘膜(或布线层)503的光接收芯片201与包括半导
体基板511和层间绝缘膜(或布线层)513的逻辑芯片202通过cu-cu接头510连接的结构。
[0175]
在光接收芯片201中形成电路500-1。在光接收芯片201中的半导体基板501的后表面上针对每个像素310设置微透镜502以将入射光会聚到光电转换元件333。此外，尽管图中未示出，例如，如图4所示的以预定滤色器阵列布置的滤色器可以设置在半导体基板501的后表面上。
[0176]
此外，如图20和图21所示，电路500-1包括光电转换元件333，该光电转换元件333是通过将n型掺杂剂(施主)注入到扩散有p型掺杂剂(受主)的半导体基板501中而形成的。传输晶体管331的传输栅极3311，形成在从半导体基板501的元件形成表面到光电转换元件333的范围内的沟槽中，布置在光接收表面为矩形的光电转换元件333的一个角部处。另外，在从半导体基板501的元件形成表面至光电转换元件333的范围内的沟槽中形成的ofg晶体管332的ofg栅极3321形成在相对于设置有传输栅极3311的角部对角的角部处。
[0177]
像素信号产生单元320中的复位晶体管321的复位栅极3211、放大晶体管322的放大栅极3221以及选择晶体管323的选择栅极3231在平行于行的方向从设置有传输栅极3311的角部起直线布置。此外，在复位栅极3211、放大栅极3221、选择栅极3231与半导体基板501之间分别设置有栅极绝缘膜。
[0178]
在半导体基板501中，在传输栅极3311和复位栅极3211之间的区域中形成有用作连接节点的扩散区域325。另外，在复位栅极3211、放大栅极3221和选择栅极3231之间的每个区域中形成有用作源极和漏极的扩散区域325。
[0179]
传输栅极3311和复位栅极3211之间的扩散区域325与放大栅极3221通过形成在层间绝缘膜503中并用作浮动扩散层324的互连部3241彼此连接。复位栅极3211与放大栅极3221之间的扩散区域325与电源端子vdd连接。
[0180]
另一方面，在转换器410中lg晶体管411的lg栅极4111和lg晶体管414的lg栅极4141在与像素信号产生单元320相对的一侧从布置有ofg栅极3321的角部起平行于行方向线性地布置在一条直线上。另外，放大晶体管412的放大栅极4121和放大晶体管413的放大栅极4131平行于lg栅极4111和4141的阵列布置。此外，在图12中，由于截面位置关系而省略了放大晶体管412和413。此外，栅极绝缘膜设置在lg栅极4111和4141与半导体基板501之间以及放大栅极4121和4131与半导体基板501之间。
[0181]
在半导体基板501中，在ofg栅极3321和lg栅极4111之间的区域中形成用作连接节点的扩散区域416。另外，在lg栅极4111和lg栅极4141之间的区域以及在放大栅极4121和放大栅极4131之间的区域中均形成用作源极和漏极的扩散区域416。另外，用作lg晶体管414的漏极的扩散区域416连接到电源端子vdd，并且用作放大晶体管413的漏极的扩散区域416接地。
[0182]
另外，ofg栅极3321与lg栅极4111之间的扩散区域416连接至放大栅极4131，lg栅极4111与lg栅极4141之间的扩散区域416连接至放大栅极4121，在放大栅极4121和放大栅极4131之间的扩散区域416连接到lg栅极4111，并且用作放大晶体管412的漏极的扩散区域416连接到lg栅极4141。
[0183]
在上述构造中，用作选择晶体管323的漏极的扩散区域325和用作放大晶体管412的漏极的扩散区域416均通过形成在层间绝缘膜503中的互连部504和焊盘505连接到层间绝缘膜503的表面(附图中的下表面)中的铜(cu)焊盘506。cu焊盘506与形成在半导体基板
511上的层间绝缘膜513的表面中的cu焊盘512接合，从而形成cu-cu接头ccj。cu-cu接头ccj用作电连接光接收芯片201和逻辑芯片202的连接部，并且还用作用于机械层压光接收芯片201和逻辑芯片202的接头。此外，层间绝缘膜513的表面中的cu焊盘512例如通过形成在层间绝缘膜513中的互连部514和焊盘515连接到半导体基板511。
[0184]
因此，用作选择晶体管323的漏极的扩散区域325通过层间绝缘膜503中的互连部504、焊盘505和cu-cu接头ccj连接到逻辑芯片202侧的垂直信号线vsl。另外，用作放大晶体管412的漏极的扩散区域416通过层间绝缘膜503中的互连部504、焊盘505以及cu-cu接头ccj连接至布置在逻辑芯片202侧的电流电压转换单元410的其余电路构造。
[0185]
另外，虽然未在图中示出，但是如图5a所示，光接收单元330中的传输栅极3311和ofg栅极3321以及像素信号产生单元320中的复位栅极3211和选择栅极3231通过层间绝缘膜503中的互连部504、焊盘505和cu-cu接头ccj连接到逻辑芯片202的驱动电路211。
[0186]
如上所述，当像素信号产生单元320和转换器410被布置为分别从光电转换元件333的角部线性延伸时，可以缩短互连长度。利用这种布置，可以减小在光接收表面上的像素信号产生单元320和转换器410的占有率，从而增加了光电转换元件333的占有率。结果，可以提高光接收效率。
[0187]
另外，可以使用nmos晶体管作为构成像素信号产生单元320的各个晶体管以及构成转换器410的各个晶体管。因此，当将晶体管布置在相同的光接收芯片201中时，可以简化光接收芯片201的制造过程。
[0188]
另外，构成像素信号产生单元320的各个晶体管的布局和构成转换器410的各个晶体管的布局彼此相似，因此，当将该构造设置在相同的光接收芯片201中时，也可以使光接收芯片201的布局设计变得容易。
[0189]
尽管未明确示出，但应理解，图22-图32中所示的布局在截面图中可以具有相同或类似的晶体管和光电转换元件位置。也就是说，下图中的晶体管可以形成在包括光电转换元件333的半导体基板的非光接收表面处。
[0190]
图22示出了根据至少一个示例实施例的图14-图18所示的布局的示例示意图。如图22所示，转换器410包括连接到光电转换区域333的晶体管411和413。如关于图5a和图5b所述，节点510表示转换器410和其他元件(例如铜接合焊盘)之间的电接触点。图22还示出了连接到光电转换区域333的第一节点n1和连接到光电转换区域333的第二节点n2之间存在的第一电容cpd。图22还示出了存在于第一节点n1和连接到晶体管411/413的第三节点n3之间的第二电容cpr。附加地或替代地，第二电容cpr可以存在于第三节点n3和地线(vss)之间。第一节点n1位于光电转换区域333的阴极与第一晶体管411之间，第二节点n2为光电转换区域333的阳极或接收电位vrl的公共节点，并且第三节点位于第一晶体管411的栅极和第二晶体管413之间。晶体管411的源极可以连接到光电转换区域333。例如，取决于所需的cpd值，晶体管411的源极可以连接到光电转换区域333的边缘或中心(参见图23-图31的边缘连接和图32的中心连接)。
[0191]
cpr与cpd的比率可以对从光电转换区域333到转换器410的电荷传输功能产生影响。因此，至少一个示例实施例在布线层级m1/m2(例如，由金属制成)中采用一个或多个布线以通过将cpr与cpd的比率控制为所需比率来稳定传输功能。例如，如下面讨论的图中所示，第一级布线m1被布置为调整cpd，使得cpr与cpd的比率约为0.32，这使得具有正相位裕
度的稳定传输功能成为可能。如图22所示，可以将负电位vrl施加到其中设置有光电转换区域333的阱区域(例如，p阱区域)以耗尽光电转换区域并减小光电转换区域333的电容cpd。
[0192]
图23a示出了根据至少一个示例实施例的具有示例布线布局的像素310-1的平面图和分解图。图23a示出了包括第一像素310-1的第一基板501(参见图21)。第一像素310-1包括设置在第一基板501中并且将入射光转换为第一电荷的第一光电转换区域333。第一像素310-1包括第一读出电路，该第一读出电路包括将第一电荷转换成第一对数电压信号的第一转换器410。第一转换器410包括连接到第一光电转换区域333的第一晶体管411和连接到第一晶体管411的第二晶体管413。晶体管411/413的布局可以与图14所示的布局相同或相似。
[0193]
如图21所示，布线层503可以在第一基板501上。布线层503可以包括以与第一光电转换区域333重叠的第一布置a1和以与晶体管411和413重叠的第二布置a2布置的第一级布线m1。如图所示，第二布置a2不同于第一布置a1。例如，第一布置a1包括沿第一方向以规则间隔定位的线性布线段w1。布线段w1沿垂直于第一方向的第二方向延伸。第二布置a2包括一个或多个非线性形的布线段l1至l4。如图所示，一个或多个非线性形的布线段包括与电源端子vpr、第一晶体管411的栅极和第二晶体管413的漏极重叠并电连接的非线性形段l3，以及与第一晶体管411的源极和第二晶体管413的栅极重叠并电连接的非线性形段l2。图23a还示出了非线性形段l1和与第一晶体管411的漏极重叠并电连接的非线性形段l4。在本说明书中，应当理解，将段称为非线性形可以意味着该段包括一个或多个沿第一方向延伸的部分和一个或多个沿第二方向延伸的部分。例如，非线性形段l3具有位于光电转换区域333上方的第一l形和位于基板501上方的另一l形。晶体管413的源极通过布线段l5电连接到地线(vss)。
[0194]
如进一步所示，晶体管413在第一方向上位于段l1和段l2之间。段l2在第一方向上位于线段l3的部分之间。段l3在第一方向上位于段l1和段l2之间。段l4在第二方向上位于段l1和段l3之间。如图所示，段l3和布线段sa在晶体管411的源极连接到光电转换区域333的位置之前结束，使得晶体管411的源极不与任何布线段重叠。
[0195]
上述第一级布线m1的构造被布置成调整cpd，使得cpr与cpd的比率约为0.32，这使得具有正相位裕度的稳定传递功能成为可能。例如，在布置a2中的布线段有助于将cpd调整到所需的比率。应当理解，也可采用不同于布置a2的布线布置来实现相同或相似的cpr与cpd比率。
[0196]
在此，应当理解的是，非线性形段l1至l5可以提供到晶体管411和413的源极/漏极/栅极的电连接。例如，段l3可以将来自电源端子vdd和vpr的电源信号分别施加到晶体管411和413的漏极。段l4可以通过端子vpr将电源信号施加到晶体管411的栅极。段l2将晶体管411的源极电连接到晶体管413的栅极。布线段l1至l5中的一个或多个可以包括延伸超出电连接点以帮助控制电容cpd的部分(例如，参见段l2)。
[0197]
参考图21和图23a，应当进一步理解，晶体管411和413可以形成在像素310-1的非光入射侧的基板501和/或布线层503中。此外，应当理解，金属层m1(和图23b中的m2)可以形成在晶体管411/413和逻辑芯片202的布线层513之间的布线层503中(也参见图19b)。
[0198]
如图23a所示，在a1和a2中的一些布线段包括用于与像素310-1内的其他层进行电连接的通孔v(并非所有的通孔v都标有标记，但由内部带有“x”的框表示)。如果需要，可以
包括更多或更少的通孔v。下面参考图23b对这些连接进行更详细的描述。
[0199]
图23b示出了根据至少一个示例实施例的具有附加级布线的图23a的像素310-1的平面图和分解图。如图23b所示，图23a的像素310-1还可以包括与像素310-1重叠的第二级布线m2。第二级布线m2包括第三布线w2，其与第一光电转换区域333重叠并且以第三布置a3在第二方向上延伸。如图23b所示，在平面图中，布线w2可以占据布线w1之间的空间。布线w1和w2可以用作遮光功能，以阻止光通过布线层503到达例如逻辑芯片202。第二级布线m2可进一步包括焊盘p1和p2以及布线w3至w6。焊盘p1和p2可以是分别接收端子vdd和vpr的电源信号的导电焊盘。布线w3和w4可以在第一方向上延伸并且电连接到接收接地电压vss的节点。布线w5可以包括在第一方向和第二方向上延伸的部分，并且可以电连接到焊盘p2。焊盘p2可以接收通过通孔v和段l3馈送到晶体管411和413的电源信号(例如，来自逻辑芯片202)。布线w6可以接收负电位vrl，其通过其他通孔v施加到基板501的阱区域。阱区域可以对应于不包括光电转换区域333的基板区域。
[0200]
如图所示，焊盘p1可以与布置a2中的一些布线重叠，包括段l1和l4的部分以及晶体管411的漏极。焊盘p1可以包括一个或多个用于与晶体管411至m1进行电接触的通孔v。
[0201]
一般情况下，参考图23a-图32，与光电转换区域333重叠的m1和/或m2中的布线或布线段连接到地线(vss)或电位vrl(例如，负电位)。如图所示，与光电转换区域333重叠的区域中的m1和m2彼此平行或垂直以实现期望的光屏蔽。当彼此平行时，m2中的布线可以存在于m1中布线之间的空间中，以便m2的布线与m1中相邻布线的部分重叠或几乎重叠。另一方面，与光电转换区域333以外的区域重叠的m1和m2中的金属布线或布线段连接到vdd/vpr和/或用于晶体管之间的布线。如上所述，1级金属(m1)和2级金属(m2)被设计为实现从光电转换区域333到其他电路的电荷传输的速度和稳定性所需的电容。而且，通常，与晶体管的源极、漏极和/或栅极重叠的布线段也可以提供到晶体管的那些区域的电连接。此外，图23a-图32中的晶体管用虚线或点划线表示，每个晶体管的栅极位于每个晶体管的源极和漏极之间。
[0202]
图24示出了根据至少一个示例实施例的具有示例布线布局的像素310-2的平面图和分解图。图24示出了像素310-2的示例实施例，并且在与图23a和图23b中相同的位置处包括许多相同的元素。因此，将不再重复对这些元件的描述。然而，在图24中，布线m1和m2的第一和第二级中的布线w1和w2在第一方向上延伸以与光电转换区域333重叠。如图23b中，布线w2可以与相邻布线m1重叠并且存在于布线w1之间的空间中以用于遮光。非线性形布线段l2和l4与图23a和图23b中的布置相同，功能相同。图24包括与光电转换区域333重叠并且通过端子vpr、p2和w5将电源信号传输到晶体管413的漏极的非线性形布线段l3a。图24进一步示出了布线w1和w2中的每条布线包括三个通孔v，用于与其他层(例如，接地电压vss)进行电连接。布线w6电连接到电位vrl，并且晶体管413的源极通过最靠近晶体管413的源极的布线w1中的一者连接到vss。
[0203]
图25示出了根据至少一个示例实施例的具有示例布线布局的像素310-3的平面图和分解图。图25示出了像素310-3的示例实施例，并且在与图23a和图23b中相同的位置处包括许多相同的元素。因此，将不再重复对这些元件的描述。如图25所示，布线w1沿第二方向延伸，布线w2沿第二方向延伸。使布线w1和w2彼此垂直可以减少承载信号的线路之间的串扰，并且还形成用于连接到逻辑芯片202的多个路径。在这里，应当理解，如果需要，布线w1
和w2的延伸方向可以互换。例如，布线w1可以在第一方向上延伸，而布线w2可以在第二方向上延伸。非线性形布线段l2、l3、l4、l5与图23a、图23b中的布置方式相同，功能相同。
[0204]
图26a示出了根据至少一个示例实施例的具有示例布线布局的像素310-4的平面图和分解图。与图23a至图25相比，图26a示出了转换器410的4t构造(另请参见图5b)。如图所示，第一级布线m1包括沿第一方向延伸的布线w1’。第一级布线m1还包括一个或多个非线性形布线段l6至l10，其与晶体管411、412、413和414重叠并为晶体管提供电连接。例如，布线l6可以与晶体管413的栅极和晶体管411的源极重叠，并且与晶体管411的漏极、晶体管413的栅极和光电转换区域333电连接。布线l7可以与晶体管411的栅极重叠，并且与晶体管414的栅极和晶体管412的漏极重叠并电连接。布线l7可以与端子vpr电连接以接收电源信号。布线l8可以与晶体管411的栅极重叠并电连接，并且与晶体管413的漏极和晶体管412的源极重叠并电连接。布线l9可以与晶体管411的漏极、晶体管414的源极和晶体管412的栅极重叠并电连接。布线l10可以与晶体管413的源极重叠并电连接。布线l10可以电连接至地线(vss)。如图23a至图25所示，布线l6至l10可以具有不规则(非线性)形状，以便调整电容cpd以实现cpr和cpd之间的期望比率。布线we将晶体管414的漏极电连接到端子vdd以接收电源信号。如图26a所示，一个或多个非线性布线段l6到l10的部分可以延伸超出晶体管的电连接点，以调整电容cpd。
[0205]
图26b示出了根据至少一个示例实施例的具有附加级布线的图26a的像素310-4的平面图和分解图。图26b示出了图26a中的第一级布线m1，并且示出了第二级布线m2。如图所示，第二级布线m2包括接收电源信号的焊盘p3和通过例如端子vpr也接收电源信号的布线w7。焊盘p3可以与晶体管411以及晶体管412和413的部分重叠。布线w2’包括接收电位vrl的布线w8的一部分和接收接地电位vss的布线w9的另一部分。如图所示，布线w2’在第二方向上延伸。布线w1’和w2’可以提供遮光功能。布线w1’和w2’彼此垂直允许用于连接到逻辑芯片202的许多可行的路径，并且在某些情况下，到逻辑芯片202的路径更短。这里，应当理解，如果需要，布线w1’和w2’的延伸方向可以交换。
[0206]
如图26a和图26b中进一步所示，一些布线包括通孔v以进行电气连接(并非所有通孔v都标有标记，但由内部带有“x”的框表示)。例如，焊盘p3包括通过m1与晶体管412的漏极电连接的通孔。此外，布线w7包括通过m1与电源信号和晶体管414的漏极电连接的通孔。如果需要，可以在图26a和图26b中包括更多或更少的通孔。
[0207]
图27示出了根据至少一个示例实施例的具有示例布线布局的像素310-5的平面图和分解图。图27示出了像素310-5的布线布局，并且在与图26a和26b相同的位置处包括许多相同的元件。因此，将不再重复对这些元件的描述。然而，在图27中，布线w1’和w2’沿第一方向延伸。布线w2’可以存在于布线w1’之间的空间中以提供遮光功能。应当理解，在需要的地方m2提供m1的部分与端子vpr和/或vdd之间的电连接。即，m2的部分将电源信号从端子vdd和/或vpr传输到连接到每个晶体管(例如，晶体管414和412)的适当区域的m1的部分。
[0208]
图28示出了根据至少一个示例实施例的具有示例布线布局的像素310-6的平面图和分解图。图28示出了像素310-6的布线布局，并且在与图26a和图26b相同的位置处包括许多相同的元件。因此，将不再重复对这些元件的描述。然而，在图28中，布线w1’和w2’沿第二方向延伸。布线w2’可以存在于布线w1’之间的空间中以提供遮光功能。
[0209]
图29a示出了根据至少一个示例实施例的具有示例布线布局的像素310-7的平面
图和分解图。
[0210]
图29a中晶体管411、412、413和414的布局与图12所示的相同或相似。图29a进一步示出了布置a4中的布线w10，其中布线w10是线性的且在第二方向上延伸，并且以规则的间隔彼此间隔开。如图所示，布线的布置a5包括非线性布线或布线段l11至l14和wd，其被定位成根据上述示例实施例调节电容cpd。如图所示，段l11与晶体管412的栅极、晶体管411的漏极和晶体管414的源极重叠并电连接。段l12与晶体管412的漏极重叠并电连接。段l12也可以与晶体管411的栅极重叠并通过端子vpr接收电源信号。段l13与晶体管412的源极、晶体管413的漏极以及晶体管411的栅极重叠并电连接。段l14与晶体管413的栅极和晶体管411的源极重叠并电连接。段wd与晶体管414的漏极重叠并电连接，同时通过端子vdd接收电源信号。
[0211]
图29b示出了根据至少一个示例实施例的具有附加级布线的图29a的像素310-7的平面图和分解图。如图29b所示，在与图29a相同的位置处包括许多相同的元素。因此，将不再重复对这些元件的描述。图29b示出了包括焊盘p4、焊盘p5、焊盘p6和焊盘p7的第二级布线m2。焊盘p4和p7可以连接到各个像素的端子vdd。即，焊盘p4连接到像素310-7的端子vdd，而焊盘p7连接到与像素310-7相邻的像素的端子vdd。焊盘p5和p6可以连接到各个像素的端子vpr。例如，焊盘p5连接到像素310-7的端子vpr，而焊盘p6连接到与像素310-7相邻的像素的端子vpr。m2中的布线w11可以电连接到接收电位vrl的端子。
[0212]
第二级布线m2包括沿第二方向延伸的布线w14的布置a6。布线w14可以存在于布线w10之间的空间中以为像素310-7提供遮光功能。第二级布线m2包括布线w12和w13。布线w12可以连接到接地信号vss，并且布线w13可以通过焊盘p5和段l13连接到端子vpr。布线w13还可以通过与段l13的连接连接到晶体管412的漏极和晶体管411的栅极。第二层布线m2还可以包括被布线w14围绕的布线w15。布线w15可以通过段l14连接到晶体管411的源极和晶体管413的栅极。如图所示，布线w13在平面图中围绕布线w15。
[0213]
图30示出了根据至少一个示例实施例的具有示例布线布局的像素310-8的平面图和分解图。图30在与图29a和图29b相同的位置处包括许多相同的元素。因此，将不再重复对这些元件的描述。然而，图30示出了布线w14在第二方向上延伸，这可以减少布线层级m1和m2之间的串扰和/或为像素310-8连接到逻辑芯片202形成多个路径。
[0214]
图31示出了根据至少一个示例实施例的具有示例布线布局的像素310-9的平面图和分解图。图31在与图29a和29b中相同的位置处包括许多相同的元素。因此，将不再重复对这些元件的描述。然而，在图31中，布线w10和w14沿第一方向延伸。在这种情况下，布线w14存在于布线w10之间的空间中以为像素310-9提供遮光功能。
[0215]
图32示出了根据至少一个示例实施例的具有示例布线布局的像素310-10的平面图和分解图。图32示出了晶体管411的源极电连接到光电转换区域333的中心区域的示例。图32包括以与图23a-图25中所示相同或相似的方式布置的晶体管411和413的2t构造。
[0216]
如图32所示，像素310-10包括第一级布线m1和第二级布线m2。m1中的布线的布置a7包括非线性布线段l15、l16、l17和l18，非线性布线段l15、l16、l17和l18与包括晶体管411和413的区域重叠，布置a8包括布线w10。例如，段l15与晶体管411的栅极和晶体管413的漏极重叠并电连接。段l16与晶体管413的栅极重叠并电连接，并通过段l18与晶体管411的源极电连接。段l17与晶体管411的漏极和通过端子vdd接收电源信号的焊盘p8重叠并电连
接。段l18是段l16的延伸，其延伸至光电转换区域333的中心区域以通过通孔v与光电转换区域333电连接。在图32的示例中，布线w15和w16沿第二方向延伸，使得布线w16存在于布线w15之间的空间中以提供遮光功能。然而，示例实施例不限于此，并且m1和m2可以根据设计选择在第一方向或第二方向中的任一个方向上定向。
[0217]
此处，应当理解，图23a-图32不限于与光电转换区域333重叠的m1和m2中的布线方向，这些布线可根据设计选择沿第一方向或第二方向中的一者定向。
[0218]
图33示出了根据至少一个示例实施例的晶体管411的示例结构。如图33所示，晶体管411的连接到光电转换区域333的部分(例如，源极s)具有比包括宽度为w1的晶体管411的漏极d的部分更大的宽度w2。图33进一步示出了宽度为w2的部分可以延伸到晶体管411的栅极g下方。晶体管411的这种结构可以减少暗电流。晶体管411的结构可以用于这里描述的一个或多个示例实施例。
[0219]
图34是示出作为可应用根据本公开的技术的移动体控制系统的示例的车辆控制系统的示意性构造示例的框图。
[0220]
车辆控制系统12000包括通过通信网络12001相互连接的多个电子控制单元。在图34所示的示例中，车辆控制系统12000包括驱动系统控制单元12010、车身系统控制单元12020、车外信息检测单元12030、车内信息检测单元12040和集成控制单元12050。此外，作为集成控制单元12050的功能构造，附图中示出了微型计算机12051、声像输出单元12052和车载网络i/f(接口)12053。
[0221]
驱动系统控制单元12010根据各种程序控制与车辆的驱动系统有关的设备的操作。例如，驱动系统控制单元12010用作如下设备的控制设备：诸如内燃机或驱动马达等产生车辆的驱动力的驱动力产生设备、将驱动力传递至车轮的驱动力传递机构、调节车辆的转向角的转向机构、产生车辆的制动力的制动设备等。
[0222]
车身系统控制单元12020根据各种程序控制安装在车身上的各种设备的操作。例如，车身系统控制单元12020用作无钥匙进入系统、智能钥匙系统、电动车窗设备或各种灯(如前照灯、倒车灯、刹车灯、方向灯和雾灯等)的控制设备。在这种情况下，从代替钥匙的便携式设备发送的电波或各种开关的信号能够被输入到车身系统控制单元12020。车身系统控制单元12020接收输入的电波或信号，并且控制车辆的门锁设备、电动车窗设备、灯等。
[0223]
车外信息检测单元12030检测安装有车辆控制系统12000的车辆外部的信息。例如，摄像单元12031连接至车外信息检测单元12030。车外信息检测单元12030允许摄像单元12031捕获车辆外部的图像，并接收所捕获的图像。车辆外部信息检测单元12030可以基于接收到的图像执行人、车辆、障碍物、标志、道路上的符号等的物体检测处理或距离检测处理。
[0224]
摄像单元12031是接收光并且输出与接收光量相对应的电信号的光学传感器。摄像单元12031可以输出电信号作为图像或作为距离测量信息。另外，由摄像单元12031接收的光可以是可见光，或者诸如红外线等不可见光。
[0225]
车内信息检测单元12040检测车辆内部信息。例如，检测驾驶员状态的驾驶员状态检测单元12041连接至车内信息检测单元12040。例如，驾驶员状态检测单元12041包括对驾驶员进行拍摄的相机，并且车辆内部信息检测单元12040可以基于从驾驶员状态检测单元12041输入的检测信息来计算驾驶员的疲劳程度或专心程度，或者可以确定驾驶员是否打
瞌睡。
[0226]
微型计算机12051基于通过车外信息检测单元12030或车内信息检测单元12040获得的车辆内部或外部的信息来计算驱动力产生设备、转向机构或制动设备的控制目标值，并向驱动系统控制单元12010输出控制命令。例如，微型计算机12051可以执行协同控制，以实现高级驾驶员辅助系统(adas)的功能，该功能包括车辆的碰撞避免或撞击减轻、基于车辆间距的跟随驾驶、定速巡航、车辆碰撞预警、车辆偏离车道预警等。
[0227]
另外，微型计算机12051可以基于由车外信息检测单元12030或车内信息检测单元12040获取的车辆附近的信息通过控制驱动力产生设备、转向机构、制动设备等进行用于不依赖驾驶员的操作的车辆自动行驶的自动驾驶等的协同控制。
[0228]
另外，微型计算机12051可以基于车外信息检测单元12030获得的车外信息将控制命令输出到车身系统控制单元12020。例如，微型计算机12051可以根据由车外信息检测单元12030检测到的在前车辆或对向驶来的车辆的位置，例如通过控制前照灯将远光改变为近光，进行协同控制以防止眩光。
[0229]
声像输出单元12052将声音和图像中的至少一个输出信号传输到能够以视觉或听觉方式向车辆的乘客或车辆外通知信息的输出设备。在图34的示例中，作为输出设备，示例性地示出了音频扬声器12061、显示单元12062和仪表盘12063。例如，显示单元12062可以包括车载显示器或平视显示器中的至少一个。
[0230]
图35是示出摄像单元12031的安装位置的示例的图。
[0231]
在图35中，作为摄像单元12031，设置了摄像单元12101、12102、12103、12104和12105。
[0232]
例如，摄像单元12101、12102、12103、12104和12105安装在例如车辆12100的前鼻、后视镜、后保险杠、后门和车内挡风玻璃的上部等位置处。设置在前鼻的摄像单元12101和设置在车内挡风玻璃的上部的摄像单元12105主要获得车辆12100的前侧的图像。设置在后视镜的摄像单元12102和12103主要获得车辆12100侧面的图像。设置在后保险杠或后门上的摄像单元12104主要获得车辆12100后部的图像。设置在车内挡风玻璃的上部的摄像单元12105主要用于检测前方车辆、行人、障碍物、交通信号、交通标志和车道等。
[0233]
此外，图35示出了摄像单元12101至12104的拍摄范围的示例。摄像范围12111表示设置在前鼻的摄像单元12101的摄像范围，摄像范围12112和12113分别表示设置在后视镜的摄像单元12102和12103的摄像范围，摄像范围12114表示设置在后保险杠或后门的摄像单元12104的摄像范围。例如，当将由摄像单元12101至12104捕获的多条图像数据彼此叠加时，可以获得从上方观看车辆12100时的俯视图像。
[0234]
摄像单元12101至12104中的至少一个可以具有获得距离信息的功能。例如，摄像单元12101至12104中的至少一个可以是包括多个摄像元件的立体相机，或者可以是包括用于相位差检测的像素的摄像元件。
[0235]
例如，微型计算机12051可以基于从摄像单元12101至12104获得的距离信息来确定到摄像范围12111至12114内的各个三维物体的距离以及该距离随着时间流逝的变化(相对于车辆12100的相对速度)，从而提取特别是在车辆12100的行进路径上并且在与车辆12100基本相同的方向上以预定速度(例如等于或大于0公里/小时)行进的最近的三维物体作为前方车辆。此外，微型计算机12051可以预先设置与前方车辆之前的安全车距，以执行
自动制动控制(还包括跟随停止控制)和自动加速控制(还包括跟随加速控制)等。如上所述，可以执行自动驾驶的协同控制，在该自动驾驶中，车辆自主地行驶而不依赖于驾驶员的操作等。
[0236]
例如，微型计算机12051基于从摄像单元12101至12104获得的距离信息，通过将多个三维物体数据分类为两轮车的数据、普通汽车的数据、大型车辆的数据、行人的数据和例如电线杆等其它三维物体的数据，提取与三维物体有关的三维物体数据。例如，微型计算机12051将车辆12100周围的障碍物区分为车辆12100的驾驶员在视觉上可识别的障碍物和驾驶员在视觉上很难识别的障碍物。另外，微型计算机12051确定表示与每个障碍物碰撞的危险程度的碰撞风险。在碰撞风险等于或大于设定值并且可能发生碰撞的情况下，微型计算机12051经由音频扬声器12061或显示单元12062向驾驶员输出警报来辅助驾驶以避免碰撞，并通过驱动系统控制单元12010进行强制减速或回避转向。
[0237]
摄像单元12101至12104中的至少一个可以是检测红外线的红外相机。例如，微型计算机12051可以通过确定在由摄像单元12101至12104捕获的图像中是否存在行人来识别行人。例如，行人识别是这样执行的：在由作为红外相机的摄像单元12101至12104拍摄的图像中提取特定点的过程，以及对表示对象的轮廓线的一系列特定点执行图案匹配处理来确定对象是否是行人的过程。当微型计算机12051判定在摄像单元12101至12104所捕获的图像中有行人并识别出行人时，声像输出单元12052控制显示单元12062叠加显示用于强调所识别的行人的四边形轮廓线。另外，声像输出单元12052可以控制显示单元12062在期望位置显示代表行人等的图标。
[0238]
在上文中，已经给出了可应用根据本公开的技术的车辆控制系统的示例的描述。根据本公开的技术可应用于上述构造中的摄像单元12031、驾驶员状态检测单元12041等。
[0239]
以上，已经描述了本公开的实施例，但是本公开的技术范围不限于上述实施例，并且可以在不脱离本公开的主旨的范围内进行各种变形。另外，可以适当地组合其他实施例和变形例中的构成要素。此外，如果需要，各种实施例可以相互组合。
[0240]
另外，在本说明书中描述的实施例中的效果仅是说明性的，并且可以存在其他效果而没有限制。
[0241]
此外，本技术可以采用以下构造。
[0242]
(1)
[0243]
一种摄像装置，所述摄像装置包括：
[0244]
第一像素，其包括第一光电转换区域，所述第一光电转换区域布置在第一基板中并且将入射光转换成第一电荷；
[0245]
第一读出电路，其包括将所述第一电荷转换成第一对数电压信号的第一转换器，所述第一转换器包括连接到所述第一光电转换区域的第一晶体管和连接到所述第一晶体管的第二晶体管；和
[0246]
布线层，其在所述第一基板上，并且包括按照与所述第一光电转换区域重叠的第一布置以及与所述第一晶体管和所述第二晶体管重叠的第二布置布置的第一级布线，所述第二布置不同于所述第一布置。
[0247]
(2)
[0248]
(1)所述的摄像装置，其中，在连接到所述第一光电转换区域的第一节点与连接到
所述第一光电转换区域的第二节点之间存在第一电容，其中，至少在所述第一节点与连接到所述第一晶体管和所述第二晶体管的第三节点之间存在第二电容，并且其中，所述第二布置实现了所述第二电容与所述第一电容的期望比率。
[0249]
(3)
[0250]
(1)至(2)中的一项或多项所述的摄像装置，其中，所述第二电容与所述第一电容的所述期望比率约为0.32。
[0251]
(4)
[0252]
(1)至(3)中的一项或多项所述的摄像装置，其中，所述第一节点在所述光电转换区域的阴极与所述第一晶体管之间，其中，所述第二节点在所述光电转换区域的阳极与接收电位的公共节点之间，并且其中，所述第三节点在所述第一晶体管的栅极与所述第二晶体管之间。
[0253]
(5)
[0254]
(1)至(4)中的一项或多项所述的摄像装置，其中，所述电位为负电位，其中，所述第一晶体管的源极连接到所述第一光电转换区域，并且其中，在平面图中，所述源极比所述第一晶体管的漏极宽。
[0255]
(6)
[0256]
(1)至(5)中的一项或多项所述的摄像装置，其中，所述第一布置包括以规则间隔定位的沿第一方向或垂直于所述第一方向的第二方向延伸的线性布线段，并且其中，所述第二布置包括一个或多个非线性形布线段。
[0257]
(7)
[0258]
(1)至(6)中的一项或多项所述的摄像装置，其中，所述一个或多个非线性形布线段包括与所述第一晶体管的栅极和所述第二晶体管的漏极重叠的第一非线性形段，以及与所述第一晶体管的漏极和所述第二晶体管的栅极重叠的第二非线性形段。
[0259]
(8)
[0260]
(1)至(7)中的一项或多项所述的摄像装置，其中，所述布线层还包括：
[0261]
第二级布线，所述第二级布线与所述第一像素重叠，所述第二级布线包括与所述第一光电转换区域重叠并沿所述第一方向或所述第二方向延伸的第三布线。
[0262]
(9)
[0263]
(1)至(8)中的一项或多项所述的摄像装置，还包括：
[0264]
第二基板，其接合到所述第一基板并且包括用于处理所述第一对数电压信号的逻辑电路，其中，所述第一级布线的第一布线和所述第二级布线的所述第三布线为所述第二基板遮蔽穿过所述光电转换区域的光。
[0265]
(10)
[0266]
(1)至(9)中的一项或多项所述的摄像装置，其中，在平面图中，所述第三布线存在于所述第一布线之间的空间中。
[0267]
(11)
[0268]
(1)至(10)中的一项或多项所述的摄像装置，其中，所述第一转换器进一步包括：
[0269]
第三晶体管和第四晶体管。
[0270]
(12)
[0271]
(1)至(11)中的一项或多项所述的摄像装置，其中，所述第一级布线和所述第二级布线接收用于所述第一转换器的至少一个信号。
[0272]
(13)
[0273]
(1)至(12)中的一项或多项所述的摄像装置，其中，所述至少一个信号包括电源信号、接地信号和具有负电位的公共信号中的一个或多个。
[0274]
(14)
[0275]
(1)至(13)中的一项或多项所述的摄像装置，还包括：
[0276]
第二像素，所述第二像素包括设置在所述第一基板中并且将入射光转换成第二电荷的第二光电转换区域；
[0277]
第二读出电路，其包括将所述第二电荷转换成第二对数电压信号的第二转换器，所述第二转换器包括连接到所述第二光电转换区域的第三晶体管和连接到所述第三晶体管的第四晶体管，其中，在连接到所述第二光电转换区域的第四节点与连接到所述第二光电转换区域的第五节点之间存在第三电容，并且其中，在所述第四节点与连接到所述第三晶体管及所述第四晶体管的第六节点之间存在第四电容；和
[0278]
所述第一像素与所述第二像素之间的隔离结构，
[0279]
其中，所述第一级布线与所述第二像素重叠，并且布置为实现所述第三电容与所述第四电容的期望比率。
[0280]
(15)
[0281]
一种摄像装置，所述摄像装置包括：
[0282]
第一像素，所述第一像素包括设置在第一基板中并且将入射光转换成第一电荷的第一光电转换区域；
[0283]
第一读出电路，所述第一读出电路包括将所述第一电荷转换成第一对数电压信号的第一转换器，所述第一转换器包括连接到所述第一光电转换区域的第一晶体管和连接到所述第一晶体管的第二晶体管；和
[0284]
布线层，所述布线层在所述第一基板上并包括第一级布线，所述第一级布线包括第一布线布置和第二布线布置，所述第一布线布置包括与所述第一光电转换区域重叠的线性形布线段，所述第二布线布置包括与所述第一晶体管和所述第二晶体管重叠的一个或多个非线性形布线段。
[0285]
(16)
[0286]
(15)中所述的摄像装置，其中，所述线性形布线段以规则间隔布置并沿第一方向或垂直于所述第一方向的第二方向延伸。
[0287]
(17)
[0288]
(15)至(16)中的一项或多项所述的摄像装置，其中，所述布线层还包括：
[0289]
第二级布线，所述第二级布线比所述第一级布线更远离所述第一光电转换区域并且与所述第一级布线之间的空间重叠。
[0290]
(18)
[0291]
(15)至(17)中的一项或多项所述的摄像装置，其中，所述第二布线布置使所述第一晶体管和所述第二晶体管电连接。
[0292]
(19)
[0293]
(15)至(18)中的一项或多项所述的摄像装置，进一步包括：
[0294]
第二基板，所述第二基板接合至所述第一基板，所述第二基板包括通过所述第一级布线电连接至所述第一转换器的逻辑电路。
[0295]
(20)
[0296]
一种摄像装置，所述摄像装置包括：
[0297]
第一基板，所述第一基板包括第一像素，所述第一像素包括：
[0298]
第一光电转换区域，所述第一光电转换区域设置在所述第一基板中并将入射光转换为第一电荷；和
[0299]
第一读出电路，所述第一读出电路包括将所述第一电荷转换为第一对数电压信号的第一转换器，所述第一转换器包括连接到所述第一光电转换区域的第一晶体管和连接到所述第一晶体管的第二晶体管；
[0300]
布线层，其在所述第一基板上，并且包括按照与所述第一光电转换区域重叠的第一布置以及与所述第一晶体管和所述第二晶体管重叠的第二布置布置的第一级布线，所述第二布置不同于所述第一布置；以及
[0301]
第二基板，所述第二基板接合至所述第一基板并包括用于处理所述第一对数电压信号的逻辑电路。