高速串行链路的设计方法、装置、电子设备及存储介质与流程

1.本技术涉及电路设计技术领域，尤其涉及一种高速串行链路的设计方法、装置、电子设备及存储介质。


背景技术：

2.随着高速串行信号传输速率以及高速串行链路的复杂度的不断提高，在进行pcb设计时需要更多的考虑高速串行链路设计的合理性和有效性，若设计的高速串行链路不能满足设计要求，则不仅浪费设计资源，还严重影响生产效率。
3.如果设计人员在设计高速串行链路时能够准确把握设计参数，则将有助于设计人员更加高效地设计出符合设计要求的高速串行链路。


技术实现要素：

4.基于上述需求，本技术提出一种高速串行链路的设计方法、装置、电子设备及存储介质，能够辅助设计人员准确把握设计参数，更快地设计出符合设计要求的高速串行链路。
5.本技术第一方面提供了一种高速串行链路的设计方法，该方法包括：搭建由传输线模型、高速连接器模型及过孔模型组成的高速串行链路模型；通过测量所述高速串行链路模型在不同过孔参数下的阻抗，确定符合设计要求的过孔参数；和/或，根据所述高速串行链路模型在不同传输线长度时的有源仿真眼图，确定符合设计要求的传输线长度。
6.在第一方面的一种实现方式中，通过测量所述高速串行链路模型在不同过孔参数下的阻抗，确定符合设计要求的过孔参数，包括：通过调整所述高速串行链路模型的过孔参数，以及测量所述高速串行链路模型在不同过孔参数下的阻抗一致性，确定使所述高速串行链路模型的阻抗符合设计要求的过孔参数。
7.在第一方面的一种实现方式中，通过调整所述高速串行链路模型的过孔参数，以及测量所述高速串行链路模型在不同过孔参数下的阻抗一致性，确定使所述高速串行链路模型的阻抗符合设计要求的过孔参数，包括：测量所述高速串行链路模型的阻抗一致性，并判断所述高速串行链路模型的阻抗一致性是否符合目标阻抗；若不符合目标阻抗，则调整所述高速串行链路模型的过孔参数并测量所述高速串行链路模型在不同过孔参数下的阻抗一致性，直至所述高速串行链路模型的阻抗一致性符合目标阻抗；将所述高速串行链路模型的阻抗一致性符合目标阻抗时的过孔参数，确定为使所述高速串行链路模型的阻抗符合设计要求的过孔参数。
8.在第一方面的一种实现方式中，根据所述高速串行链路模型在不同传输线长度时的有源仿真眼图，确定符合设计要求的传输线长度，包括：通过调整所述高速串行链路模型的传输线的长度，以及测量所述高速串行链路模型在不同传输线长度时的有源仿真眼图的眼高和眼宽，确定使所述高速串行链路模型的信号传输质量符合设计要求的传输线长度。
9.在第一方面的一种实现方式中，通过调整所述高速串行链路模型的传输线的长度，以及测量所述高速串行链路模型在不同传输线长度时的有源仿真眼图的眼高和眼宽，确定使所述高速串行链路模型的信号传输质量符合设计要求的传输线长度，包括：在所述高速串行链路模型两端分别添加发送端和接收端，并基于所述发送端和所述接收端对所述高速串行链路模型进行信号传输仿真；获取对所述高速串行链路模型进行信号传输仿真的仿真眼图，并判断所述仿真眼图是否符合预设的眼高和眼宽要求；若不符合预设的眼高和眼宽要求，则至少调整所述高速串行链路模型的传输线长度并测量所述高速串行链路模型在不同传输线长度时的仿真眼图的眼高和眼宽，直至对所述高速串行链路模型进行信号传输仿真的仿真眼图符合预设的眼高和眼宽要求；将对所述高速串行链路模型进行信号传输仿真的仿真眼图符合预设的眼高和眼宽要求时的传输线长度，确定为使所述高速串行链路模型的信号传输质量符合设计要求的传输线长度。
10.在第一方面的一种实现方式中，至少调整所述高速串行链路模型的传输线长度并测量所述高速串行链路模型在不同传输线长度时的仿真眼图的眼高和眼宽，包括：调整所述高速串行链路模型的传输线长度和过孔参数，并测量所述高速串行链路模型在不同传输线长度和过孔参数时的仿真眼图的眼高和眼宽；所述方法还包括：将对所述高速串行链路模型进行信号传输仿真的仿真眼图符合预设的眼高和眼宽要求时的过孔参数，确定为使所述高速串行链路模型的信号传输质量符合设计要求的过孔参数。
11.在第一方面的一种实现方式中，所述方法还包括：根据所述高速串行链路模型在不同传输线长度和不同的发送端与接收端均衡值时的有源仿真眼图，确定所述高速串行链路模型的工作裕量。
12.在第一方面的一种实现方式中，根据所述高速串行链路模型在不同传输线长度和不同的发送端与接收端均衡值时的有源仿真眼图，确定所述高速串行链路模型的工作裕量，包括：通过测量所述高速串行链路模型在不同的状态组合下的有源仿真眼图的眼高和眼宽，确定所述高速串行链路模型的工作裕量；其中，所述不同的状态组合，为不同的传输线长度和不同的发送端与接收端的均衡值的组合。
13.在第一方面的一种实现方式中，通过测量所述高速串行链路模型在不同的状态组合下的有源仿真眼图的眼高和眼宽，确定所述高速串行链路模型的工作裕量，包括：在各种状态组合下，分别对所述高速串行链路模型进行信号传输仿真，并获取仿真眼图；
分别确定每一仿真眼图是否满足预设的眼高和眼宽要求；根据满足预设的眼高和眼宽要求的仿真眼图的数量，确定所述高速串行链路模型的工作裕量。
14.在第一方面的一种实现方式中，所述传输线模型的线长和传输损耗正相关。
15.在第一方面的一种实现方式中，所述过孔参数包括过孔半径、反焊盘尺寸和回流地孔分布中的至少一项。
16.本技术第二方面提出一种高速串行链路的设计装置，包括：链路搭建模块，用于搭建由传输线模型、高速连接器模型及过孔模型组成的高速串行链路模型；测试验证模块，用于通过测量所述高速串行链路模型在不同过孔参数下的阻抗，确定符合设计要求的过孔参数；和/或，根据所述高速串行链路模型在不同传输线长度时的有源仿真眼图，确定符合设计要求的传输线长度。
17.本技术第三方面提出一种电子设备，包括：存储器和处理器；其中，所述存储器与所述处理器连接，用于存储程序；所述处理器，用于通过运行所述存储中的程序，实现第一方面提出的高速串行链路的设计方法。
18.本技术第四方面提出一种存储介质，所述存储介质上存储有计算机程序，所述计算机程序被处理器运行时，实现第一方面提出的高速串行链路的设计方法。
19.本技术提出的高速串行链路的设计方法，在设计高速串行链路时，先搭建由传输线模型、高速连接器模型及过孔模型组成的高速串行链路模型，然后通过测量该高速串行链路模型在不同过孔参数下的阻抗确定符合设计要求的过孔参数，和/或，根据该高速串行链路模型在不同传输线长度时的有源仿真眼图，确定符合设计要求的传输线程度。该方法能够通过模型仿真的方式确定符合设计要求的高速串行链路结构参数，从而能够辅助设计人员准确把握设计参数，更快地设计出符合设计要求的高速串行链路。
20.进一步的，该设计方法针对高速串行链路中的关键结构，即过孔和传输线，进行重点分析，从而能够更加快速地把握对链路性能起关键作用的影响因素，更加有针对性地对链路结构进行优化设计，因此能够更进一步地提高设计效率、节约设计资源。
附图说明
21.为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
22.图1为本技术实施例提供的pcb过孔示意图。
23.图2为本技术实施例提供的一种高速串行链路仿真测试电路模型的示意图。
24.图3为本技术实施例提供的一种高速串行链路的设计方法的流程示意图。
25.图4为本技术实施例提供的高速串行链路模型的结构示意图。
26.图5为本技术实施例提供的对高速串行链路模型进行无源仿真测试的处理流程示
意图。
27.图6为本技术实施例提供的对高速串行链路模型进行有源仿真测试的处理流程示意图。
28.图7为本技术实施例提供的对高速串行链路模型进行有源仿真测试的测试电路示意图。
29.图8为本技术实施例提供的一种高速串行链路的设计装置的结构示意图。
30.图9为本技术实施例提供的一种电子设备的结构示意图。
具体实施方式
31.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
32.由于高速串行链路在数据传输上的巨大优势，高速串行互连技术成为了相关行业的关注热点，并使得高速串行链路设计成为了当前pcb（printed circuit board，印刷电路板）设计中的最主要工作内容。
33.依托pcb而实现的高速串行链路，主要由传输线、过孔、连接器构成。
34.其中，传输线是指有信号回流的信号线（由两条一定长度导线组成，一条是信号传播路径，另一条是信号返回路径），最常见的传输线即为pcb板上的走线。
35.典型pcb中的传输线结构是由嵌入或临近电介质或绝缘材料，并且具有一个或多个参考平面的导线构成。典型pcb中的金属是铜，即以铜质导线制作传输线，而电介质是一种叫fr4的玻璃纤维。
36.过孔是多层pcb的重要组成部分，起着连接不同层信号的作用。从工艺制程上来说，pcb过孔一般分为3类：盲孔、埋孔和通孔，如图1所示。
37.连接器则用于连接不同的串行链路，尤其用于连接不同的的pcb板上的串行链路。例如连接不同pcb板上的传输线。
38.基于上述的传输线、过孔和连接器，可以通过改变传输线长度、过孔数量、连接器的数量，组合设计出不同长度、不同复杂度的高速串行链路。例如，可以组合得到“传输线-过孔-传输线-连接器-传输线”、“传输线-过孔-传输线-过孔-传输线-连接器-过孔-传输线”、“传输线-连接器-传输线-过孔-传输线-连接器-传输线-过孔-传输线”等不同结构的高速串行链路。
39.此外，通过改变传输线、过孔、连接器的特性参数，还可以达到调节高速串行链路性能的目的，例如可以调节链路阻抗一致性、链路传输信号的性能（例如信号完整性）等。此外，pcb板材、走线方式等，也会对高速串行链路的性能带来一定影响。
40.整体而言，传输线、过孔和连接器是搭建高速串行链路的最主要链路结构，同时也是影响链路性能的关键结构。为了设计出符合设计要求的高速串行链路，硬件设计人员需要综合考虑pcb板材、传输线、过孔、连接器等对于链路性能的影响。
41.然而，一般的硬件设计人员无法有效把握上述因素对于链路性能的影响，通行的做法是基于芯片厂商提供的参考设计及板材厂商所提供的数据进行依靠经验的对比分析。
这种设计方法具有一定的盲目性，对于高速串行链路设计有很大的局限性，难以保证能够设计出符合设计需求的高速串行链路。
42.为了能够更高效地设计出符合设计需求的高速串行链路，设计人员将仿真验证方案应用于高速串行链路设计，从而使得设计的高速串行链路满足设计要求。具体做法是在pcb高速串行链路设计完毕后，对其进行仿真验证，测试链路的阻抗一致性及信号完整性等是否符合设计需求。若仿真结果不符合设计要求，则重新改版设计。该方案虽然能够保证最终设计的高速串行链路符合设计需求，但是每次仿真不通过时均需要重新改版设计，会造成时间及人力成本、生产成本的巨大浪费。
43.为了进一步提高设计效率，业内还提出pcb设计前的仿真验证，即在设计实际的pcb高速串行链路之前，先通过仿真软件搭建高速串行链路模型，然后对搭建的高速串行链路模型进行仿真测试，验证其性能是否符合设计需求，若不符合需求，则在仿真软件上直接修改高速串行链路模型的链路参数，直至仿真的高速串行链路模型的性能符合设计需求。然后，再按照经仿真验证符合设计需求的高速串行链路模型，设计实际的高速串行链路产品。
44.作为一种示例，图2示出了高速串行链路设计前仿真的一种仿真电路模型图。该仿真电路模型包括发射器tx、接收器rx，以及位于发射器tx和接收器rx之间的高速串行链路模型。该高速串行链路模型是由传输线、过孔、连接器等构成的与高速串行链路设计目标的链路结构相一致的串行链路（在图中并未画出其具体结构）。此外，在高速串行链路模型的输入端、输出端以及接收器rx的输出端，分别设置用于测量信号眼图的示波器。
45.在仿真测试过程中，通过示波器测量信号流过高速串行链路模型的信号眼图，从而判断高速串行链路的性能是否能够符合设计需求，若不符合，则对高速串行链路模型的参数进行校正及重新测试。
46.上述的仿真测试方案将高速串行链路视为一个整体并作为被测对象，当测试不通过时，需对该高速串行链路整体进行分析及参数校正。但是，如上文所述，高速串行链路性能是受多方面因素影响的，基于上述的仿真测试，在对高速串行链路模型的参数进行校正时，常规的做法是随机调整整个链路的各部分结构参数，尝试不同的参数组合，并分别测试链路性能，直至链路模型的性能符合设计需求。
47.可见，上述的设计前仿真测试，在每次参数校正时均需要对整个链路进行分析及参数校正，需要花费较长的仿真时间及较大的计算资源，对于提升高速串行链路设计效率的作用有限。
48.基于上述技术现状，本技术的发明人经过研究和对比分析，提出了一种更加高效的高速串行链路设计方案，能够显著提升高速串行链路设计效率。下面，通过多种实施例，对本技术所提出的高速串行链路设计方案进行示例性介绍。
49.示例性方法首先，本技术实施例提供了一种高速串行链路的设计方法，该方法可示例性的应用于智能处理设备，从而实现高速串行链路的自动化设计。
50.该智能处理设备，可以为计算机、智能终端、单片机等各种类型的具备数据处理功能的电子设备。在本技术实施例中，上述的智能处理设备，特指具备高速串行链路设计能力并且具有高速串行链路仿真测试能力的设备。上述的高速串行链路设计能力，使得上述的
智能处理设备能够搭建不同结构、不同参数的高速串行链路或者能够对已有的高速串行链路进行结构、参数的调整；上述的高速串行链路仿真测试能力，使得上述的智能处理设备能够对其搭建的高速串行链路进行仿真测试，具体的仿真测试项目则为常规的高速串行链路仿真测试项目。例如，上述的智能处理设备可以调用或控制仿真软件，通过执行模型构建以及模型仿真测试操作，实现高速串行链路模型搭建及模型仿真测试。
51.参见图3所示，本技术实施例提出的高速串行链路设计方法，包括：s301、搭建由传输线模型、高速连接器模型及过孔模型组成的高速串行链路模型。
52.具体的，上述的传输线模型，是通过仿真软件创建的，代表链路设计目标对应的高速串行链路中的所有传输线的传输线模型。该传输线模型的长度，等于链路设计目标对应的高速串行链路中的各段传输线的长度总和，该传输线模型的类型与链路设计目标对应的高速串行链路中的传输线类型相同，该传输线模型的参数与链路设计目标对应的高速串行链路中的传输线参数相符。
53.作为一种优选的设计方案，本技术实施例创建的上述的传输线模型，为简单的差分传输线模型，该差分传输线模型的可调参数只有板材参数和铜箔粗糙度两项，其他参数均为定值。此外，对该差分传输线模型的阻抗进行设置，使其阻抗符合链路设计目标的阻抗要求，并设置其线长与其传输损耗正相关，从而可以通过改变该差分传输线模型的线长来改变其传输损耗。
54.其中，链路设计目标的阻抗要求，具体是使信号在链路传输线中传输时的信号完整性满足设计要求的链路阻抗。通常情况下，信号在高速串行链路的传输线中传输遇到阻抗不连续点时会存在反射现象，而反射会导致信号能量的损失，从而导致经高速串行链路传输后的信号不完整。若高速串行链路传输线的阻抗满足设计目标的阻抗要求，则能够使信号在链路中传输时的反射最小，也就是使信号在链路中传输时的损失最小，从而使信号完整性满足设计要求。
55.具体而言，传输线所传输的信号类型不同时，其对信号的反射作用也不同。因此，上述的链路设计目标的阻抗要求，根据链路需要传输的信号的类型的不同而不同，例如可以视不同的信号类型，将上述的差分传输线的阻抗设置为85欧、93欧、100欧等，即，使差分传输线各部分的阻抗与设定的阻抗值的偏差在预设范围内，从而使整条传输线的阻抗一致性较好。
56.示例性的，通过调整差分传输线的铜箔厚度、线宽线距以及板材参数等，可以实现对差分传输线的阻抗调整。
57.上述的高速连接器模型，具体可用于连接不同的传输线，例如连接不同主板上的差分传输线。该高速连接器的结构和特性参数，可以按照常规的pcb线路连接器设计，由于本技术实施例将其应用于高速串行链路的传输线的连接，因此将其命名为“高速连接器”。
58.在实际的高速串行链路设计中，链路中的高速连接器，可以是根据高速串行链路需求设计的连接器，也可以是采用第三方提供的连接器，本技术实施例示例性地采用第三方提供的连接器，即采用第三方提供的高速连接器设计高速串行链路。
59.基于上述的高速串行链路设计思想，获取第三方提供的连接器的属性参数，例如获取连接器的s参数，然后在仿真软件中导入该连接器的s参数，即可在仿真软件中生成连接器模型，即得到上述的高速连接器模型。
60.上述的高速连接器模型的数量，可以视高速串行链路设计目的而设置。例如，假设高速串行链路设计目的是设计包含3个高速连接器的高速串行链路，则将上述的高速连接器模型的数量设置为3，也就是在搭建的高速串行链路模型中，包括3个高速连接器模型。
61.另外需要说明的是，在实际仿真测试中，由于第三方提供的连接器的s参数是固定的，在高速串行链路设计中并不能随意调整连接器的参数，因此上述的高速连接器模型也设置为参数不可调的连接器模型，在本技术实施例所搭建的高速串行链路模型中，该高速连接器模型的性能，例如其回波损耗等，是固定不变的。因此，当需要对高速串行链路模型进行性能优化或参数调整时，并不能对高速连接器模型进行参数调整及优化，而只能对其他部分进行调整。
62.可以理解，如果在设计高速串行链路时不采用第三方提供的连接器成品，而是自行设计高速连接器，则可以基于设计需求自由地对高速连接器的参数或性能进行调整。相应的，在该设计思想下，上述的高速连接器模型为自行设计的连接器模型，而并非是直接采用第三方提供的连接器模型，可以基于设计需求对该高速连接器模型的参数或性能进行调整。
63.上述的过孔模型，是适用于上述的传输线模型，用于连接不同的传输线模型线段的过孔模型。该过孔模型的类型，与上述的传输型模型的类型相同。例如，上述的传输线模型为差分传输线模型，则该过孔模型为差分过孔模型。
64.该过孔模型的数量，则根据高速串行链路设计目标对应的高速串行链路需要跨越的pcb层的数量而确定。例如，假设高速串行链路设计目标对应的高速串行链路需要跨越3个pcb层，则需要利用2组过孔实现链路在3个pcb层上的走线，因此需要设置2个过孔模型，来仿真高速串行链路中的2组过孔。
65.另外，上述的过孔模型的关键结构参数是可调的，该关键结构参数包括过孔半径、反焊盘尺寸、回流地孔分布中的至少一项。也就是说，在仿真测试过程中，可以对上述过孔模型的过孔半径、反焊盘尺寸、回流地孔分布中的至少一项进行调整，并且可以通过变量参数扫描调整的方式进行过孔参数调整。而对于其他的过孔参数，由于其对过孔以及链路性能的影响系数较小，因此本技术实施例直接将其设置为固定值或理论的最优值，在仿真测试过程中将这些参数设置为不可调状态。
66.作为一种示例性的模型创建方式，本技术实施例在ads仿真软件中创建上述的传输线模型，同时，在hfss仿真软件中创建过孔模型；然后，在ads仿真软件中，通过高速连接器的s参数导入高速连接器模型，以及将创建的过孔模型的参数导入ads仿真软件，从而在ads仿真软件中创建过孔模型；最后，将传输线模型、高速连接器模型和过孔模型连接，构成高速串行链路模型。
67.其中，传输线模型的线长，根据最终设计目标而设置，例如最终设计目标是设计传输线总长（包括位于不同pcb层或者不同pcb板上的所有传输线的总长度）1米的高速串行链路，则上述的传输线模型的线长设置为1米。高速连接器模型以及过孔模型的数量，与最终设计目标对应的高速串行链路中的高速连接器和过孔的数量相同。而对于传输线模型、高速连接器模型和过孔模型之间的连接关系，则可以灵活调整。
68.例如，假设高速串行链路设计目标是设计传输线总成2米，并且会跨越两个pcb板，以及在两个pcb板上总共跨越3个pcb层的高速串行链路。则经分析可确定，该链路需要1个
连接器、2组过孔，以及总长2米的传输线。基于上述设计需求，本技术实施例创建线长为2米的传输线模型，以及创建1个高速连接器模型和2个过孔模型。基于上述的各个模型，可以搭建得到如图4所示的高速串行链路模型。
69.图4所示的高速串行链路模型中，并不限定各个模型的位置和相互位置关系，只要各个模型的数量与实际设计需求相符即可。
70.本技术实施例上述步骤s301在搭建高速串行链路模型时，只在链路模型中搭建了对高速串行链路的性能影响系数较大的链路结构，并且设置各个链路结构的对于链路性能有显著影响的参数处于可调状态，从而可以减低该链路模型的复杂度。使得仅通过对关键链路结构以及关键链路结构的主要参数进行调整，就能显著改变整个链路的性能，从而达到快速调整链路性能的目的。
71.而且，本技术实施例在搭建高速串行链路模型时，着重考虑了各个链路结构的数量，而并不限定各个链路结构的连接关系（因为各链路结构的位置关系并不影响链路整体性能，而链路结构的数量则对链路整体性能具有直接影响），从而使得搭建的高速串行链路模型能够不拘泥于理想的高速串行链路结构，进一步提高的高速串行链路模型的搭建效率，有利于提升高速串行链路的整体设计效率。
72.s302、通过测量高速串行链路模型在不同过孔参数下的阻抗，确定符合设计要求的过孔参数。
73.和/或，s303、根据高速串行链路模型在不同传输线长度时的有源仿真眼图，确定符合设计要求的传输线长度。
74.理论情况下，一条合格的高速串行链路，要保证其在无源状态下（无信号传输时）的阻抗满足设计要求，同时要保证其在有源状态下（有信号传输时）的信号完整性满足设计要求。
75.因此，为了达到高速串行链路设计目的，本技术实施例分别对上述的高速串行链路模型进行无源仿真测试及有源仿真测试，以便确定使高速串行链路模型满足设计要求的各项链路参数。
76.其中，在无源仿真测试时，主要对高速串行链路模型的阻抗进行测量，通过调整高速串行链路模型的结构参数，使得高速串行链路模型的阻抗符合设计要求的目标阻抗。
77.经过试验及对比分析发现，在无源状态下，高速串行链路的过孔是影响高速串行链路阻抗的关键因素。因此，在上述的无源仿真测试过程中，当高速串行链路模型的阻抗不符合设计要求的目标阻抗时，对该高速串行链路模型中的过孔模型的结构参数进行调整，直至确定能够使高速串行链路模型的阻抗符合设计要求的目标阻抗的过孔参数，作为符合设计要求的过孔参数。
78.同理，在有源仿真测试时，主要是通过示波器测量信号在高速串行链路模型中传输时的信号眼图（即有源仿真眼图），通过信号眼图观察信号在该高速串行链路模型中传输时的信号完整性，从而判断信号完整性是否满足设计要求。若不满足，则对高速串行链路模型的结构参数进行调整，直至得到满足设计要求的信号眼图。
79.经过试验及对比分析发现，在有源状态下，高速串行链路的传输线损耗是影响信号完整性的关键因素。因此，在上述的有源仿真测试过程中，当信号在高速串行链路模型中
传输时的信号完整性不符合设计要求时，对传输线损耗进行调整。
80.基于上文介绍可知，在本技术实施例搭建的高速串行链路中，传输线的损耗是与传输线的线长正相关的，因此通过调整传输线的长度即可达到调整传输线损耗的目的。当调整的传输线长度使得信号在高速串行链路模型中传输的信号完整性符合设计要求时，停止调整，并且将该传输线长度确定为符合设计要求的传输线长度。
81.上述的无源仿真测试与有源仿真测试，可以分别独立执行，也可以先后执行。在本技术实施例中，示例性地先对高速串行链路模型按照上述的无源仿真测试方案进行仿真测试，再对经过无源仿真测试并且参数优化完毕后（即对过孔参数优化完毕后）的高速串行链路模型进行有源仿真测试，以及对高速串行链路模型的参数（即传输线长度）继续进行优化。
82.可以理解，基于上述的仿真测试而确定的过孔参数及传输线长度，能够使高速串行链路模型的阻抗和信号完整性均符合设计要求。则按照该高速串行链路模型设计实际的高速串行链路，即可得到符合设计要求的高速串行链路。
83.通过上述介绍可见，本技术实施例提出的高速串行链路设计方法，能够通过测量高速串行链路模型在不同过孔参数下的阻抗，确定符合设计要求的过孔参数，以及能够根据高速串行链路模型在不同传输线长度时的有源仿真眼图，确定符合设计要求的传输线长度，从而达到在高速串行链路设计前确定链路参数的目的，利于设计出符合设计要求的高速串行链路。
84.上述的设计方法，抓住了影响链路性能的关键因素，能够通过对高速串行链路模型的关键结构进行参数调整，快速优化链路性能，从而更快地确定出使链路性能符合设计需求的链路参数。具体体现在，通过对直接影响链路阻抗的过孔参数进行调整，使链路在无源状态下的阻抗符合设计要求，以及通过对直接影响信号完整性的传输线长度进行调整，使链路在有源状态下的信号完整性符合设计要求。
85.与传统的链路测试方法不同，本技术所提出的链路设计方法，将仿真测试的重点直接集中到链路的具体结构上，从而可以避免当测试不通过时再从链路全局排查问题点，因此可以提高链路设计效率。
86.另外，本技术实施例为了实现高速串行链路设计而构建的高速串行链路模型，并不是严格与高速串行链路设计目标相一致的链路结构，而是由影响链路性能的关键结构模型搭建而成，并且，对各个关键结构模型的参数进行优化，只保持对链路性能影响系数较大的参数为可调状态。该高速串行链路模型的复杂度更低、规模更小，基于该相对更简单的高速串行链路模型，即可达到设计更复杂的高速串行链路的目的，从而进一步提高的链路设计效率。
87.作为一种示例性的实施方式，按照本技术提出的高速串行链路设计方法，当通过对高速串行链路模型进行无源仿真测试确定符合设计要求的过孔参数时，具体可以通过调整高速串行链路模型的过孔参数，以及测量高速串行链路模型在不同过孔参数下的阻抗一致性，确定使高速串行链路模型的阻抗符合设计要求的过孔参数。
88.其中，高速串行链路的阻抗一致性，是指高速串行链路的各个不同位置的阻抗的一致性。理想情况下，高速串行链路的各个不同位置的阻抗的差异越小，即阻抗一致性越好，则信号在高速串行链路中传输时的能量损失越小，信号完整性就越好。因此，在高速串
行链路设计要求中，可以通过规定高速串行链路的阻抗一致性要求的方式，确保链路的信号传输性能达标。
89.基于上述的链路设计思想，本技术实施例在对搭建的高速串行链路模型进行无源仿真测试时，以链路的阻抗一致性作为测试内容，以链路的阻抗一致性符合设计要求为目标，对链路中的过孔的参数进行调整，确定使链路的阻抗一致性符合设计要求的过孔参数。
90.参见图5所示，上述的过孔参数确定过程包括如下处理步骤：s501、测量高速串行链路模型的阻抗一致性。
91.示例性的，通过测量高速串行链路模型的各个不同位置的阻抗，可以确定高速串行链路的阻抗一致性。其中，测量得到的阻抗一致性，可以用链路不同位置的阻抗的差异百分比表示。
92.上述的测量高速串行链路模型的阻抗一致性，可以示例性地借助搭建该高速串行链路模型的仿真软件的阻抗一致性测量功能实现，或者借助仿真软件的阻抗测量功能，通过测量高速串行链路模型不同位置的阻抗，计算确定该高速串行链路模型的阻抗一致性。
93.s502、判断高速串行链路模型的阻抗一致性是否符合目标阻抗。
94.上述的目标阻抗，是指链路的阻抗差异不超过设定阈值。比如，链路各部分的阻抗差异不超过10%为目标阻抗，则当测量确定高速串行链路各部分的阻抗差异不超过10%时，可以认为链路的阻抗一致性符合目标阻抗。此时跳转到步骤s504执行。
95.若不符合目标阻抗，比如高速串行链路各部分的阻抗差异超过10%时，可以认为链路的阻抗一致性不符合目标阻抗，此时执行步骤s503、调整高速串行链路模型的过孔参数。
96.在调整过孔参数后，返回执行步骤s501，即重新测量高速串行链路的阻抗一致性，以及执行后续的步骤s502，若步骤s502判断不通过，则继续执行步骤s503。
97.重复上述s501~s503的处理，测量高速串行链路模型在不同过孔参数下的阻抗一致性，直至高速串行链路模型的阻抗一致性符合目标阻抗时，停止该重复过程。
98.当某次调整过孔参数后，高速串行链路模型的阻抗一致性符合目标阻抗时，执行步骤s504、将高速串行链路模型的阻抗一致性符合目标阻抗时的过孔参数，确定为使高速串行链路模型的阻抗符合设计要求的过孔参数。
99.上述处理过程通过调整高速串行链路模型中的过孔参数，使得链路的阻抗一致性符合设计要求。其中不仅实现了通过调整关键链路结构对链路阻抗进行优化设计，而且对于过孔参数的优化，完全以链路的阻抗一致性为依据，只有当链路的阻抗一致性不通过时才对过孔参数进行优化，从而可以避免对过孔进行无效的过度优化，保证了仿真测试及设计效率。
100.当通过对高速串行链路模型进行有源仿真测试，根据有源仿真测试的信号眼图，确定符合设计要求的传输线长度时，具体可以通过调整高速串行链路模型的传输线的长度，以及测量高速串行链路模型在不同传输线长度时的有源仿真眼图的眼高和眼宽，确定使高速串行链路模型的信号传输质量符合设计要求的传输线长度。
101.信号眼图是用于分析系统信号传输性能的常用方法，该方法通过示波器来观察系统中的信号波形类分析码间串扰和噪声对系统性能造成的影响。由于示波器上的图像外形好似人的眼睛，因此将其称为“眼图”。通常，二进制信号传输时的眼图只会显示一只“眼睛”，三进制信号传输则会显示两只“眼睛”。在无码间串扰和噪声的理想信道中，由于波形
无失真且每个码元都重叠在一起，示波器上的图像会是迹线又细又清晰的“眼睛”，此时“眼”开启得最大；当码间串扰出现时，由于波形有失真且码元不完全交叠，眼图的迹线就不会那么清晰，导致“眼睛”部分闭合，如果再加上噪声的影响，就会使得眼图的线条变得模糊，“眼睛”睁得更小。所以，“眼睛”闭合的程度反映了信号失真的大小，同样也可以用于表示高速串行链路中传输的信号的完整性。
102.而信号眼图中的“眼睛”的闭合程度，通常通过“眼睛”的眼高和眼宽来量化，眼高和眼宽的值越大，说明“眼睛”睁得越大，信号质量越好，相反，眼高和眼宽的值越小，说明“眼睛”睁得越小，信号质量越差。
103.基于上述理论，本技术实施例在对上述的高速串行链路模型进行有源仿真测试时，通过采集链路中的信号眼图，并分析信号眼图的眼高和眼宽，来确定信号传输质量，然后基于该信号传输质量对链路参数进行调整，具体是对链路的信号传输线的长度进行调整，直至当通过信号眼图分析确定链路的信号传输质量符合设计要求时，记录链路的信号传输线长度，该传输线长度，即为使高速串行链路模型的信号传输质量符合设计要求的传输线长度。
104.参见图6所示，上述的确定使高速串行链路模型的信号传输质量符合设计要求的传输线长度，具体可以通过执行如下步骤实现：s601、在高速串行链路模型两端分别添加发送端和接收端，并基于发送端和接收端对高速串行链路模型进行信号传输仿真。
105.在图4所示的高速串行链路模型的首尾分别添加发送端tx和接收端rx，即可得到如图7所示的高速串行链路模型有源仿真电路模型。其中，发送端用于发送高速串行信号，而接收端则用于接收经高速串行链路模型传输后的高速串行信号。上述的发送端和接收端可以采用任意参数、任意性能的信号发射器和信号接收器，例如，可以直接从ads仿真软件中导入发射器模型和接收器模型，并分别将其与高速串行链路模型的首尾连接，即可得到如图7所示的有源仿真电路模型。此外，在接收端rx连接示波器，可以用于观察接收端rx所接收到的信号的波形，从而可以根据信号波形判断信号传输质量。
106.基于图7所示的电路模型，在进行有源仿真测试时，由发送端tx发出高速串行信号，该高速串行信号经高速串行链路模型传输后，由接收端rx接收，即实现了对整个信号传输过程的仿真。
107.s602、获取对高速串行链路模型进行信号传输仿真的仿真眼图，并判断仿真眼图是否符合预设的眼高和眼宽要求。
108.具体的，如图7所示，通过设置于接收端rx的示波器，可以采集信号经高速串行链路模型传输后的眼图，即得到仿真眼图。
109.上述的预设的眼高和眼宽要求，是指预先设置的眼高和眼宽的值。当实际获取的仿真眼图的眼高和眼宽的值大于上述的预设的眼高和眼宽的值时，认为仿真眼图符合预设的眼高和眼宽的要求。
110.示例性的，通过ads仿真软件的参数测量功能，可以确定通过示波器获取的仿真眼图的眼高和眼宽值，进而可以判断仿真眼图的眼高和眼宽是否符合预设的眼高和眼宽的要求。
111.若符合预设的眼高和眼宽要求，则执行步骤s604。
112.若不符合预设的眼高和眼宽要求，则执行步骤s603、至少调整高速串行链路模型的传输线长度。
113.然后，返回执行步骤s602，获取对高速串行链路模型进行信号传输仿真的仿真眼图，并判断仿真眼图是否符合预设的眼高和眼宽要求。
114.重复执行上述的步骤s602和s603，测量高速串行链路模型在不同传输线长度时的仿真眼图的眼高和眼宽，直至对高速串行链路模型进行信号传输仿真的仿真眼图符合预设的眼高和眼宽要求。
115.具体的，仿真眼图的眼高和眼宽符合预设的眼高和眼宽要求，说明信号经高速串行链路模型传输后的信号质量比较好，此时可以认为高速串行链路模型的信号传输质量符合设计要求，因此可以停止测试，执行后续步骤s604。
116.相反，如果仿真眼图的眼高和眼宽不符合预设的眼高和眼宽要求，则说明信号经高速串行链路模型传输后的信号质量不够好，此时可以认为高速串行链路的信号传输质量不符合设计要求，因此需要对高速串行链路模型的参数进行校正。
117.由于高速串行链路的传输损耗是影响其信号传输质量的关键，而链路的传输损耗又与链路传输线长度正相关，因此，在有源仿真测试的仿真眼图不符合预设的眼高和眼宽要求时，调整高速串行链路模型的传输线长度，具体是缩短高速串行链路模型的传输线长度，以降低链路的传输损耗。
118.然后，再重新对调整后的链路进行信号传输仿真测试，以及执行步骤s602、获取对高速串行链路模型进行信号传输仿真的仿真眼图，并判断仿真眼图是否符合预设的眼高和眼宽的要求。
119.若符合，则继续执行后续步骤s604；若不符合，则再次通过执行步骤s603调整高速串行链路模型的传输线长度，以及返回执行步骤s602。
120.通过重复上述的步骤s602和s603，重复地调整高速串行链路模型的传输线长度，以及测量高速串行链路模型在不同传输线长度时的仿真眼图的眼高和眼宽，直至对高速串行链路模型进行信号传输仿真的仿真眼图符合预设的眼高和眼宽要求时，结束上述重复过程，跳转到步骤s604。
121.s604、将对高速串行链路模型进行信号传输仿真的仿真眼图符合预设的眼高和眼宽要求时的传输线长度，确定为使高速串行链路模型的信号传输质量符合设计要求的传输线长度。
122.在上述的信号传输仿真过程中，当测试确定仿真眼图的眼高和眼宽符合预设的要求时，记录高速串行链路的传输线长度，并将该传输线长度，确定为使高速串行链路模型的信号传输质量符合设计要求的传输线长度。可以理解，按照此时的高速串行链路模型的传输线长度设计实际的高速串行链路的传输线长度，即可使实际的高速串行链路的信号传输质量符合设计要求。
123.上述的有源仿真测试过程，对影响链路信号传输质量的关键链路结构进行参数调整，从而将仿真测试的重点集中到关键链路结构上，因此能够更快地将链路的信号传输质量调整至符合设计要求的状态，能够达到更高效地设计出满足信号传输质量要求的高速串行链路的目的。
124.进一步的，本技术的发明人在试验和实践中发现，高速串行链路的过孔会影响高
速串行链路的阻抗，进而会影响高速串行链路的信号传输质量。因此，在上述的信号传输仿真测试过程中，当对高速串行链路模型进行信号传输仿真的仿真眼图的眼高和眼宽不符合预设的眼高和眼宽要求时，除了调整高速串行链路模型的传输线长度之外，还可以对高速串行链路模型的过孔参数进行调整，以及，测量高速串行链路模型在调整后的传输线长度和过孔参数时的仿真眼图的眼高和眼宽。
125.按照上述调整方式，通过反复调整高速串行链路模型的传输线长度和过孔参数，以及测量高速串行链路模型在不同的传输线长度和过孔参数时的仿真眼图的眼高和眼宽，寻找使高速串行链路模型的信号传输仿真眼图的眼高和眼宽符合预设的眼高和眼宽要求的传输线长度和过孔参数，并将其确定为使高速串行链路模型的信号传输质量符合设计要求的传输线长度和过孔参数。
126.另外，由于高速串行链路的过孔是影响高速串行链路的阻抗一致性的关键。当经过上述的无源仿真测试，通过调整高速串行链路模型的过孔参数使高速串行链路模型的阻抗一致性符合设计要求后，在上述的有源仿真测试过程中，如果再次对过孔参数进行调整，可能会导致高速串行链路模型的阻抗一致性不满足设计要求。为了使得高速串行链路模型的阻抗一致性和信号传输质量均符合设计要求，可以在上述的对高速串行链路模型的传输线长度和过孔参数进行调整的过程中，同时测量模型的阻抗一致性以及测量信号传输仿真眼图的眼高和眼宽，寻找使高速串行链路模型的阻抗一致性以及仿真眼图的眼高和眼宽均符合相应的设计要求的传输线长度和过孔参数，作为最终确定的传输线长度和过孔参数。
127.更进一步的，有些高速串行链路需要在发送端和接收端处于不同的均衡值状态下应用，因此应当设计能够在特定的发送端和接收端均衡值条件下，满足信号传输要求的高速串行链路。
128.此时，在上述的有源仿真测试过程中，还可以对发送端和接收端的均衡值进行调整，从而使高速串行链路模型在不同的发送端和接收端均衡值状态下进行信号传输，并按照上述实施例介绍的设计方法，确定使高速串行链路模型的信号传输质量符合设计要求的传输线长度和/或过孔参数。
129.其中，对发送端和接收端的均衡值进行调整，具体可以通过调整发送端和接收端内部的串行/解串器serdes的均衡参数实现。
130.作为一种更加优选的实施方式，在经过上述的无源仿真测试以及有源仿真测试之后，或者在进行上述的有源仿真测试的同时，还可以根据高速串行链路模型在不同传输线长度和不同的发送端与接收端均衡值时的有源仿真眼图，确定该高速串行链路模型的工作裕量。
131.其中，高速串行链路的工作裕量，用于表示高速串行链路在不同的发送端和接收端均衡值时能够满足信号传输要求的能力。若高速串行链路能够在较多种不同的发送端和接收端均衡值时满足信号传输质量的设计要求，则说明该高速串行链路的工作裕量较大，相反，若高速串行链路只能在一种或少量几种不同的发送端和接收端均衡值时满足信号传输质量的设计要求，则说明该高速串行链路的工作裕量较小。工作裕量的大小，能够一定程度上反映高速串行链路的本身的性能优劣。
132.如上文所述，传输线长度是影响高速串行链路的信号传输质量的关键因素。因此，当测试高速串行链路模型在不同的发送端与接收端均衡值时的信号传输质量时，应当结合
对链路的传输线长度的调整，如果通过对高速串行链路模型的传输线长度进行调整能够使得高速串行链路模型在某一发送端和接收端均衡值状态下的信号传输质量满足设计要求，则认为该高速串行链路模型在该发送端和接收端均衡值状态下满足信号传输质量设计要求。
133.示例性的，本技术实施例通过测量上述的高速串行链路模型在不同的状态组合下的有源仿真眼图的眼高和眼宽，确定高速串行链路模型的工作裕量。
134.其中，不同的状态组合，为不同的传输线长度与不同的发送端和接收端的均衡值的组合。
135.上述的不同的状态组合，可以通过固定传输线长度，调整发送端和接收端的均衡值实现，也可以通过固定发送端和接收端的均衡值，调整传输线长度而实现。
136.具体而言，在对上述的高速串行链路模型进行信号传输仿真测试时，可以设定链路的传输线长度为某一定值，然后遍历发送端和接收端的各种均衡值组合，并通过仿真测试获取高速串行链路模型在各种均衡值组合下（也就是在不同的状态组合下）的有源仿真眼图，以及通过有源仿真眼图的眼高和眼宽，判断是否满足预设的眼高和眼宽要求；在遍历完发送端和接收端的所有均衡值组合后，更改链路的传输线长度，再次执行上述的均衡值组合遍历及测试过程，并记录测试结果，直至遍历完所有的传输线长度。
137.或者，也可以是先设定发送端和接收端的均衡值为某一组合值，然后改变高速串行链路模型的传输线长度，并通过仿真测试获取高速串行链路模型在不同的传输线长度时（也就是在不同的状态组合下）的有源仿真眼图，以及通过有源仿真眼图的眼高和眼宽，判断是否满足预设的眼高和眼宽要求；在遍历完高速串行链路模型的各种传输线长度后，更改发送端和接收端的均衡值，再次执行上述的测试过程，并记录测试结果，直至遍历完所有的发送端和接收端的均衡值组合。
138.经过上述的仿真测试过程，能够确定高速串行链路模型在各种状态组合下的仿真眼图的眼高和眼宽是否满足预设的眼高和眼宽要求，也就是可以确定高速串行链路模型在各种状态组合下是否能够满足信号传输质量要求。
139.进而，统计在上述的仿真测试过程中得到的满足预设的眼高和眼宽要求的仿真眼图的数量，也就是统计上述的高速串行链路模型在多少种状态组合下能够满足信号传输质量要求，即可确定高速串行链路模型的工作裕量。具体的，满足预设的眼高和眼宽要求的仿真眼图的数量，等于高速串行链路模型的工作裕量。
140.例如，假设上述的高速串行链路模型在20种状态组合下进行有源仿真测试时得到的仿真眼图满足预设的眼高和眼宽要求，则说明在上述的有源仿真测试过程中得到了20个满足预设的眼高和眼宽要求的仿真眼图，此时可以确定该高速串行链路模型的工作裕量为20，即该高速串行链路模型能够在20种状态组合下满足信号传输质量要求。进一步的，还可以记录该高速串行链路模型满足信号传输质量要求的20种状态组合的具体组合参数，即记录这20种状态组合所对应的传输线长度以及发送端和接收端的均衡值，进而可以更加明确该高速串行链路模型能够在哪些状态组合下取得理想的信号传输效果。
141.通过上述介绍可见，本技术实施例提出的高速串行链路的设计方法，不仅能够针对链路的关键结构进行测试及参数调整，从而更加快速地确定符合设计要求的高速串行链路的结构参数，也就是更加快速地设计出符合设计要求的高速串行链路，而且能够确定设
计出的高速串行链路的工作裕量，明确设计出的高速串行链路在哪些状态下能够满足设计要求，从而能够更进一步提高高速串行链路设计效率。
142.示例性装置与上述的高速串行链路的设计方法相对应的，本技术实施例还提供了一种高速串行链路的设计装置，参见图8所示，该装置包括：链路搭建模块100，用于搭建由传输线模型、高速连接器模型及过孔模型组成的高速串行链路模型；测试验证模块110，用于通过测量所述高速串行链路模型在不同过孔参数下的阻抗，确定符合设计要求的过孔参数；和/或，根据所述高速串行链路模型在不同传输线长度时的有源仿真眼图，确定符合设计要求的传输线长度。
143.上述的高速串行链路的设计装置，可示例性的应用于智能处理设备，从而使智能处理设备具备自动设计高速串行链路的功能。
144.该智能处理设备，可以为计算机、智能终端、单片机等各种类型的具备数据处理功能的电子设备。在本技术实施例中，上述的智能处理设备，特指具备高速串行链路设计能力并且具有高速串行链路仿真测试能力的设备。上述的高速串行链路设计能力，使得上述的智能处理设备能够搭建不同结构、不同参数的高速串行链路或者能够对已有的高速串行链路进行结构、参数的调整；上述的高速串行链路仿真测试能力，使得上述的智能处理设备能够对其搭建的高速串行链路进行仿真测试，具体的仿真测试项目则为常规的高速串行链路仿真测试项目。例如，上述的智能处理设备可以调用或控制仿真软件，通过执行模型构建以及模型仿真测试操作，实现高速串行链路模型搭建及模型仿真测试。
145.作为一种示例性的实施方式，测试验证模块通过测量所述高速串行链路模型在不同过孔参数下的阻抗，确定符合设计要求的过孔参数，包括：通过调整所述高速串行链路模型的过孔参数，以及测量所述高速串行链路模型在不同过孔参数下的阻抗一致性，确定使所述高速串行链路模型的阻抗符合设计要求的过孔参数。
146.作为一种示例性的实施方式，通过调整所述高速串行链路模型的过孔参数，以及测量所述高速串行链路模型在不同过孔参数下的阻抗一致性，确定使所述高速串行链路模型的阻抗符合设计要求的过孔参数，包括：测量所述高速串行链路模型的阻抗一致性，并判断所述高速串行链路模型的阻抗一致性是否符合目标阻抗；若不符合目标阻抗，则调整所述高速串行链路模型的过孔参数并测量所述高速串行链路模型在不同过孔参数下的阻抗一致性，直至所述高速串行链路模型的阻抗一致性符合目标阻抗；将所述高速串行链路模型的阻抗一致性符合目标阻抗时的过孔参数，确定为使所述高速串行链路模型的阻抗符合设计要求的过孔参数。
147.作为一种示例性的实施方式，测试验证模块根据所述高速串行链路模型在不同传输线长度时的有源仿真眼图，确定符合设计要求的传输线长度，包括：通过调整所述高速串行链路模型的传输线的长度，以及测量所述高速串行链路模型在不同传输线长度时的有源仿真眼图的眼高和眼宽，确定使所述高速串行链路模型的信
号传输质量符合设计要求的传输线长度。
148.作为一种示例性的实施方式，通过调整所述高速串行链路模型的传输线的长度，以及测量所述高速串行链路模型在不同传输线长度时的有源仿真眼图的眼高和眼宽，确定使所述高速串行链路模型的信号传输质量符合设计要求的传输线长度，包括：在所述高速串行链路模型两端分别添加发送端和接收端，并基于所述发送端和所述接收端对所述高速串行链路模型进行信号传输仿真；获取对所述高速串行链路模型进行信号传输仿真的仿真眼图，并判断所述仿真眼图是否符合预设的眼高和眼宽要求；若不符合预设的眼高和眼宽要求，则至少调整所述高速串行链路模型的传输线长度并测量所述高速串行链路模型在不同传输线长度时的仿真眼图的眼高和眼宽，直至对所述高速串行链路模型进行信号传输仿真的仿真眼图符合预设的眼高和眼宽要求；将对所述高速串行链路模型进行信号传输仿真的仿真眼图符合预设的眼高和眼宽要求时的传输线长度，确定为使所述高速串行链路模型的信号传输质量符合设计要求的传输线长度。
149.作为一种示例性的实施方式，至少调整所述高速串行链路模型的传输线长度并测量所述高速串行链路模型在不同传输线长度时的仿真眼图的眼高和眼宽，包括：调整所述高速串行链路模型的传输线长度和过孔参数，并测量所述高速串行链路模型在不同传输线长度和过孔参数时的仿真眼图的眼高和眼宽；相应的，测试验证模块还用于：将对所述高速串行链路模型进行信号传输仿真的仿真眼图符合预设的眼高和眼宽要求时的过孔参数，确定为使所述高速串行链路模型的信号传输质量符合设计要求的过孔参数。
150.作为一种示例性的实施方式，所述测试验证模块还用于：根据所述高速串行链路模型在不同传输线长度和不同的发送端与接收端均衡值时的有源仿真眼图，确定所述高速串行链路模型的工作裕量。
151.作为一种示例性的实施方式，根据所述高速串行链路模型在不同传输线长度和不同的发送端与接收端均衡值时的有源仿真眼图，确定所述高速串行链路模型的工作裕量，包括：通过测量所述高速串行链路模型在不同的状态组合下的有源仿真眼图的眼高和眼宽，确定所述高速串行链路模型的工作裕量；其中，所述不同的状态组合，为不同的传输线长度和不同的发送端与接收端的均衡值的组合。
152.作为一种示例性的实施方式，通过测量所述高速串行链路模型在不同的状态组合下的有源仿真眼图的眼高和眼宽，确定所述高速串行链路模型的工作裕量，包括：在各种状态组合下，分别对所述高速串行链路模型进行信号传输仿真，并获取仿真眼图；分别确定每一仿真眼图是否满足预设的眼高和眼宽要求；根据满足预设的眼高和眼宽要求的仿真眼图的数量，确定所述高速串行链路模型的工作裕量。
153.作为一种示例性的实施方式，所述传输线模型的线长和传输损耗正相关。
154.作为一种示例性的实施方式，所述过孔参数包括过孔半径、反焊盘尺寸和回流地孔分布中的至少一项。
155.本实施例提供的高速串行链路的设计装置，与本技术上述实施例所提供的高速串行链路的设计方法属于同一申请构思，可执行本技术上述任意实施例所提供的高速串行链路的设计方法，具备执行该高速串行链路的设计方法相应的功能模块和有益效果。未在本实施例中详尽描述的技术细节，可参见本技术上述实施例提供的高速串行链路的设计方法的具体处理内容，此处不再加以赘述。
156.示例性电子设备本技术另一实施例还提出一种电子设备，参见图9所示，该设备包括：存储器200和处理器210；其中，所述存储器200与所述处理器210连接，用于存储程序；所述处理器210，用于通过运行所述存储器200中存储的程序，实现上述任一实施例公开的高速串行链路的设计方法。
157.具体的，上述电子设备还可以包括：总线、通信接口220、输入设备230和输出设备240。
158.处理器210、存储器200、通信接口220、输入设备230和输出设备240通过总线相互连接。其中：总线可包括一通路，在计算机系统各个部件之间传送信息。
159.处理器210可以是通用处理器，例如通用中央处理器（cpu）、微处理器等，也可以是特定应用集成电路（application-specific integrated circuit，asic），或一个或多个用于控制本技术方案程序执行的集成电路。还可以是数字信号处理器（dsp）、专用集成电路（asic）、现成可编程门阵列（fpga）或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。
160.处理器210可包括主处理器，还可包括基带芯片、调制解调器等。
161.存储器200中保存有执行本技术技术方案的程序，还可以保存有操作系统和其他关键业务。具体地，程序可以包括程序代码，程序代码包括计算机操作指令。更具体的，存储器200可以包括只读存储器（read-only memory，rom）、可存储静态信息和指令的其他类型的静态存储设备、随机存取存储器（random access memory，ram）、可存储信息和指令的其他类型的动态存储设备、磁盘存储器、flash等等。
162.输入设备230可包括接收用户输入的数据和信息的装置，例如键盘、鼠标、摄像头、扫描仪、光笔、语音输入装置、触摸屏、计步器或重力感应器等。
163.输出设备240可包括允许输出信息给用户的装置，例如显示屏、打印机、扬声器等。
164.通信接口220可包括使用任何收发器一类的装置，以便与其他设备或通信网络通信，如以太网，无线接入网（ran），无线局域网(wlan)等。
165.处理器210执行存储器200中所存放的程序，以及调用其他设备，可用于实现本技术上述实施例所提供的任意一种高速串行链路的设计方法的各个步骤。
166.示例性计算机程序产品和存储介质除了上述方法和设备以外，本技术的实施例还可以是计算机程序产品，其包括计算机程序指令，所述计算机程序指令在被处理器运行时使得所述处理器执行本说明书上述“示例性方法”部分中描述的高速串行链路的设计方法中的步骤。
167.所述计算机程序产品可以以一种或多种程序设计语言的任意组合来编写用于执行本技术实施例操作的程序代码，所述程序设计语言包括面向对象的程序设计语言，诸如java、c 等，还包括常规的过程式程序设计语言，诸如“c”语言或类似的程序设计语言。程序代码可以完全地在用户计算设备上执行、部分地在用户设备上执行、作为一个独立的软件包执行、部分在用户计算设备上部分在远程计算设备上执行、或者完全在远程计算设备或服务器上执行。
168.此外，本技术的实施例还可以是存储介质，其上存储有计算机程序，计算机程序被处理器执行本说明书上述“示例性方法”部分中描述的高速串行链路的设计方法中的步骤。
169.上述的电子设备的各个部分的具体工作内容，以及上述的计算机程序产品和上述的存储介质中的计算机程序被处理器运行时的具体处理过程，均可以参见上述的高速串行链路的设计方法的实施例的介绍，本技术实施例不再重复介绍。
170.对于前述的各方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本技术并不受所描述的动作顺序的限制，因为依据本技术，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本技术所必须的。
171.需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。对于装置类实施例而言，由于其与方法实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
172.本技术各实施例方法中的步骤可以根据实际需要进行顺序调整、合并和删减，各实施例中记载的技术特征可以进行替换或者组合。
173.本技术各实施例种装置及终端中的模块和子模块可以根据实际需要进行合并、划分和删减。
174.本技术所提供的几个实施例中，应该理解到，所揭露的终端，装置和方法，可以通过其它的方式实现。例如，以上所描述的终端实施例仅仅是示意性的，例如，模块或子模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个子模块或模块可以结合或者可以集成到另一个模块，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或模块的间接耦合或通信连接，可以是电性，机械或其它的形式。
175.作为分离部件说明的模块或子模块可以是或者也可以不是物理上分开的，作为模块或子模块的部件可以是或者也可以不是物理模块或子模块，即可以位于一个地方，或者也可以分布到多个网络模块或子模块上。可以根据实际的需要选择其中的部分或者全部模块或子模块来实现本实施例方案的目的。
176.另外，在本技术各个实施例中的各功能模块或子模块可以集成在一个处理模块中，也可以是各个模块或子模块单独物理存在，也可以两个或两个以上模块或子模块集成在一个模块中。上述集成的模块或子模块既可以采用硬件的形式实现，也可以采用软件功能模块或子模块的形式实现。
177.专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元
及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本技术的范围。
178.结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件单元，或者二者的结合来实施。软件单元可以置于随机存储器（ram）、内存、只读存储器（rom）、电可编程rom、电可擦除可编程rom、寄存器、硬盘、可移动磁盘、cd-rom、或技术领域内所公知的任意其它形式的存储介质中。
179.最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
180.对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本技术。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本技术的精神或范围的情况下，在其它实施例中实现。因此，本技术将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。