半导体结构及其形成方法与流程

1.本公开涉及半导体技术领域，具体而言，涉及一种半导体结构及其 形成方法。


背景技术：

2.动态随机存储器(dynamic random access memory，dram)因具 有体积小、集成化程度高及传输速度快等优点，被广泛应用于手机、平 板电脑等移动设备中。电容器作为动态随机存储器的核心部件，主要用 于存储电荷。
3.通常在制造形成电容接触窗口时，需采用湿法刻蚀的方式去除部分 区域内的绝缘介质材料，在此过程中，蚀刻溶液易进入其他区域，进而 破坏其他区域的结构，引起器件缺陷。
4.需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公 开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现 有技术的信息。


技术实现要素：

5.本公开的目的在于克服上述现有技术中的不足，提供一种半导体结 构及其形成方法，可防止结构缺陷的产生，提高产品良率。
6.根据本公开的一个方面，提供一种半导体结构的形成方法，包括：
7.提供衬底，所述衬底包括阵列区和外围区，所述阵列区上形成有元 件介质层；
8.在所述阵列区和所述外围区同时形成第一绝缘介质层，蚀刻所述阵 列区内的所述第一绝缘介质层和所述元件介质层，以形成多个间隔分布 的沟槽；
9.对所述沟槽进行填充处理，形成参考隔离结构；
10.对所述参考隔离结构和所述第一绝缘介质层进行回蚀刻处理，形成 隔离结构；
11.在所述阵列区和所述外围区形成第二绝缘介质层，所述第二绝缘介 质层位于所述隔离结构及所述第一绝缘介质层背离所述衬底的一侧；
12.图案化所述第二绝缘介质层，去除所述阵列区的所述第二绝缘层， 以暴露出所述阵列区的所述第一绝缘介质层；
13.去除所述阵列区内的所述第一绝缘介质层，以形成接触窗；
14.去除所述第二绝缘介质层，并在所述接触窗中形成接触材料。
15.在本公开的一种示例性实施例中，所述图案化所述第二绝缘介质层， 去除所述阵列区的所述第二绝缘层，以暴露出所述阵列区的所述第一绝 缘介质层，包括：
16.在所述第二绝缘介质层背离所述衬底的一侧形成光刻胶层；
17.对所述光刻胶进行曝光并显影，形成显影区，所述显影区露出与所 述阵列区正对的所述第二绝缘介质层；
18.在所述显影区对所述第二绝缘介质层进行蚀刻，以形成蚀刻开口， 所述蚀刻开口暴露出位于所述阵列区的所述第一绝缘介质层。
19.在本公开的一种示例性实施例中，所述去除所述阵列区内的所述第 一绝缘介质
层，以形成接触窗，包括：
20.采用湿法蚀刻工艺去除所述阵列区内的所述第一绝缘介质层，以形 成所述接触窗。
21.在本公开的一种示例性实施例中，所述采用湿法蚀刻工艺去除所述 阵列区内的所述第一绝缘介质层，包括：
22.利用酸性溶液去除所述阵列区内的所述第一绝缘介质层。
23.在本公开的一种示例性实施例中，所述酸性溶液为氢氟酸溶液，所 述隔离结构及所述第二绝缘介质层的材料均为氮化硅。
24.在本公开的一种示例性实施例中，所述形成方法还包括：
25.采用化学抛光工艺对所述第一绝缘介质层、所述接触材料及所述隔 离结构背离所述衬底的表面进行平坦化处理。
26.在本公开的一种示例性实施例中，所述形成方法还包括：
27.蚀刻所述接触材料，以形成多个接触孔，并在各所述接触孔内分别 形成电容插塞，各所述接触孔与各所述沟槽交替分布。
28.在本公开的一种示例性实施例中，各所述沟槽均为高深宽比结构。
29.在本公开的一种示例性实施例中，对所述参考隔离结构和所述第一 绝缘介质层进行回蚀刻处理，形成隔离结构，包括：
30.蚀刻所述第一绝缘介质层及所述参考隔离结构，以形成具有气隙的 隔离结构，所述第二绝缘介质层通过所述气隙的开口填满所述气隙。
31.在本公开的一种示例性实施例中，对所述参考隔离结构和所述第一 绝缘介质层进行回蚀刻处理，形成隔离结构，包括：
32.蚀刻所述第一绝缘介质层及所述参考隔离结构，以形成具有气隙的 隔离结构；
33.通过所述气隙的开口形成填满所述气隙的介电层，所述介电层由具 有高介电常数的材料构成；
34.所述第二绝缘介质层覆盖所述第一绝缘介质层和所述介电层。
35.在本公开的一种示例性实施例中，所述介电层的材料为氧化铝、氧 化铪、氧化镧、氧化钛、氧化锆、氧化钽、氧化铌、氧化锶中至少一种。
36.根据本公开的一个方面，提供一种半导体结构，所述半导体结构由 上述任意一项所述的半导体结构的形成方法形成。
37.本公开的半导体结构及其形成方法，由于在隔离结构的顶表面形成 第二绝缘介质层，使得隔离结构与第二绝缘介质层接触连接，在去除阵 列区的第一绝缘介质层时，隔离结构和第二绝缘介质层可形成阻挡蚀刻 溶液进入外围区的阻挡结构，进而防止蚀刻溶液进入外围区，避免外围 区内的结构被蚀刻溶液蚀刻而损伤，防止结构缺陷的产生，提高产品良 率。此外，在各接触窗中形成接触材料后，可通过隔离结构将各接触窗 隔开，进而防止相邻接触窗中的接触材料发生耦合，降低器件短路风险； 同时，接触材料可作为电容接触塞，可将其与电容接触连接，以对电容 中收集的电荷进行存储。
38.应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解 释性的，并不能限制本公开。
附图说明
39.此处的附图被并入说明书中并构成本说明书的一部分，示出了符合 本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见 地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技 术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得 其他的附图。
40.图1为相关技术中半导体结构的示意图。
41.图2为相关技术中形成电容接触窗口的示意图。
42.图3为本公开实施方式半导体结构的形成方法的流程图。
43.图4为本公开一种实施方式中完成步骤s120后的结构示意图。
44.图5为本公开另一种实施方式中完成步骤s120后的结构示意图。
45.图6为本公开一种实施方式中隔离结构的结构示意图。
46.图7为对应于图3中完成步骤s140后的结构示意图。
47.图8为本公开的第一种实施方式中第二绝缘介质层的示意图。
48.图9为本公开的第二种实施方式中第二绝缘介质层的示意图。
49.图10为对应于图3中步骤s160的流程图。
50.图11为本公开一种实施方式中完成步骤s1602后的结构示意图。
51.图12为本公开一种实施方式中蚀刻开口的示意图。
52.图13为本公开第一种实施方式中完成步骤s1603后的结构示意图。
53.图14为本公开第二种实施方式中完成步骤s1603后的结构示意图。
54.图15为对应于图3中完成步骤s170后的结构示意图。
55.图16为本公开的第一种实施中去除第二绝缘介质层后的结构示意 图。
56.图17为本公开的第二种实施中去除第二绝缘介质层后的结构示意 图。
57.图18为对应于图3中完成步骤s180后的结构示意图。
58.图19为本公开第一种实施方式中完成步骤s190后的结构示意图。
59.图20为本公开第二种实施方式中完成步骤s190后的结构示意图。
60.图21为本公开一种实施方式中电容插塞的示意图。
61.图中：100、衬底；101、阵列区；102、外围区；200、绝缘介质层；300、隔离介质层；400、光阻层；1、衬底；11、阵列区；12、外围区； 2、元件介质层；3、第一绝缘介质层；31、沟槽；311、参考隔离结构； 3111、气隙；312、隔离结构；32、接触窗；4、第二绝缘介质层；41、 蚀刻开口；5、接触材料；6、光刻胶层；7、电容插塞；8、介电层。
具体实施方式
62.现在将参考附图更全面地描述示例实施方式。然而，示例实施方式 能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相 反，提供这些实施方式使得本公开将全面和完整，并将示例实施方式的 构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或 类似的结构，因而将省略它们的详细描述。
63.虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标 的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅 出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图 标的装置翻转使其上下颠倒，则所叙述在“上”的组件
将会成为在
ꢀ“
下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体 形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结 构通过另一结构“间接”设置在其它结构上。
64.用语“一个”、“一”、“该”和“所述”用以表示存在一个或多 个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括 在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的 要素/组成部分/等。用语“第一”和“第二”仅作为标记使用，不是对 其对象的数量限制。
65.在相关技术中，如图1-图2所示，半导体结构主要包括衬底100、 绝缘介质层200和隔离介质层300，其中，衬底100包括阵列区101和 外围区102。在形成电容接触窗口时，需采用湿法蚀刻工艺去除位于阵 列区101内的绝缘介质层200。在此过程中，为了防止蚀刻溶液对外围 区102造成损伤，通常采用光阻层400遮盖位于外围区102的绝缘介质 层200。然而，在蚀刻过程中，蚀刻溶液会与光阻层400发生反应，从 而破坏光阻层400，使得蚀刻溶液进入外围区102，进而对外围区102 的绝缘介质层200造成损伤，引发缺陷；同时，光阻层400被蚀刻溶液 侵蚀后易生成碳离子，使得碳离子进入电容接触窗口内，进一步引发缺 陷。
66.本公开实施方式提供了一种半导体结构的形成方法，如图3所示， 该形成方法可以包括步骤s110-步骤s180，其中：
67.步骤s110，提供衬底，所述衬底包括阵列区和外围区，所述阵列区 上形成有元件介质层；
68.步骤s120，在所述阵列区和所述外围区同时形成第一绝缘介质层， 蚀刻所述阵列区内的所述第一绝缘介质层和所述元件介质层，以形成多 个间隔分布的沟槽；
69.步骤s130，对所述沟槽进行填充处理，形成参考隔离结构；
70.步骤s140，对所述参考隔离结构和所述第一绝缘介质层进行回蚀刻 处理，形成隔离结构；
71.步骤s150，在所述阵列区和所述外围区形成第二绝缘介质层，所述 第二绝缘介质层位于所述隔离结构及所述第一绝缘介质层背离所述衬底 的一侧；
72.步骤s160，图案化所述第二绝缘介质层，去除所述阵列区的所述第 二绝缘层，以暴露出所述阵列区的所述第一绝缘介质层；
73.步骤s170，去除所述阵列区内的所述第一绝缘介质层，以形成接触 窗；
74.步骤s180，去除所述第二绝缘介质层，并在所述接触窗中形成接触 材料。
75.本公开的半导体结构的形成方法，由于在隔离结构的顶表面形成第 二绝缘介质层，使得隔离结构与第二绝缘介质层接触连接，在去除阵列 区的第一绝缘介质层时，隔离结构和第二绝缘介质层可形成阻挡蚀刻溶 液进入外围区的阻挡结构，进而防止蚀刻溶液进入外围区，避免外围区 内的结构被蚀刻溶液蚀刻而损伤，防止结构缺陷的产生，提高产品良率。 此外，在各接触窗中形成接触材料后，可通过隔离结构将各接触窗隔开， 进而防止相邻接触窗中的接触材料发生耦合，降低器件短路风险；同时， 接触材料可作为电容接触塞，可将其与电容接触连接，以对电容中收集 的电荷进行存储。
76.下面对本公开实施方式形成方法的各步骤进行详细说明：
77.如图3所示，在步骤s110中，提供衬底，所述衬底包括阵列区和外 围区，所述阵列区上形成有元件介质层。
78.如图4-图5所示，衬底1可呈平板结构，其可为矩形、圆形、椭圆 形、多边形或不规则图形，其材料可以是硅或其他半导体材料，在此不 对衬底1的形状及材料做特殊限定。
79.衬底1可包括阵列区11及外围区12，阵列区11与外围区12可邻 接设置，且外围区12可环绕于阵列区11的外周。阵列区11可用于形成 间隔设置的位线结构及阵列电容，外围区12可用于形成晶体管，由于不 涉及本发明的内容，在此不做详述。举例而言，阵列区11可呈圆形区域、 矩形区域或不规则图形区域，当然，也可以是其他形状的区域，在此不 做特殊限定。外围区12可呈环形区域，并可环绕于阵列区11的外周， 其可以是圆环区域、矩形环区域或其他形状的环形区域，在此不再一一 列举。
80.如图4所示，元件介质层2可形成于衬底1的表面，并可位于阵列 区11，其可以是形成于衬底1表面的薄膜，可通过真空蒸镀、磁控溅射、 化学气相沉积、物理气相沉积或原子层沉积等方式在衬底1的阵列区11 的表面形成元件介质层2。元件介质层2可由绝缘材料构成，可通过元 件介质层2将阵列区11中的位线结构与电容阵列中的各电容隔开，避免 发生短路。举例而言，其材料可为氮化硅，当然，还可以是其他绝缘材 料，在此不再一一列举。
81.需要说明的是，如图5所示，外围区12也可形成有元件介质层2， 可通过该元件介质层2将外围区12中的各晶体管隔开。可通过同一次工 艺同时形成外围区12的元件介质层2和阵列区11的元件介质层2，当 然，也可通过不同工艺分别形成外围区12的元件介质层2和阵列区11 的元件介质层2，在此不做特殊限定。
82.如图3所示，在步骤s120中，在所述阵列区和所述外围区同时形成 第一绝缘介质层，蚀刻所述阵列区内的所述第一绝缘介质层和所述元件 介质层以形成多个间隔分布的沟槽。
83.可形成覆盖衬底1的第一绝缘介质层3，该第一绝缘介质层3可同 时覆盖阵列区11和外围区12，即：其可覆盖于元件介质层2背离衬底1 的表面及衬底1的外围区12的表面。
84.举例而言，可通过真空蒸镀、磁控溅射、化学气相沉积、物理气相 沉积或原子层沉积等方式在元介质层背离衬底1的表面及衬底1的外围 区12的表面形成第一绝缘介质层3。当然，还可以通过其他方式形成第 一绝缘介质层3，在此不再一一列举。第一绝缘介质层3在衬底1上的 正投影可与衬底1的边界重合，其材料可以是氧化硅等，在此不对其材 料做特殊限定。
85.可采用非等向蚀刻工艺蚀刻位于阵列区11内的第一绝缘介质层3和 元件介质层2，以在阵列区11内形成多个间隔分布的沟槽31，各沟槽 31均可贯穿第一绝缘介质层3和元件介质层2，并可与衬底1连通。在 一实施方式中，各沟槽31周围均可布设有位线结构，各沟槽31均可为 高深宽比结构，且其背离衬底1的一侧可远高于位线结构背离衬底1的 一侧，以防止在形成接触窗时的蚀刻过程中对位线结构的表面造成损伤。 完成步骤s120后的结构如图4及图5所示。
86.如图3所示，在步骤s130中，对所述沟槽进行填充处理，形成参考 隔离结构。
87.如图6所示，可通过原子层沉积工艺或化学气相沉积等工艺在各沟 槽31中分别沉积隔离介质材料，隔离介质材料可填满各沟槽31，进而 形成参考隔离结构311。该参考隔离结构311可包括各沟槽31中的隔离 介质材料。隔离介质材料可与元件介质层2的材料相同，且各沟槽31 中的隔离介质材料均可与元件介质层2接触连接。
88.各沟槽31均可为高深宽比结构，在沟槽31中沉积隔离介质材料时 易形成气隙
3111结构，在形成参考隔离层311的过程中，可通过原子层 沉积工艺或化学气相沉积等工艺在各沟槽31中同时沉积隔离介质材料， 直至出现气隙3111，在此过程中，可通过控制各沉积材料的流量以控制 气隙3111出现的位置。同时，可通过控制各材料的沉积速率使得气隙 3111位置上移，进而使气隙3111在垂直于衬底1的方向上的高度高于位 线结构背离衬底1的表面，以防止在后续回蚀刻过程中对位线结构造成 损伤。
89.为了消除气隙3111，提高器件可靠性，在步骤s140中，对所述参 考隔离结构和所述第一绝缘介质层进行回蚀刻处理，形成隔离结构。
90.如图7所示，可采用非等向蚀刻或化学抛光工艺对参考隔离结构311 和第一绝缘介质层3进行回蚀刻处理，以形成隔离结构312。该隔离结 构312可露出各气隙3111的开口，且回蚀刻后形成的隔离结构312的高 度可大于或等于所需的位线结构的高度，以免在回蚀刻过程中破坏位线 结构。
91.如图3所示，在步骤s150中，在所述阵列区和所述外围区形成第二 绝缘介质层，所述第二绝缘介质层位于所述隔离结构和所述第一绝缘介 质层背离所述衬底的一侧。
92.在形成隔离结构312后，可在隔离结构312和第一绝缘介质层3的 顶表面上形成第二绝缘介质层，该第二绝缘介质层可覆盖于阵列区和外 围区。第二绝缘介质层可以是形成于隔离结构312和第一绝缘介质层3 的顶表面的薄膜，可通过真空蒸镀、磁控溅射、化学气相沉积、物理气 相沉积或原子层沉积等方式形成第二绝缘介质层，当然，也可通过其他 方式形成第二绝缘介质层，在此不对第二绝缘介质层的形成方式做特殊 限定。
93.第二绝缘介质层的材料不易与蚀刻溶液发生化学反应，与蚀刻溶液 接触不会对其本身结构造成损伤。举例而言，其材料可以是氮化硅，当 然，也可以是其他不易与蚀刻溶液发生反应的材料，在此不再一一列举。
94.在本公开的第一种实施方式中，如图8所示，第二绝缘介质层4可 通过气隙3111的开口填满气隙3111内部，以便消除气隙3111，提高结 构可靠性。
95.在本公开的第二种实施方式中，如图9所示，在形成第二绝缘介质 层4之前，可采用原子层沉积工艺通过气隙3111的开口在气隙3111内 形成介电层8，该介电层8可填满气隙3111，以便消除气隙3111，提高 器件可靠性。
96.介电层8可由具有较高介电常数的材料构成，有助于防止相邻两个 接触窗中的电容插塞发生耦合。举例而言，介电层8的材料可为氧化铝、 氧化铪、氧化镧、氧化钛、氧化锆、氧化钽、氧化铌、氧化锶中至少一 种，当然，也可以是其他具有高介电常数的材料，在此不再一一例举。 需要说明的是，第二绝缘介质层4可同时覆盖第一绝缘介质层3和介电 层8。
97.如图3所示，在步骤s160中，图案化所述第二绝缘介质层，去除所 述阵列区的所述第二绝缘层，以暴露出所述阵列区的所述第一绝缘介质 层。
98.可采用干法蚀刻工艺对第二绝缘介质层4进行图案化处理，进而去 除位于阵列区11的第二绝缘介质层4，从而暴露出位于阵列区11的第 一绝缘介质层3，以便对第一绝缘介质层3进行蚀刻。在一实施方式中， 如图10所示，步骤s160可包括步骤s1601-步骤s1603，其中：
99.步骤s1601，在所述第二绝缘介质层背离所述衬底的一侧形成光刻 胶层。
100.可通过旋涂或其它方式在第二绝缘介质层4背离衬底1的一侧形成 光刻胶层，光刻胶层材料可以是正性光刻胶或负性光刻胶，在此不做特 殊限定。
101.步骤s1602，对所述光刻胶进行曝光并显影，形成显影区，所述显 影区露出与所述阵列区正对的所述第二绝缘介质层。
102.如图11所示，可采用掩膜版对光刻胶层6进行曝光，该掩膜版的图 案可与第二绝缘介质层4所需的图案匹配。随后，可对曝光后的光刻胶 层6进行显影，从而形成显影区，该显影区可露出第二绝缘介质层4， 且显影区的图案可与第二绝缘介质层4所需的图案相同，显影区的形状 及尺寸可与阵列区11的形状和尺寸相同。
103.步骤s1603，在所述显影区对所述第二绝缘介质层进行蚀刻，以形 成蚀刻开口，所述蚀刻开口暴露出位于所述阵列区的所述第一绝缘介质 层。
104.如图12所示，可通过等离子体蚀刻工艺在显影区对第二绝缘介质层 4进行蚀刻，以形成蚀刻开口41，蚀刻开口41可露出位于阵列区11的 第一绝缘介质层3。需要说明的是，在完成上述蚀刻工艺后，可通过清 洗液清洗或通过灰化等工艺去除光刻胶层6，使第二绝缘介质层4不再 被光刻胶层6覆盖，在本公开的第一种实施中，完成步骤s1603后的结 构如图13所示；在本公开的第二种实施中，完成步骤s1603后的结构如 图14所示。
105.如图3所示，在步骤s170中，去除所述阵列区内的所述第一绝缘介 质层，以形成接触窗。
106.可采用湿法蚀刻工艺去除位于阵列区11内的第一绝缘介质层3，以 在各隔离结构312之间形成间隙，该间隙可作为电容的接触窗32，可用 于形成电容接触结构。在此过程中，由于第二绝缘介质层4形成于隔离 结构312的顶表面，使得隔离结构312与第二绝缘介质层4接触连接， 在去除阵列区11的第一绝缘介质层3时，隔离结构312和第二绝缘介质 层4可形成阻挡蚀刻溶液进入外围区12的阻挡结构，进而防止蚀刻溶液 进入外围区12，避免外围区12内的结构被蚀刻溶液蚀刻而损伤，防止 结构缺陷的产生，提高产品良率。在本公开的一种实施中，完成步骤s170 后的结构如图15所示。
107.举例而言，可采用酸性溶液对位于阵列区11的第一绝缘介质层3进 行选择性蚀刻，以去除位于阵列区11内的第一绝缘介质层3，进而保留 各隔离结构312。在一实施方式中，酸性溶液可为氢氟酸溶液，第一绝 缘介质层3的材料可为氧化硅，隔离结构312及第二绝缘介质层4的材 料均为氮化硅。可通过氢氟酸溶液对第一绝缘介质层3的氧化硅进行选 择性蚀刻，由于氮化硅不会与氢氟酸溶液发生反应，在湿法蚀刻第一绝 缘介质层3的过程中不会破坏隔离结构312与第二绝缘介质层4组成的 阻挡结构，可有效防止氢氟酸溶液进入外围区12，避免外围区12的结 构被破坏；同时，由于不需要采用光刻胶层6阻挡氢氟酸，因而可以减 少光刻胶层6的高度，降低制造成本。
108.如图3所示，在步骤s180中，去除所述第二绝缘介质层，并在所述 接触窗中形成接触材料。
109.在去除阵列区11内的第一绝缘介质层3之后，可去除第二绝缘介质 层4。举例而言，可通过光刻工艺或化学抛光工艺去除剩余的第二绝缘 介质层4，当然，也可通过其他工艺去除第二绝缘介质层4，只要不损伤 其他膜层结构即可。
110.需要说明的是，在去除第二绝缘介质层4的同时，还可去除阵列区 11内与接触窗32正对的元件介质层2，以便露出衬底1。在本公开的第 一种实施中，去除第二绝缘介质层后的结构如图16所示；在本公开的第 二种实施中，去除第二绝缘介质层后的结构如图17所示。
111.在一实施方式中，可通过原子层沉积或化学气相沉积的方式各接触 窗32中沉积接触材料5，该接触材料5可为导电材料，且该导电材料可 与衬底1接触连接，以便将电容与衬底1中的源极或漏极导通。举例而 言，接触材料5可为多晶硅。在本公开的一种实施中，完成步骤s180 后的结构如图18所示。
112.在一实施方式中，本公开的形成方法还可包括：
113.步骤s190，采用化学抛光工艺对所述第一绝缘介质层、所述接触材 料及所述隔离结构背离所述衬底的表面进行平坦化处理。
114.为了减小阵列区11与外围区12之间的高低差，可对第一绝缘介质 层3、接触材料5及隔离结构312背离衬底1的表面进行平坦化处理， 以使隔离结构312的各部分背离衬底1的一侧均处于同一高度。举例而 言，可采用抛光液对第一绝缘介质层3、接触材料5及隔离结构312背 离衬底1的表面进行化学抛光。抛光液可以是酸性溶液，当然，也可以 是其他类型的溶液，只要能够溶解多余的第一绝缘介质层3、接触材料5 及隔离结构312的材料即可，在此不做特殊限定。在本公开的第一种实 施中，完成步骤s190后的结构如图19所示；在本公开的第二种实施中， 完成步骤s190后的结构如图20所示。
115.在一实施方式中，本公开的形成方法还可包括：
116.步骤s200，蚀刻所述接触材料，以形成多个接触孔，并在各所述接 触孔内分别形成电容插塞，各所述接触孔与各所述沟槽交替分布。
117.可对接触材料5进行非等向蚀刻，以形成多个间隔分布的接触孔， 各接触孔可与各沟槽31交替分布。接触孔可为盲孔，其横截面可呈圆形、 矩形或不规则图形，在此不做特殊限定。
118.在一实施方式中，多个接触孔可排成一列，并可沿沟槽31的延伸方 向间隔设置。每条沟槽31可与每列接触孔组成一组，可形成多组并排分 布的沟槽31和接触孔，且在相邻两组中，沟槽31与接触孔所构成的列 交替分布。即：各接触孔可分布于沟槽31的两侧，并可沿沟槽31的延 伸方向间隔设置。
119.可采用真空蒸镀、磁控溅射、原子层沉积或化学气相沉积等工艺在 各接触孔内分别形成电容插塞7，该电容插塞7可由导电材料构成，可 用于与电容接触连接，以便对电容中收集的电荷进行存储。举例而言， 其材料可为钨等。具体而言，电容插塞7背离衬底1的一侧可用于连接 电容，且其靠近衬底1的一侧可通过接触材料5与衬底1电连接，以便 对电容中收集的电荷进行存储。
120.需要说明的是，如图21所示，各电容插塞7可与各气隙3111中的 各介电层8交替排布，即：可通过各介电层8将各电容插塞7间隔开， 由于介电层8由具有较低介电常数的材料构成，可有效防止相邻两个电 容插塞7之间发生耦合。
121.本公开实施方式还提供一种半导体结构，该半导体结构可由上述任 一实施方式的半导体结构的形成方法形成。半导体结构的具体结构以及 有益效果可参考上述实施方式中的半导体结构的形成方法，在此不再详 述。
122.该半导体结构可以是存储芯片，例如，dram(dynamic randomaccess memory，动态随机存取存储器)，当然，还可以是其它半导体结 构，在此不再一一列举。
123.本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想 到本公开的其它实施方案。本技术旨在涵盖本公开的任何变型、用途或 者适应性变化，这些变型、用途
或者适应性变化遵循本公开的一般性原 理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说 明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权 利要求指出。