一种任意波形发生器同步系统的制作方法

1.本发明涉及一种任意波形发生器同步系统和方法，属于波形发生器技术领域。


背景技术：

2.在某些前沿科技研究领域，需要大量任意波形发生器协同工作，当任意波形发生器数量增多以后，由于触发信号到达不同任意波形发生器的时间存在差异以及在触发信号不同到达时间情况下触发信号抖动时不同任意波形发生器对触发信号边沿的判决不同，导致不同任意波形发生器发送的波形存在相位抖动现象，这在对同步性要求较高的应用中是不允许的，因此提供一种任意波形发生器同步方法是一个需要解决的技术问题。


技术实现要素：

3.本发明目的是提供了一种任意波形发生器同步系统和方法，可以通过调整系统触发信号模块发送到任意波形发生器的触发信号的延时，使系统中所有的任意波形发生器达到同步。
4.本发明为实现上述目的，通过以下技术方案实现：一种任意波形发生器同步系统，包括测控计算机、时钟源、延时发生器、pxie机箱和示波器组成，pxie机箱中放置一个系统触发信号模块和若干个任意波形发生器；所述测控计算机用于配置pxie机箱、系统触发信号模块和任意波形发生器；所述时钟源为pxie机箱和延时发生器提供参考时钟；所述延时发生器为pxie机箱提供触发信号；所述pxie机箱为系统触发信号模块和任意波形发生器提供工作环境，系统触发信号模块和任意波形发生器的时钟都同步到pxie机箱使用的时钟，并通过pxi_trig[0:7]中的一个信号线路由机箱前面板触发信号输入端口输入的延时发生器触发信号到系统触发信号模块；所述系统触发信号模块位于系统定时槽位，通过pxi_star[0:16]中的若干个信号线发送延时可调整的触发信号到各个任意波形发生器；所述pxi_star允许系统触发信号模块到任意波形发生器的直接连接，保证触发信号到达各个任意波形发生器基本等时，但触发信号到达任意波形发生器fpga触发信号输入端口有差异；所述任意波形发生器发送测控计算机加载的波形；所述示波器测量两个任意波形发生器波形之间的相位关系。
[0005]
一种任意波形发生器同步方法，包括以下步骤：1）测控计算机设置pxie机箱的触发信号路由，选择pxi_trig[0:7]中的一个信号线将机箱前面板触发信号输入端口输入的延时发生器触发信号路由到系统触发信号模块；2）测控计算机设置系统触发信号模块输出到pxi_star[0:16]中的若干个信号线上的初始触发信号延时为系统触发信号模块fpga输出延时中间值；
3）测控计算机为任意波形发生器加载波形数据，任意波形发生器同一通道加载的波形相同；4）任选pxie机箱中的一个任意波形发生器的波形信号作为示波器的触发信号，此任意波形发生器作为参考任意波形发生器，选择pxie机箱中的其他任意波形发生器中的一个作为待测任意波形发生器，示波器测量待测任意波形发生器波形相对于参考任意波形发生器波形的相位关系是否存在相位抖动；5）如果待测任意波形发生器波形相对于参考任意波形发生器波形不存在相位抖动，则标记待测任意波形发生器与参考任意波形发生器同步；如果待测任意波形发生器波形相对于参考任意波形发生器波形存在相位抖动，则标记待测任意波形发生器相对于参考任意波形发生器相位抖动的情况为超前或者滞后；6）对pxie机箱中其他待测任意波形发生器进行同样的测量和标记；7）测控计算机向系统触发信号模块发送设置系统触发信号模块fpga输出延时的指令，调整系统触发信号模块到标记为相位抖动为超前或者相位抖动为滞后的任意波形发生器的相应pxi_star的触发信号延时；对于相位抖动为超前的任意波形发生器，增加系统触发信号模块到相应pxi_star的fpga输出延时，可调整范围为fpga输出延时中间值到fpga输出延时最大值；对于相位抖动为滞后的任意波形发生器，缩减系统触发信号模块到相应pxi_star的fpga输出延时，可调整范围为fpga输出延时最小值到fpga输出延时中间值；8）示波器测量相位抖动为超前或者相位抖动为滞后的任意波形发生器经过触发信号延时调整以后的波形相对于参考任意波形发生器的波形的相位关系；如果相位抖动不再存在，则测控计算机不再调整系统触发信号模块到任意波形发生器的相应pxi_star的触发信号延时；如果相位抖动仍存在，则根据相位抖动为超前或者相位抖动为滞后继续增加或者缩减系统触发信号模块到任意波形发生器的相应pxi_star的触发信号延时，直到相应任意波形发生器波形相对于参考任意波形发生器波形的相位关系不存在相位抖动；9）调整其他任意波形发生器直到系统中所有的任意波形发生器都与参考任意波形发生器同步。
[0006]
优选的，所述步骤4中不存在相位抖动在示波器上的表现为待测任意波形发生器波形相对于参考任意波形发生器波形始终基本重合，存在相位抖动在示波器上的表现为待测任意波形发生器波形相对于参考任意波形发生器波形有时基本重合有时明显超前，或者有时基本重合有时明显滞后。
[0007]
优选的，所述超前或者滞后的时间为任意波形发生器fpga采样触发信号所用时钟的时钟周期。
[0008]
本发明的优点在于：本发明通过系统触发信号模块在外部触发信号的驱动下发送延时可调整的触发信号到任意波形发生器，任意波形发生器收到触发信号后发送波形，测量系统中任意波形发生器波形的相位关系，通过调整系统触发信号模块发送到任意波形发生器的触发信号的延时，使系统中所有的任意波形发生器达到同步。
附图说明
[0009]
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。
[0010]
图1为本发明任意波形发生器采样触发信号上升沿的示意图。
具体实施方式
[0011]
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0012]
下面给出一个实施例：系统由测控计算机、时钟源、延时发生器、pxie机箱和示波器组成，时钟源为延时发生器和pxie机箱提供10mhz参考时钟，延时发生器触发信号为周期为200us的方波，输入到pxie机箱前面板触发信号输入端口，任意波形发生器fpga使用时钟周期为4ns的时钟的上升沿采样触发信号的上升沿，以触发信号中间电平为高低电平判决电平，低于触发信号中间电平判决为低电平，高于触发信号中间电平判决为高电平，pxie机箱槽位10放置一个系统触发信号模块，槽位6、7、8、9各放置一个任意波形发生器，通过pxi_trig0路由延时发生器触发信号到系统触发信号模块，所用pxie机箱的pxi_star0到槽位9，pxi_star1到槽位8，pxi_star2到槽位7，pxi_star3到槽位6。
[0013]
触发信号上升沿约为4ns，触发信号抖动范围为
±
50ps，系统触发信号模块fpga输出延时可调整范围为0~1ns，测控计算机设置系统触发信号模块到pxi_star的初始触发信号延时为fpga输出延时中间值500ps，触发信号0输入槽位9上的任意波形发生器awg9，触发信号1输入槽位8上的任意波形发生器awg8，触发信号2输入槽位7上的任意波形发生器awg7，触发信号3输入槽位6上的任意波形发生器awg6。测控计算机为awg6、awg7、awg8和awg9的同一通道加载相同的波形数据，示波器使用awg9某一通道的波形信号作为触发信号，awg9作为参考任意波形发生器，awg6、awg7和awg8为待测任意波形发生器，待测任意波形发生器输入示波器的通道选择与awg9相同。
[0014]
示波器显示，awg8与awg9同步，awg7波形相对于awg9波形有时基本重合有时明显超前，awg6波形相对于awg9波形有时基本重合有时明显滞后。
[0015]
如图1所示，任意波形发生器fpga触发信号输入端口接收到的触发信号存在相位差异，虚线表示触发信号存在抖动且有一定范围。
[0016]
由图可见，触发信号到达不同任意波形发生器的时间存在差异，在触发信号不同到达时间情况下触发信号抖动时不同任意波形发生器对触发信号边沿的判决不同。
[0017]
触发信号0和触发信号1的电平在t1时刻被awg9和awg8判决为低电平，在t2时刻被awg9和awg8判决为高电平，awg9和awg8认为在t1~t2之间出现了一个触发信号上升沿，因此awg9和awg8会在t2时刻以后的下一个系统时钟有效沿发送波形。awg8和awg9同步。
[0018]
触发信号2的电平在t1时刻可能会被awg7判决为低电平或者高电平，在t2时刻会被awg7判决为高电平。由于触发信号抖动，如果在t1时刻awg7判决触发信号2为低电平，由于在t2时刻为高电平，则awg7认为在t1~t2之间出现了一个触发信号上升沿，因此awg7会在
t2时刻以后的下一个系统时钟有效沿发送波形，awg7波形与awg9波形基本重合；如果在t1时刻awg7判决触发信号2为高电平，由于在t0时刻为低电平，则awg7会认为在t0~t1之间出现了一个触发信号上升沿，因此awg7会在t1时刻以后的下一个系统时钟有效沿发送波形，导致awg7波形超前awg9波形的时间为采样触发信号所用时钟的一个时钟周期4ns。awg7相对于awg9存在相位抖动。
[0019]
触发信号3的电平在t2时刻可能会被awg6判决为低电平或者高电平，在t3时刻会被awg6判决为高电平。由于触发信号抖动，如果在t2时刻awg6判决触发信号3为低电平，由于在t3时刻为高电平，则awg6认为在t2~t3之间出现了一个触发信号上升沿，因此awg6会在t3时刻以后的下一个系统时钟有效沿发送波形，导致awg6波形滞后awg9波形的时间为采样触发信号所用时钟的一个时钟周期4ns；如果在t2时刻awg6判决触发信号3为高电平，由于在t1时刻为低电平，则awg6会认为在t1~t2之间出现了一个触发信号上升沿，因此awg6会在t2时刻以后的下一个系统时钟有效沿发送波形，awg6波形与awg9波形基本重合。awg6相对于awg9存在相位抖动。
[0020]
按照本发明提出的方法，增加系统触发信号模块到awg7的pxi_star2的fpga输出延时，使触发信号2电平跳变点远离采样时刻t1，消除触发信号抖动的影响，达到在t1时刻为低电平、t2时刻为高电平、t1~t2之间存在触发信号上升沿的效果，awg7和awg9同步；缩减系统触发信号模块到awg6的pxi_star3的fpga输出延时，使触发信号3电平跳变点远离采样时刻t2，消除触发信号抖动的影响，达到在t1时刻为低电平、t2时刻为高电平、t1~t2之间存在触发信号上升沿的效果，awg6和awg9同步。这样，系统中所有的任意波形发生器达到同步。
[0021]
以上所述的实施例，只是本发明具体实施方式的一种，本领域的技术人员在本发明技术方案范围内进行的通常变化和替换都应包含在本发明的保护范围内。