一种以太网烧录系统及烧录方法与流程

本申请涉及以太网技术领域，特别涉及一种以太网烧录系统及烧录方法。

背景技术

目前，存在这样一种应用，用以太网烧录工具通过一个具有以太网数据交换功能的以太网产品给该系统的以太网负载(如以太网摄像头)更新程序，现有技术一般更新流程如下：当需要对以太网负载进行程序升级时，以太网产品的电源输出端输出电压为它提供工作电源，以太网烧录工具通过以太网通讯接口P4和P2接口发送对以太网负载烧录请求信息到以太网产品，以太网产品收到该请求信息后，通过以太网通讯接口P2和P4接口，把允许以太网烧录工具开始烧录的信息发送给以太网烧录工具，以太网烧录工具接收到该信息后，开始通过以太网通讯接口P4和P2把程序代码发送给以太网产品，以太网产品再通过以太网通讯接口P1和P3接口把程序代码发送给以太网负载，以太网负载便开始进行程序更新。

在以太网烧录工具对以太网负载进行烧录程序的过程中，如果以太网产品中的主控芯片MCU由于某种原因，如软件bug，出现复位了，由于MCU直接控制外部第一电源芯片、第二电源芯片、PHY芯片(以太网物理层芯片)、数据交换芯片(以太网数据交换功能芯片)和内部以太网电源IC的工作，所以当MCU复位时，会导致外部以太网电源IC、以太网PHY、数据交换芯片和内部以太网电源IC的工作异常(被重启或被复位)，造成以太网烧录工具对以太网负载进行烧录程序的过程将被中断，以太网负载永久不能进行程序更新并且不能正常工作。

技术实现要素：

本申请为了解决现有技术中的当MCU复位时，会导致外部以太网电源IC、以太网PHY、数据交换芯片和内部以太网电源IC的工作异常，造成以太网烧录工具对以太网负载进行烧录程序的过程将被中断，以太网负载永久不能进行程序更新并且不能正常工作的问题，提供了一种以太网烧录系统及烧录方法。

一种以太网烧录系统，包括主控单元、PHY单元、数据交换单元、第一电源单元、第二电源单元、触发器单元；

所述主控单元分别与所述PHY单元、数据交换单元、第一电源单元、触发器单元连接，所述第一电源单元分别与所述PHY单元、数据交换单元连接，所述数据交换单元与PHY单元连接，所述PHY单元与以太网负载通讯连接；

所述触发器单元还与输入电源连接，且通过第二电源单元与以太网负载电性连接。

可选地，所述主控单元包括主控芯片，所述主控芯片设置有GPIO1端、GPIO2端、GPIO3端、GPIO4端、GPIO5端、GPIO6端、GPIO7端、GPIO8端、GPIO9端、MAC4端；

所述GPIO1端与PHY单元连接，所述GPIO2端、MAC4端与数据交换单元连接，所述GPIO3端、GPIO4端与第一电源单元连接，所述GPIO5端、GPIO6端、GPIO7端、GPIO8端、GPIO9端与触发器单元连接。

可选地，所述触发器单元包括双D触发器，所述双D触发器设置有1D端、2D端、1CP端、2CP端、1/Q端、2/Q端、1/SD端、2/SD端、1/RD端、2/RD端、VCC4端，所述VCC4端与输入电源连接，所述1/SD端、2/SD端、1/RD端、2/RD端分别通过第一电阻、第二电阻、第三电阻、第四电阻与输入电源连接；所述1D端与GPIO9端连接，所述2D端与所述GPIO7端、所述1CP端与GPIO8端连接，所述2CP端与GPIO6端，所述2/Q端与所述GPIO5端连接，所述1/Q端与第二电源电路连接。

可选地，所述第二电源单元包括第二电源芯片，所述第二电源芯片设置有OUT3端、EN3端，所述EN3端与所述1/Q端连接，所述OUT3端与以太网负载的VCC5端连接。

可选地，所述第一电源单元包括第一电源芯片，所述第一电源芯片设置有EN1端、EN2端、OUT1端、OUT2端；所述GPIO3端通过第三反相器与所述EN1端连接，所述GPIO4通过第四反相器与所述EN2端连接，所述OUT1端与所述数据交换单元连接，所述OUT2端与数据交换单元、PHY单元连接。

可选地，所述数据交换单元包括数据交换芯片，所述数据交换芯片设置有VCC2端、VCC3端、MAC1端、MAC2端、MAC3端、RST2端；

所述VCC2端与所述OUT2端连接，所述VCC3与OUT1端连接，所述MAC1、MAC2与所述PHY单元连接，所述MAC3与所述MAC4连接，所述GPIO2端通过第二反相器与所述RST2端连接。

可选地，所述PHY单元包括PHY芯片，所述PHY芯片设置有VCC1端、PHY1端、PHY2端、P1端、P2端、RST1端；

所述VCC1端与OUT2端连接，所述PHY1端、PHY2端分别与所述MAC1端、MAC2端连接，所述P1端与以太网负载连接，所述P2端与以太网烧录工具连接；所述GPIO1端通过第一反相器与所述RST1端连接。

此外，本申请还提供一种烧录方法，应用于上述的一种以太网烧录系统，所述方法包括：

将所述PHY单元分别与以太网负载、以太网烧录工具连接；

所述PHY单元接收与所述以太网烧录工具的烧录信号，并将所述烧录信号通过数据转换单元转发到主控单元；

所述主控单元根据所述烧录信号，向以太网烧录工具发出反馈信号并对PHY单元、数据转换单元进行配置；

所述以太网烧录工具接收反馈信号后，通过PHY单元、数据转换单元对所述以太网负载进行程序烧录。

可选地，在所述将所述PHY单元分别与以太网负载、以太网烧录工具连接之后，在所述PHY单元接收与所述以太网烧录工具的烧录信号，并将所述烧录信号通过数据转换单元转发到主控单元之前；还包括对系统初始化，对系统初始化包括以下步骤：

所述主控单元根据所述触发器单元的信号，通过第二电源单元给以太网负载供电，通过第一电源单元为PHY单元、数据转换单元供电；且所述主控单元对所述PHY单元、数据转换单元进行初始化配置。

可选地，在所述以太网烧录工具接收反馈信号后，通过PHY单元、数据转换单元对所述以太网负载进行程序烧录时，还包括以下步骤：

所述主控单元检测触发器单元的电平信号，判断主控单元是否被复位，若主控单元检测到已复位，则不对PHY单元、数据转换单元进行初始化配置；同时，主控单元通过第一反相器与PHY单元连接，通过第二反相器与数据转换单元连接，当主控单元复位时，第一反相器、第二反相器的输出端电位不发生变化。

本申请的一种以太网烧录系统及烧录方法，其有益效果在于：通过本申请的升级系统及方法，解决了主控单元复位时以太网也被复位而不能正常工作问题，且本系统可靠性较高，成本较低。

附图说明

图1为本申请实施例的系统框图。

图2为本申请实施例的电路原理图。

图3为本申请实施例的方法流程图。

具体实施方式

下面结合附图对本申请的较佳实施例进行详细阐述，以使本申请的优点和特征更易被本领域技术人员理解，从而对本申请的保护范围作出更为清楚的界定。

本申请实施例的附图中相同或相似的标号对应相同或相似的部件；在本申请的描述中，需要理解的是，若有术语“上”、“下”、“左”、“右”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此附图中描述位置关系的用语仅用于示例性说明，不能理解为对本专利的限制。

此外，若有“第一”、“第二”等术语仅用于描述目的，主要是用于区分不同的装置、元件或组成部分(具体的种类和构造可能相同也可能不同)，并非用于表明或暗示所指示装置、元件或组成部分的相对重要性和数量，而不能理解为指示或者暗示相对重要性。

实施例1，

在如图1-2所示的实施例中，本申请提供了一种以太网烧录系统，包括主控单元1、PHY单元5、数据交换单元6、第一电源单元3、第二电源单元4、触发器单元2；主控单元1分别与PHY单元5、数据交换单元6、第一电源单元3、触发器单元2连接，第一电源单元3分别与PHY单元5、数据交换单元6连接，数据交换单元6与PHY单元5连接，PHY单元5与以太网负载通讯连接；触发器单元2还与输入电源连接，且通过第二电源单元4与以太网负载电性连接。在本实施例中，触发交换单元与外部控制设备连接，通过改变触发器单元2的电平信号，进而使主控芯片、PHY单元5、数据交换单元6工作；同时，本申请通过第一电源单元3给PHY单元5、数据交换单元6供电，通过第二电源单元4给以太网负载供电，实现分别PHY单元5、数据交换单元6、以太网负载分别控制。本申请将以太网负载与PHY单元5连接、第二电源单元4连接，将以太网烧录工具与PHY单元5连接，以太网烧录工具通过主控单元1、PHY单元5、数据交换单元6对以太网负载进行烧录升级。通过本申请的升级系统及方法，解决了主控单元1复位时以太网也被复位而不能正常工作问题，且本系统可靠性较高，成本较低。

实施例2，

主控单元1包括主控芯片MCU，主控芯片MCU设置有GPIO1端、GPIO2端、GPIO3端、GPIO4端、GPIO5端、GPIO6端、GPIO7端、GPIO8端、GPIO9端、MAC4端；GPIO1端与PHY单元连接，GPIO2端、MAC4端与数据交换单元6连接，GPIO3端、GPIO4端与第一电源单元3连接，GPIO5端、GPIO6端、GPIO7端、GPIO8端、GPIO9端与触发器单元2连接。在本实施例中，主控芯片MCU通过GPIO1端、GPIO2端、GPIO3端、GPIO4端、GPIO5端、GPIO6端、GPIO7端、GPIO8端、GPIO9端、MAC4端分别与PHY单元5、数据交换单元6、第一电源单元3、触发器单元2连接。其中，主控芯片MCU可以是型号为SAC57D53的芯片。

实施例3，

触发器单元2包括双D触发器U5，双D触发器U5设置有1D端、2D端、1CP端、2CP端、1/Q端、2/Q端、1/SD端、2/SD端、1/RD端、2/RD端、VCC4端，VCC4端与输入电源连接，1/SD端、2/SD端、1/RD端、2/RD端分别通过第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4与输入电源连接；1D端与GPIO9端连接，2D端与GPIO7端、1CP端与GPIO8端连接，2CP端与GPIO6端，2/Q端与GPIO5端连接，1/Q端与第二电源电路连接。在本实施例中，本申请的双D触发器U5通过1D端、2D端、1CP端、2CP端、1/Q端、2/Q端、1/SD端、2/SD端、1/RD端、2/RD端、VCC4端与主控芯片MCU、第二电源单元4连接。其中，双D触发器U5可以是型号为CD4013BE的D触发器。双D触发器U5的功能表如表1。其中，n为1或2；L：低电平；H：高电平；X：无需关注；上升沿。

表1

实施例4，

第二电源单元4包括第二电源芯片IC2，第二电源芯片设置有OUT3端、EN3端，EN3端与1/Q端连接，OUT3端与以太网负载的VCC5端连接。在本实施例中，第二电源芯片可以是型号为TPS61378-Q1的芯片，第二电源芯片通过接收双D触发器U5的信号，为与第二电源芯片连接的以太网负载供电。

实施例5，

第一电源单元3包括第一电源芯片IC1，第一电源芯片设置有EN1端、EN2端、OUT1端、OUT2端；GPIO3端通过第三反相器与EN1端连接，GPIO4通过第四反相器与EN2端连接，OUT1端与数据交换单元6连接，OUT2端与数据交换单元6、PHY单元5连接。在本实施例中，第一电源芯片可以是TPS65263-Q1，第三反相器、第四反相器可以是型号为74HC1G04的反相器。其中，第一电源芯片通过第一反相器接收主控芯片MCU的电平信号，为PHY单元5、数据转换单元供电。

实施例6，

数据交换单元6包括数据交换芯片Switch，数据交换芯片设置有VCC2端、VCC3端、MAC1端、MAC2端、MAC3端、RST2端；VCC2端与OUT2端连接，VCC3与OUT1端连接，MAC1、MAC2与PHY单元5连接，MAC3与MAC4连接，GPIO2端通过第二反相器与RST2端连接。在本实施例中，数据交换芯片可以是型号为SJA1105的芯片，通过数据交换芯片可以将以太网烧录工具的烧录程序进行数据转换，输出到以太网负载中。

实施例7，

PHY单元5包括PHY芯片PHY，PHY芯片设置有VCC1端、PHY1端、PHY2端、P1端、P2端、RST1端；VCC1端与OUT2端连接，PHY1端、PHY2端分别与MAC1端、MAC2端连接，P1端与以太网负载连接，P2端与以太网烧录工具连接；GPIO1端通过第一反相器与RST1端连接。在本实施例中，PHY芯片即以太网物理层芯片，且设置有与外部的以太网负载、以太网烧录工具连接的通讯接口。其中，PHY芯片可以是型号为TJA1102的芯片。

实施例8，

参见图2，本申请的系统可以由主控芯片MCU、PYH芯片PHY、数据交换芯片Switch、双D触发器U5、第一电源芯片IC1、第二电源芯片IC2、第一反相器U1、第二反相器U2、第三反相器U3、第四反相器U4以及其他外围电路组成。

其中，本系统各连接端口如下：

在PHY芯片中，P3端：以太网负载的以太网通讯接口，即网口。P1端、P2端：PHY芯片的以太网通讯接口。VCC1端：PHY芯片的电源输入端。PHY1端、PHY2端：PHY芯片的物理层通讯接口。RST1端：PHY芯片的复位引脚。

在数据交换芯片Switch中，MAC1端、MAC2端、MAC3端：数据交换芯片的媒体访问控制接口。VCC2端、VCC3端：数据交换芯片的电源输入端。RST2端：数据交换芯片的复位引脚。

在主控芯片MCU中，GPIO1端、GPIO2端、GPIO3端、GPIO4端、GPIO5端、GPIO6端、GPIO7端、GPIO8端、GPIO9端：General Purpose Input/Output，即通用输入输出接口。MAC4端：主控芯片MCU的媒体访问控制接口。

在第一电源芯片、第二电源芯片中，OUT3端：第二电源芯片的电源输出端口。EN3端：第二电源芯片的使能输入端口。OUT1端：第一电源芯片的电源输出端口1。OUT2端：第一电源芯片的电源输出端口2。EN1端：第一电源芯片的电源输出端口1对应的使能输入端口。EN2端：第一电源芯片的电源输出端口2对应的使能输入端口。

在双D触发器U5中，1D端：data input，双D触发器U5的D触发器1的数据输入端。1CP端：clock input，双D触发器U5的D触发器1的时钟输入端。1/Q端：双D触发器U5的D触发器1的反向输出端。1/SD端：双D触发器U5的D触发器1的异步置数输入端，低电平有效。1/RD端：双D触发器U5的D触发器1的异步复位输入端，低电平有效。2D端：data input，双D触发器U5的D触发器2的数据输入端。2CP端：clock input，双D触发器U5的D触发器2的时钟输入端。2/Q端：双D触发器U5的D触发器2的反向输出端。2/SD端：双D触发器的D触发器2的异步置数输入端，低电平有效。2/RD端：双D触发器的D触发器2的异步复位输入端，低电平有效。VCC4端：双D触发器的电源输入端。VDD1：双D触发器的供电电源，即外部输入电源。

在本实施例中，以太网负载可以是以太网摄像头等以太网设备，以太网的电源输入端VCC5端连接到以太网产品的第二电源芯片IC2的电源输出端OUT3，其中，以太网产品可以是工业以太网交换机、汽车的域控制器等产品。以太网负载的网口P3与以太网产品的以太网PHY芯片的网口P1相连；以太网烧录工具的网口P4与以太网产品的以太网PHY芯片的网口P2相连；以太网烧录工具可以是如电脑和烧录器组成的烧录工具。

PHY芯片的复位引脚RST1端连接到第一反相器的输出端，其中第一反相器的输入端有下拉电阻，PHY芯片的电源输入端口VCC1端连接到第一电源芯片的输出端OUT2，PHY芯片的PHY1接口与数据交换芯片的MAC1接口相连，以太网PHY芯片的PHY2接口与数据交换芯片的MAC2接口相连。

数据交换芯片的MAC3接口与MCU的MAC4接口相连，数据交换芯片的复位引脚RST2连接到第二反相器的输出端，其中第二反相器的输入端有下拉电阻。数据交换芯片的电源输入端口VCC2连接到第一电源芯片的输出端OUT2，数据交换芯片的电源输入端口VCC3连接到第一电源芯片的输出端OUT1。

主控芯片MCU的GPIO1端口连接到第一反相器的输入端，主控芯片MCU的GPIO2端口连接到第二反相器的输入端，主控芯片MCU的GPIO3端口连接到第三反相器的输入端，第三反相器的输入端有下拉电阻，主控芯片MCU的GPIO4端口连接到反相器4的输入端，第四反相器的输入端有下拉电阻。主控芯片MCU的GPIO5与双D触发器的2/Q引脚相连，主控芯片MCU的GPIO6与双D触发器的2CP引脚相连，主控芯片MCU的GPIO7与双D触发器的2D引脚相连，主控芯片MCU的GPIO8端口与双D触发器的1CP引脚相连，主控芯片MCU的GPIO9端口与双D触发器的1D引脚相连。双D触发器的1/Q输出端连接到第二电源芯片的使能输入端EN3，双D触发器的1/SD、1/RD、2/SD和2/RD引脚分别通过上拉电阻1、上拉电阻2、上拉电阻3和上拉电阻4后连接到外部电源VDD1，外部电源不受MCU控制。双D触发器的电源输入端VCC4连接到电源VDD1；第一电源芯片的使能输入端EN1连接第三反相器的输出端，第一电源芯片的使能输入端EN2连接第四反相器的输出端。

实施例9，

参见图3，本申请还提供一种烧录方法，应用于上述的一种以太网烧录系统，方法包括：

100，将PHY单元5分别与以太网负载、以太网烧录工具连接；在步骤100中，将以太网负载的以太网通讯接口P3端连接到PHY芯片的P1端，将以太网负载的电源端与第二电源芯片的OUT3连接；将以太网烧录工具的以太网通讯接口P4端与PHY芯片的P2端连接。

200，PHY单元5接收与以太网烧录工具的烧录信号，并将烧录信号通过数据转换单元转发到主控单元1；在步骤200中，以太网烧录工具通过以太网通讯接口P4和P2接口发送对以太网负载烧录请求信息到PHY芯片，PHY芯片通过接口PHY2和接口MAC2把以太网烧录工具的烧录请求信息发送给Switch芯片，Switch芯片再通过接口MAC3和接口MAC4把以太网烧录工具的烧录请求信息发送给主控芯片MCU。

300，主控单元1根据烧录信号，向以太网烧录工具发出反馈信号并对PHY单元5、数据转换单元进行配置；在步骤300中，主控芯片MCU收到该请求信息后，对PHY芯片和数据交换芯片进行相应的配置，同时使GPIO9输出低电平，接着使GPIO8输出一个由低电平转高电平的上升沿信号，根据表1双D触发器的功能表可知，此时双D触发器的1/Q引脚输出一个高电平，该高电平输出到第二电源芯片IC2的使能端EN3，从而使第二电源芯片IC2的输出端OUT3输出电压，使以太网负载的电源输入端VCC5获得电源电压，以太网负载开始工作；然后主控芯片MCU通过MAC4、MAC3、MAC2、PHY2、P2和P4通讯接口，把允许以太网烧录工具开始烧录的信息发送给以太网烧录工具。

400，以太网烧录工具接收反馈信号后，通过PHY单元5、数据转换单元对以太网负载进行程序烧录。在步骤400中，以太网烧录工具接收到该信息后，通过P4、P2、PHY2、MAC2、MAC1、PHY1、P1和P3通讯接口对以太网负载进行烧录更新程序。

在本实施例中，本申请通过与以太网负载、以太网烧录工具与本系统连接，使以太网负载实现程序烧录升级。

实施例10，

在将PHY单元5分别与以太网负载、以太网烧录工具连接之后，在PHY单元5接收与以太网烧录工具的烧录信号，并将烧录信号通过数据转换单元转发到主控单元1之前；还包括对系统初始化，对系统初始化包括以下步骤：主控单元1根据触发器单元2的信号，通过第二电源单元4给以太网负载供电，通过第一电源单元3为PHY单元5、数据转换单元供电；且主控单元1对PHY单元5、数据转换单元进行初始化配置。在本实施例中，当以太网产品开机，即本系统接电后，主控芯片MCU开始初始化的工作：首先主控芯片MCU读取GPIO5的端口状态，如果读到GPIO5的状态是低电平，则先使GPIO7输出低电平，再使GPIO6输出一个由低电平转高电平的上升沿信号，根据表1双D触发器的功能表可知，此时双D触发器的2/Q引脚输出一个高电平，然后主控芯片MCU使GPIO9输出低电平，接着使GPIO8输出一个由低电平转高电平的上升沿信号，根据表1双D触发器的功能表可知，此时双D触发器的1/Q引脚输出一个高电平，该高电平输出到第二电源芯片的使能端EN3，从而使第二电源芯片的输出端OUT3输出电压，使以太网负载的电源输入端VCC5获得电源电压，以太网负载开始工作；随后，主控芯片MCU按照PHY芯片和数据交换芯片的电源时序要求，分别使GPIO3和GPIO4输出低电平，则第三反相器和第四反相器都输出高电平，即第一电源芯片的使能端EN1和EN2获得高电平，使得第一电源芯片的输出端OUT1和OUT2按一定的顺序输出电压，PHY芯片和数据交换芯片获得供电电源，最后主控芯片MCU对PHY芯片和数据交换芯片进行初始化工作和其它项的初始化工作；如果主控芯片MCU读到GPIO5的状态是高电平，主控芯片MCU可判断出自己已经被复位了，则主控芯片MCU对GPIO6-GPIO9端口不进行任何操作，对PHY芯片和数据交换芯片也不进行初始化工作，而开始其它项的初始化工作。

实施例11，

在以太网烧录工具接收反馈信号后，通过PHY单元5、数据转换单元对以太网负载进行程序烧录时，还包括以下步骤：主控单元1检测触发器单元2的电平信号，判断主控单元1是否被复位，若主控单元1检测到已复位，则不对PHY单元5、数据转换单元进行初始化配置；同时，主控单元1通过第一反相器与PHY单元5连接，通过第二反相器与数据转换单元连接，当主控单元1复位时，第一反相器、第二反相器的输出端电位不发生变化。在本实施例中，如果在对以太网负载进行程序升级的过程中，主控芯片MCU由于某种原因，如软件bug，被复位了，此时主控芯片MCU的GPIO1端口为高阻态，第一反相器的输入端因为有下拉电阻，所以第一反相器依然输出高电平即PHY芯片的硬件复位引脚RST1依然是高电平；同理，数据交换芯片硬件复位引脚RST2、第一电源芯片IC1的使能端EN1和EN2也是高电平；所以，当主控芯片MCU复位时，PHY芯片、数据交换芯片和第一电源芯片IC1均能正常工作；当主控芯片MCU复位时，GPIO6-GPIO9也为高阻状态，所以双D触发器的D触发器1和D触发器2的输出状态不会发生改变，即1/Q和2/Q依然输出高电平，所以第二电源芯片IC2的输出端OUT3依然输出电压，以太网负载的输入电源仍然正常；当主控芯片MCU复位后，主控芯片MCU又开始初始化，当主控芯片MCU读到GPIO5的状态是高电平时，其中双D触发器的D触发器2用来存储主控芯片MCU是否被复位过，D触发器2的2/Q输出端为低电平时表示主控芯片MCU没有被复位过，2/Q输出端为高电平时表示主控芯片MCU已经被复位过。主控芯片MCU可判断自己已经被复位了，则对GPIO6-GPIO9端口不进行任何操作，对PHY和数据交换芯片也不进行初始化工作，而开始其它项的初始化工作；所以，主控芯片MCU复位后，PHY芯片和数据交换芯片仍然可继续正常工作。

此外，本申请提到的以太网不限于十兆以太网、百兆以太网、千兆以太网和BroadR-Reach车载以太网。本申请提到的反相器不限于用分立元件，如三极管、MOS管或结型场效应管等设计的反相器或用集成电路设计的反相器。本申请提到的双D触发器不限于用分立元件或集成电路设计的电路，也不限于用单个D触发器或集成多个D触发器设计。本申请的设计方案思路不限于以太网，也可用于设计MCU周边外部的芯片，即当MCU复位时，MCU周边外部芯片仍然正常工作的设计方案。

上面结合附图对本申请的实施方式作了详细说明，但是本申请并不限于上述实施方式，在本领域普通技术人员所具备的知识范围内，还可以在不脱离本申请宗旨的前提下做出各种变化。