一种高频集成电路封装的引线框架的制作方法

1.本实用新型属于半导体封装技术领域，尤其涉及一种高频集成电路封装的引线框架。


背景技术：

2.随着集成电路产品朝着高频高速方向发展，同时输入、输出数量不断增大，芯片的面积也不断增大，导致传统qfn封装产品也将随之增大，内部键合线的长度也相应增大，寄生效应明显，严重时会恶化传输性能，使得器件无法正常工作，如图3所示，其中通道1、通道2、通道3、通道4为高频高速信号通道，以通道1为例，相应的差分传输特性如图2所示，其中在关注频点6.56ghz，通道1的插入损耗s21为-0.62db，回波损耗s11为-9.76db。如何进一步提升现有qfn无引脚封装的高频高速传输性能已经成为本领域技术人员亟待解决的问题；
3.qfn作为一种无引脚集成电路封装结构，其采用低成本的塑料封装技术，引出焊盘分别位于封装体下方的四周，焊盘之间距离较小，封装体内部具备较大面积的载片台，主要用于承载集成电路芯片，载片台背面外露于封装体外。集成电路芯片焊盘与qfn引线焊盘和载片台之间通常采用键合线的方式来实现信号、电源的互连；
4.现有技术存在现有引线框架由于缺乏统一的标准化结构，从而造成大量的寄生电感，并影响传输的信号特征的问题。


技术实现要素：

5.本实用新型提供一种高频集成电路封装的引线框架，以解决上述背景技术中提出了现有技术存在现有引线框架由于缺乏统一的标准化结构，从而造成大量的寄生电感，并影响传输的信号特征的问题。
6.本实用新型所解决的技术问题采用以下技术方案来实现：一种高频集成电路封装的引线框架，包括芯片，所述芯片引线键合拓展于载片台内；
7.所述引线中每一对高频差分引线对形成一对阻抗一致的共面差分结构。
8.进一步，所述芯片优选qfn封装，并形成qfn引线框架。
9.进一步，所述qfn引线框架的四组高频差分引线对分别形成阻抗一致的共面差分结构。
10.进一步，所述qfn引线框架的每组高频差分引线对的每个引脚宽度优选为0.13mm，其引脚间距优选为0.15mm，其每根键合线的长度范围为0.79mm～0.92mm。
11.进一步，所述qfn引线框架的每组高频差分引线对之间的间距优选为0.27mm。
12.进一步，所述qfn引线框架的每组高频差分引线对的关注频点6.56ghz，每组高频差分引线对的插入损耗为-0.19db，回波损耗s11为-17.31db。
13.有益技术效果：
14.1、本专利采用所述芯片引线键合拓展于载片台内；所述引线中每一对高频差分引线对形成一对阻抗一致的共面差分结构，由于根据高频/高速信号布局特点，将qfn内部焊
盘朝载片台内拓展结构，其中，本方案针对高频引线分别独立处理，因为高频信号在整个系统运行中的性能非常重要，可以直接提高系统性能，也可以导致系统崩溃，基于上述动机，本方案，对每一对高频差分引线分别进行处理，形成阻抗一致且共面差分的信号结构，该信号结构有效减少导线长度，降低寄生电感，同时提高了信号的传输特征。
15.2、本专利采用所述芯片优选qfn封装，并形成qfn引线框架，所述qfn引线框架的四组高频差分引线对分别形成阻抗一致的共面差分结构，所述qfn引线框架的每组高频差分引线对的每个引脚宽度优选为0.13mm，其引脚间距优选为0.15mm，其每根键合线的长度范围为0.79mm～0.92mm，所述qfn引线框架的每组高频差分引线对之间的间距优选为 0.27mm，由于本方案以qfn高频集成电路封装的引线框架为例，根据高频/高速信号布局特点，将qfn内部焊盘朝载片台内拓展结构，如图1所示，同时四组高频差分设为设计为阻抗一致的共面差分结构，如图中通道1、通道2、通道3、通道4，其中各差分通道组内，每根信号内引脚宽度为0.13mm，组内间距为0.15mm，对应的键合线的长度也缩小至较短范围(0.79mm～0.92mm)；四组差分传输通道组间的间距为0.27mm，较传统通道的传输特性，性能得到大幅提升。
16.3、本专利采用所述qfn引线框架的每组高频差分引线对的关注频点6.56ghz，每组高频差分引线对的插入损耗为-0.19db，回波损耗s11为-17.31db，由于本方案还给出的优化后的电气特性，以通道1为例，相应的差分传输特性，如图4所示，其中在关注频点6.56ghz，通道1的插入损耗s21为-0.19db，回波损耗s11为-17.31db，通过图表显示，由于本方案在关注频点、插入损耗、回波损耗等电气参数加以验证，验证证明，本方案的高频传输特性得到有效提升。
17.4、本专利通过合理的优化设计，可大幅提升qfn无引线框架的传输性能，具有成本低，与传统qfn框架保持相当的水平。
附图说明
18.图1是本实用新型一种高频集成电路封装的引线框架的优化后的布线结构图；
19.图2是本实用新型一种高频集成电路封装的引线框架的优化后的电气特性图；
20.图3是本实用新型优化前的布线结构图；
21.图4是本实用新型优化前的电气特性图；
具体实施方式
22.以下结合附图对本实用新型做进一步描述：
23.图中：
24.1-芯片、2-载片台、3-高频差分引线对；
25.实施例：
26.本实施例：
27.如图1所示，一种高频集成电路封装的引线框架，包括芯片1，所述芯片1引线键合拓展于载片台2内；
28.所述引线中每一对高频差分引线对3形成一对阻抗一致的共面差分结构。
29.所述芯片1优选qfn封装，并形成qfn引线框架。
30.所述qfn引线框架的四组高频差分引线对3分别形成阻抗一致的共面差分结构。
31.所述qfn引线框架的每组高频差分引线对3的每个引脚宽度优选为0.13mm，其引脚间距优选为0.15mm，其每根键合线的长度范围为0.79mm～0.92mm。
32.所述qfn引线框架的每组高频差分引线对3之间的间距优选为0.27mm。
33.如图2所示，所述qfn引线框架的每组高频差分引线对3的关注频点6.56ghz，每组高频差分引线对3的插入损耗为-0.19db，回波损耗s11为-17.31db。
34.工作原理：
35.本专利通过采用采用所述芯片引线键合拓展于载片台内；所述引线中每一对高频差分引线对形成一对阻抗一致的共面差分结构，由于根据高频/高速信号布局特点，将qfn内部焊盘朝载片台内拓展结构，其中，本方案针对高频引线分别独立处理，因为高频信号在整个系统运行中的性能非常重要，可以直接提高系统性能，也可以导致系统崩溃，基于上述动机，本方案，对每一对高频差分引线分别进行处理，形成阻抗一致且共面差分的信号结构，本实用新型解决现有技术存在现有引线框架由于缺乏统一的标准化结构，从而造成大量的寄生电感，并影响传输的信号特征的问题，具有有效减少导线长度，降低寄生电感，同时提高了信号的传输特征的有益技术效果。
36.利用本实用新型的技术方案，或本领域的技术人员在本实用新型技术方案的启发下，设计出类似的技术方案，而达到上述技术效果的，均是落入本实用新型的保护范围。