一种嵌入式转位机构运动控制器的制作方法

1.本发明涉及嵌入式控制器技术领域，具体涉及一种嵌入式转位机构运动控制器。


背景技术：

2.一体化转位机构的运动控制系统是实现转位机构运动功能和达到技术性能指标的重要组成部分，主要模块包括：嵌入式运动控制器、驱动模块、电机及反馈系统。嵌入式运动控制器分别与驱动模块和反馈信息构成位置闭环系统，完成目标的运动控制。
3.鉴于传统的一体化转位机构中主控单片机通用性差、性能低下、编译复杂、电路板庞大，功能不可扩展等不足。


技术实现要素：

4.为了解决传统一体化转位机构中主控单片机通用性差、性能低下、编译复杂、电路板庞大，功能不可扩展等问题，本实用新型结合一体化转位机构对高速性、精确度和稳定性等性能高要求的特点，提出了一种以32 位浮点dsp 芯片tms320f28335 为核心，配合cycloneⅱ系列fpga 为辅助处理器结构的嵌入式转位机构运动控制器，利用fpga芯片的可编程功能，将串口通讯处理模块、码盘数据处理模块，输入输出处理模块集成其中，减少了控制器中集成芯片的数量，缩小了电路板尺寸，体积小、功耗低，集成度高，可靠性高。其具体技术方案如下：
5.为实现上述目的，本发明实施例提供一种嵌入式转位机构运动控制器，包括：
6.dsp数字信号处理器、fpga可编程逻辑控制器、ram存储器、接口电路、外围驱动电路和电源模块；其中，所述dsp数字信号处理器通过数据总线和地址总线与所述fpga可编程逻辑控制器连接；所述ram存储器和所述电源模块分别与所述fpga可编程逻辑控制器连接，所述电源模块还与所述dsp数字信号处理器相连；
7.其中，高速差分线路驱动器、模拟量转换器、六路施密特触发反相器、隔离数据收发器、光电耦合器、串口通讯基频晶振分别与所述fpga可编程逻辑控制器连接，主频晶振与所述dsp数字信号处理器相连。
8.进一步的，所述高速差分线路驱动器采用26clv31或26clv32；所述模拟量转换器采用ad5754；所述六路施密特触发反相器采用54hc14；所述隔离数据收发器采用adm2582；所述光电耦合器采用gh3201j-4；所述主频晶振为30mhz，所述串口通讯基频晶振为14.745630mhz；所述dsp数字信号处理器采用32位浮点芯片tms320f28335；所述fpga可编程逻辑控制器采用cycloneⅱ系列芯片中的ep2c8q208c8。
9.进一步的，所述dsp内部集成有与cpu相连的片内flash、片内ram、时钟锁相环模块、增强型ecap模块、两个增强型eqep模块，以及电源接口、晶振接口、码盘信号接口、d/a芯片接口、sram接口、fpga片内双端口ram接口。
10.进一步的，所述fpga内部集成8256 个逻辑单元，138 个用户i/o，36 个m4kram和2 个锁相环。
11.进一步的，所述fpga的i/o 口支持3.3 v lvttl 电平，与dsp 管脚电平兼容。
12.本实用新型采用基于dsp fpga的结构做为嵌入式运动控制器的核心控制单元，利用fpga芯片的可编程功能，配合控制使用驱动器、模拟量转换器、六路施密特触发反相器、隔离数据收发器、光电耦合器、基频晶振，实现嵌入式转位机构控制器的主要功能。
13.进一步的，fpga芯片的可编程功能，将串口通讯处理模块、码盘数据处理模块，输入输出处理模块集成其中，减少了控制器中集成芯片的数量，缩小了电路板尺寸，体积小、功耗低，集成度高，可靠性高。
14.进一步的，选用军用接插件，体积小，传输数据可靠性高，且接口定义采用双点冗余设计，提高了数据传输的可靠性。
附图说明
15.图1是本实用新型一种嵌入式转位机构运动控制器的结构示意图；
16.图2是本实用新型提供的dsp的内部结构示意图；
17.图3是fpga可编程逻辑控制器片内功能模块示意图。
具体实施方式
18.以下结合附图对本发明进行说明，但不用来限制本发明的范围。
19.参见图1是本实用新型一种嵌入式转位机构运动控制器的结构示意图，包括dsp数字信号处理器、fpga可编程逻辑控制器、ram存储器、接口电源、外围驱动电路和电源模块；其中，所述dsp数字信号处理器通过数据总线和地址总线与所述fpga可编程逻辑控制器连接；所述aram存储器和所述电源模块分别与所述fpga可编程逻辑控制器连接，所述电源模块还与所述dsp数字信号处理器相连；
20.其中，高速差分线路驱动器、模拟量转换器、六路施密特触发反相器、隔离数据收发器、光电耦合器、串口通讯基频晶振分别与所述fpga可编程逻辑控制器连接，主频晶振与所述dsp数字信号处理器相连。上述dsp数字信号处理器通过数据总线、地址总线、片选信号和读写控制信号与fpga实现通信和控制，fpga可编程逻辑控制器中集成了总线控制模块、串口模块、da配置及数据输出模块、编码器数据解析模块、io寄存器、定角脉冲和软件版本号模块，通过与驱动芯片包括高速差分线路驱动器26clv31、26clv32，模拟量转换器ad5754，六路施密特触发反相器54hc14，隔离数据收发器adm2582，光电耦合器gh3201j-4的配合使用，实现嵌入式转位机构控制器的主要功能。嵌入式转位机构控制器中使用两种频率的晶振，其中30mhz晶振是dsp主频晶振，14.745630mhz晶振是串口模块的基频晶振。
21.参见图2是本实用新型提供的dsp的内部结构示意图，dsp 是嵌入式转位机构控制器的数字信号处理单元，其功能概括为：解码位置信号、对运动轨迹及实际位置信息进行实时处理、输出定角脉冲、驱动d/a 输入输出等。
22.选用ti公司的tms320f28335作为控制器的核心控制单元，tms320f28335内部集成了cpu及fpu、sram、256k*16位flah，最高可达150mhz主频，采用高性能静态cmos技术，内核1.8供电，io3.3v供电。其先进的内部和外设机构使得该处理器特别适合电机及其他运动控制应用。
23.dsp芯片主频设置为150mhz，dsp程序中控制算法的运算速度相比于tms320c32提
高了5倍，从而在不增加控制算法复杂度的情况下伺服控制周期大幅缩短，提高了控制器的响应速度，达到更高的运动控制精度与稳定性。
24.在本实用新型的可选实施方式中，综合考虑片上逻辑单元、用户i/o 口数量以及功能扩展的需要，fpga 选用altera 公司的cycloneⅱ系列的 ep2c8q208c8，它具有8256 个逻辑单元，138 个用户i/o，36 个m4kram和2 个锁相环，具有低成本、低功耗的特点。由于fpga 具有高速并行处理能力，所以保证了系统的同步性，它的i/o 口支持3.3 v lvttl 电平，与dsp 管脚电平兼容。在fpga 芯片中配置了如下功能模块：
25.（1）总线控制模块；
26.（2）异步串口的转换与解析；
27.（3）da接口的数据读取；
28.（4）驱动器使能控制与状态监测；
29.（5）绝对码盘biss c协议的解析；
30.（6）定角脉冲产生；
31.（7）软件版本号查询模块。
32.在本实用新型的可选实施方式中，对外接口电路主要包括电源供电，串口，位置反馈接口，数字量输入输出接口，模拟量输出，同步接口，定角脉冲输出。对每路信号配置了双点设计，提高了信号的可靠性。接口电路分布合理，将与用户对接信号，码盘信号，驱动器控制信号分别布置在不同的接口上，使得控制器的外围线路清晰明了。对用户信号和电路板上的其它电路信号进行了分隔处理，减少了外围电路对控制器的干扰。
33.选用航天电器的j30j系列微矩形电连接器，该系列电连接器采用绞线式弹性插针，接点密度高，配有锁紧组件，保证了连接器与电路板的可靠连接。
34.虽然，上文中已经用一般性说明及具体实施例对本发明作了详尽的描述，但在本发明基础上，可以对之作一些修改或改进，这对本领域技术人员而言是显而易见的。因此，在不偏离本发明精神的基础上所做的这些修改或改进，均属于本发明要求保护的范围。