占空比校正电路的制作方法

技术特征：
1.一种占空比校正电路，其特征在于，其包括：信号接入端和信号输出端；信号调整电路，分别与所述信号接入端、所述信号输出端电性连接，接收所述信号接入端输入的第一时钟信号，并将所述第一时钟信号转换为第二时钟信号后从所述信号输出端输出；占空比检测电路，与所述信号调整电路电性连接，用于检测所述第二时钟信号的占空比，并生成反馈结果；数控延迟电路，分别与所述占空比检测电路、所述信号调整电路、所述信号接入端电性连接，用于根据反馈结果进行对所述信号调整电路生成的第二时钟信号进行相应的延迟操作。2.根据权利要求1所述的占空比校正电路，其特征在于，所述信号调整电路包括第一触发器、第二触发器和与非门，所述第一触发器的ck端与所述信号接入端电性连接,所述的第一触发器的q端分别与信号输出端、所述与非门的一端电性连接，所述第二触发器的ck端与所述数控延迟电路的电性连接，所述第二触发器的q端与所述与非门的一端电性连接，所述与非门的另一端分别与所述第一触发器和所述第二触发器的复位端电性连接。3.根据权利要求1所述的占空比校正电路，其特征在于，所述占空比检测电路包括反相器、滤波器、比较器和有限状态机，所述反相器的两端分别与所述第一触发器的q端、所述滤波器的输入端电性连接，所述滤波电路的输出端与所述比较器的输入端电性连接，所述比较器的输出端与所述有限状态机电性连接，所述有限状态机与所述数控延迟电路电性连接。4.根据权利要求3所述的占空比校正电路，其特征在于，所述反相器还包括两级反相器和一级反相器，所述两级反相器的两端分别与所述第一触发器的q端、所述滤波器的正向输入端电性连接，所述一级反相器的两端与所述第一触发器的q端、所述滤波器的负向输入端电性连接。5.根据权利要求3所述的占空比校正电路，其特征在于，所述有限状态机包括表决器和计数器，所述比较器的输出端与所述表决器的一端电性连接，所述表决器的另一端与所述计数器的一端电性连接，所述计数器的另一端与所述数控延迟电路的一端电性连接。6.根据权利要求3所述的占空比校正电路，其特征在于，所述有限状态机还配置有增益配置位。7.根据权利要求1所述的占空比校正电路，其特征在于，所述数控延迟电路包括选择器和多个反相器组串联的延迟链，所述延迟链的输入端与所述信号接入端电性连接，每个反相器组的输出端与所述选择器的输入端电性连接，所述选择器的输出端与所述信号调整电路电性连接。8.根据权利要求7所述的占空比校正电路，其特征在于，所述反相器组包括至少两个串联的反相器。

技术总结
本发明公开了一种占空比校正电路。其中，该占空比校正电路包括信号接入端；信号调整电路，与信号接入端电性连接，接收输入的第一时钟信号，并将第一时钟信号转换为第二时钟信号；占空比检测电路，与信号调整电路电性连接，用于检测第二时钟信号的占空比，并生成反馈结果；数控延迟电路，分别与占空比检测电路、信号调整电路、信号接入端电性连接，用于根据反馈结果进行对信号调整电路生成的第二时钟信号进行相应的延迟操作。其通过信号调整电路、占空比检测电路、数控延迟电路可以有效解决建立累计时间与环路稳定性之间的冲突问题，满足输入的时钟信号有较高精度的50％占空比需求。入的时钟信号有较高精度的50％占空比需求。入的时钟信号有较高精度的50％占空比需求。


技术研发人员：杨帆 翟永成 梁远军
受保护的技术使用者：深圳市紫光同创电子有限公司
技术研发日：2021.12.30
技术公布日：2022/4/26