基于多个ARM芯片架构的嵌入式音视频服务器的制作方法

基于多个arm芯片架构的嵌入式音视频服务器
技术领域
1.本技术的实施例涉及音视频处理技术领域，尤其涉及一种基于多个arm芯片架构的嵌入式音视频服务器。


背景技术：

2.视频编解码器，是指一个能够对数字视频进行压缩或者解压缩的程序或者设备。在日常生活中，视频编解码器的应用非常广泛。例如，在dvd(mpeg-2)中、在vcd(mpeg-1)中、在各种卫星和陆上电视广播系统中以及在互联网上。在线的视频素材通常是使用很多种不同的编解码器进行压缩，为了能够正确地浏览这些素材，用户需要下载并安装编解码器包(一种为pc准备的编译好的编解码器组件)。
3.在实现本发明的过程中，发明人发现，当前的视频编解码服务器仅提供有限的功能，其在功能多样性、灵活性和性能方面已经落后。


技术实现要素：

4.本技术的实施例提供了一种基于多个arm芯片架构的嵌入式音视频服务器，能够改善当前的视频编解码服务器仅提供有限的功能，其在功能多样性、灵活性和性能方面已经落后的问题。
5.在本技术的第一方面，提供了一种基于多个arm芯片架构的嵌入式音视频服务器，包括：
6.fpga芯片、主控arm芯片和至少两个从控arm芯片；
7.其中，所述主控arm芯片与所述fpga芯片连接，所述至少两个从控arm芯片均与所述fpga芯片连接，所述fpga芯片用于与外部设备连接；
8.其中，每个从控arm芯片实现的功能均不相同。
9.通过采用以上技术方案，主控arm芯片和两个及以上从控arm芯片通过fpga芯片与外部设备连接，可搭建主控arm芯片和至少两个从控arm芯片之间的信信道的通信过程，能够改善当前的视频编解码服务器仅提供有限的功能，其在功能多样性、灵活性和性能方面已经落后的问题，达到丰富当前视频编解码服务器提供的功能，增强视频编解码服务器的灵活性的效果。
10.在一种可能的实现方式中，还包括：与所述fpga芯片连接的外围接口和与所述主控arm芯片连接的ssd储存芯片；
11.其中，所述外围接口用于与外部设备连接。
12.在一种可能的实现方式中，所述fpga芯片、所述主控arm芯片和所述至少两个从控arm芯片均包括通用异步收发传输器接口、双向二线制同步串行总线接口和以太网接口。
13.在一种可能的实现方式中，所述主控arm芯片和所述至少两个从控arm芯片设置在同一片硬件板卡上。
14.在一种可能的实现方式中，所述外围接口包括ts流采集接口、音频采集接口、数字
视频输出接口、模拟音频采集接口、网络接口、调试接口。
15.在本技术的第二方面，提供了一种基于多个arm芯片架构的嵌入式音视频服务器的运行方法，应用于如本技术的第一方面所述的服务器，包括：
16.在服务器开始工作时，搭建主控arm芯片和至少两个从控arm芯片之间的通信信道的通信过程。
17.在一种可能的实现方式中，所述通信过程包括同类型通信信道的通信过程和不同类型通信信道的通信过程；
18.所述搭建主控arm芯片和至少两个从控arm芯片之间的通信信道的通信过程包括：
19.判断通信信道通信过程类型；
20.若为同类型通信信道通信过程，则所述主控arm芯片向所述fpga芯片的发出申请信道；
21.所述fpga芯片接收到所述申请信道，检查所述从控arm芯片是否有空闲的对应通信信道可以通信；
22.若检测到有所述空闲的对应通信信道，则所述fpga芯片向所述从控arm芯片发送使用所述空闲的对应通信信道的消息通知；
23.所述从控arm芯片接收到所述消息通知后，检测所述空闲的对应通信信道；
24.若检测无问题，则向所述fpga芯片发送可以进行通信的反馈消息；
25.所述fpga芯片将所述主控arm芯片的通信信道和所述从控arm芯片的所述空闲的对应通信信道搭接；
26.所述fpga芯片向所述主控arm芯片发送通道建立完毕的消息通知；
27.所述主控arm芯片接收到建立完毕的消息通知后，通过通信信道向所述从控arm芯片发送通信握手；
28.所述从控arm芯片收到通信握手后，通过通信信道向所述主控arm芯片发送反馈消息。
29.在一种可能的实现方式中，所述搭建主控arm芯片和至少两个从控arm芯片之间的通信信道的通信过程还包括：
30.若为不同类型通信信道通信过程，则所述主控arm芯片向所述fpga芯片的发出申请信道；
31.所述fpga芯片接收到所述申请信道，检查所述从控arm芯片是否有空闲的对应通信信道可以通信；
32.若没有检测到有所述空闲的对应通信信道后，所述fpga芯片检测所述从控arm芯片是否有其它空闲通信通道，并对所述从控arm芯片的其它空闲通信通道进行判断，获取其它空闲通信通道；
33.所述fpga芯片向所述从控arm芯片发送使用所述其它空闲通信通道的消息通知；
34.所述从控arm芯片接收到所述消息通知后，检测所述其他空闲通信通道；
35.若检测无问题，则向所述fpga芯片发送可以进行通信的反馈消息；
36.所述fpga芯片向所述主控arm芯片发送使用过所述从控arm芯片的所述其他空闲通信通道进行通信的消息通知；
37.所述主控arm芯片接收到消息通知后，向所述fpga芯片回复可以进行通信的消息
通知；
38.所述fpga芯片将所述主控arm芯片的通信通道与所述从控arm芯片的所述其他空闲通信通道用所述fpga芯片的信道协议转换器进行连接；
39.所述fpga芯片向所述主控arm芯片和所述从控arm芯片发送通道建立完毕的消息通知；
40.所述主控arm芯片接收到建立完毕的消息通知后，向所述从控arm芯片发送通信握手；
41.所述从控arm芯片收到通信握手后，向所述主控arm芯片发送反馈消息。
42.在本技术的第三方面，提供了一种电子设备。该电子设备包括：存储器和处理器，所述存储器上存储有计算机程序，所述处理器执行所述计算机程序时实现如以上所述的方法。
43.在本技术的第四方面，提供了一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现所述方法的步骤。
44.应当理解，发明内容部分中所描述的内容并非旨在限定本技术的实施例的关键或重要特征，亦非用于限制本技术的范围。本技术的其它特征将通过以下的描述变得容易理解。
附图说明
45.结合附图并参考以下详细说明，本技术各实施例的上述和其他特征、优点及方面将变得更加明显。在附图中，相同或相似的附图标记表示相同或相似的元素，其中：
46.图1示出了本技术实施例中基于多个arm芯片架构的嵌入式音视频服务器的结构图。
47.图2示出了本技术实施例中基于多个arm芯片架构的嵌入式音视频服务器的运行方法的流程图。
48.图3示出了本技术实施例中同类型通信信道建立过程的示意图。
49.图4示出了本技术实施例中不同类型通信信道建立过程的示意图。
50.图5示出了适于用来实现本技术实施例的电子设备结构示意图。
具体实施方式
51.为使本技术实施例的目的、技术方案和优点更加清楚，下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述。
52.本技术实施例提供的基于多个arm芯片架构的嵌入式音视频服务器，可以应用于音视频处理技术领域。
53.基于高性能arm的soc芯片，其内部可集成多核高性能的cortex处理器、硬件浮点处理器和多核加速gpu引擎，并支持高性能h.265/h.264视频解码、低延时编码、ts流解复用、音频编解码功能。
54.在音视频接口上，arm芯片内部直接支持pal/ntsc/secam制式输出、从4k*2k到480i的输出，arm芯片的外围接口支持usb2.0、3.0、sdio3.0、i2c、uart接口、gpio接口等多种丰富的接口。另外，arm芯片在操作系统上支持linux嵌入式操作系统。
55.单个arm平台在极小的体积下已经集成多种强大的功能。相较于现在的单板单cpu做法，在一个板卡上集成多个cpu或soc以便提供更加丰富多样的功能将是未来发展的新方向。
56.当前的视频编解码服务器，局限于在单板上设置一颗arm芯片和一颗fpga芯片，或者设置单颗的高性能芯片，以便提供有限的功能。但是，当前的视频编解码服务器在功能多样性、灵活性、性能方面已经落后，不适用于当前因技术进步，在音视频服务器领域对功能多样性、性能和灵活性更加高效的需求。
57.因此，为满足音视频服务器领域在功能多样性上的需求，本技术的实施例提供了一种基于多个arm芯片，设计专门为音视频服务器市场所需要的嵌入式音视频服务器，即基于多个arm芯片架构的嵌入式音视频服务器。该服务器成品体积小、功能多样、运行可靠、兼容性强且功耗低，可大幅降低运营和维护成本。
58.图1示出了本技术实施例中基于多个arm芯片架构的嵌入式音视频服务器的结构图。参见图1，本实施例中基于多个arm芯片架构的嵌入式音视频服务器包括fpga芯片2、主控arm芯片1和至少两个从控arm芯片3。
59.其中，所述主控arm芯片1与所述fpga芯片2连接，所述至少两个从控arm芯片3均与所述fpga芯片2连接，所述fpga芯片2用于与外部设备连接。
60.其中，每个从控arm芯片实现的功能均不相同。
61.在本技术实施例中，在实际应用中，至少两个从控arm芯片3中包括的从控arm芯片个数可以根据功能需求，外扩更多的从控arm芯片。
62.在本技术实施例中，在主控arm芯片1和至少两个从控arm芯片3中，arm芯片均为高性能arm芯片，在硬件上的结构是一致的，因设置的位置(即连接关系)不同，arm芯片实现的功能不一样。主控arm芯片1中运行有arm主控软件，至少两个从控arm芯片3中每一个从控arm芯片中运行有实现不同功能的arm从控软件。
63.在本技术实施例中，主控arm芯片1，用于运行服务器中的主控软件，实现对服务器的主控功能、文件储存(主要储存指令执行参数)和安全管理功能。
64.其中，安全管理功能包括电源监控功能、温度监控功能、运行性能监控功能和负载分析管理功能，可提供给服务器管理员服务器运行的全面信息
65.在本技术实施例中，两个及以上从控arm芯片3，用于运行服务器中的功能软件，实现不同的功能，并根据预设功能进行拓展。
66.具体地，两个及以上从控arm芯片3中的任意一个从控arm芯片，可根据需求完成音视频编码功能、音视频解码功能、音视频转码功能和视频图像二次处理功能。其中，视频图像二次处理功能为服务器开发接口，提供给用户进行图像滤波、增强、马赛克、图像识别等加强功能。
67.在本技术实施例中，fpga芯片2，用于对服务器中的各个接口进行管理，并根据各芯片的需求搭接信息通路。
68.具体地，fpga芯片2中运行有fpga软件，fpga芯片2用于统筹管理主控arm芯片和至少两个从控arm芯片3中arm芯片之间的通信接口，包括但不限于gmac接口(千兆网媒体访问控制接口)、uart接口(通用异步收发传输器接口)、i2c接口(双向二线制同步串行总线接口)和以太网接口。
69.此外，fpga芯片2还用于管理服务器对外接口，包括但不限于ts流采集接口、音频采集接口、数字视频输出接口、模拟音频采集接口、网络接口和调试接口。
70.在本技术实施例中，fpga芯片2对接口的统筹管理，可根据各个芯片的需求，将其所需的接口进行输入与输出的搭接，完成信息通路。
71.通过采用以上技术方案，主控arm芯片1和两个及以上从控arm芯片3通过fpga芯片2与外部设备连接，可搭建主控arm芯片1和至少两个从控arm芯片3之间的信信道的通信过程，能够改善当前的视频编解码服务器仅提供有限的功能，其在功能多样性、灵活性和性能方面已经落后的问题，达到丰富当前视频编解码服务器提供的功能，增强视频编解码服务器的灵活性的效果。
72.为方便理解，在此对上述“主控arm芯片1和两个及以上从控arm芯片3通过fpga芯片2与外部设备连接，可搭建主控arm芯片1和至少两个从控arm芯片3之间的信信道的通信过程”做进一步阐述。
73.在本技术实施例中，运行在arm主控芯片1的arm主控软件对fpga芯片2、至少两个从控arm芯片3中的每一个从控arm芯片提供的功能进行管理。
74.具体地，主控arm芯片1上存储了多种不同功能的软件模块，可根据用户对不同从控arm芯片的配置，下载指定的功能软件模块到从控arm芯片。其中，不同功能的软件模块包括音视频编码功能、音视频解码功能、音视频转码功能、视频图像二次处理功能，这四大基础功模块，此外可根据需求定制开发。
75.在本技术实施例中，运行在arm主控芯片1的arm主控软件还对fpga芯片2、从控arm芯片的运行情况进行监控，如电源监控、温度监控和运行性能监控。
76.在本技术实施例中，所述fpga芯片1内运行的fpga软件加载有信道协议转换器。信道协议转换器用于提取通信信息内容，并根据不同的接口进行重新打包转发，实现不同接口之间进行通信。
77.具体地，信道协议转换器可维护arm芯片间的通信通道和arm芯片对外部的通信接口，并可以实现不同接口之间进行通信。其中，对arm芯片间的通信通道维护在与，在arm芯片与fpga芯片2之间实现了一套接口协议，为arm芯片之间的uart接口、i2c接口、以太网接口、gpio接口搭建同类型或者不同类型的通信通道。
78.在本技术实施例中，arm芯片与fpga芯片2之间的协议由信息报头和信息内容两大部分组成。其中，信息报头包括信息类型、信息源、时间戳和校验。信息内容根据信息类型的不同而不同，信息类型主要包括申请信道(chn-ask)、消息通知(chn-info)、反馈消息(chn-ack)和通信握手(syn-ack)。
79.在一些实施例中，基于多个arm芯片架构的嵌入式音视频服务器还包括：与所述fpga芯片2连接的外围接口4和与所述主控arm芯片1连接的ssd储存芯5片；
80.其中，所述外围接口4用于与外部设备连接。
81.在本技术实施例中，外围接口4用于与服务器外部设备连接。ssd储存芯片5，用于对服务器中需要保存的视频信息和配置文件进行储存。
82.在一些实施例中，所述fpga芯片2、所述主控arm芯片1和所述至少两个从控arm芯片3均包括通用异步收发传输器接口、双向二线制同步串行总线接口和以太网接口。
83.在本技术实施例中，主控arm芯片1和从控arm芯片均可以实现申请信道。其中，主
控arm芯片1申请信道用于和从控arm芯片进行通信；从控arm芯片申请信道用于和主控arm芯片或者其它从控arm芯片进行通信。此时，fpga芯片2承担接口协调工作。
84.在一些实施例中，所述主控arm芯片1和所述至少两个从控arm芯片3设置在同一片硬件板卡上。
85.在本技术实施例中，为便于联动相应便捷和减小成品体积，可将主控arm芯片和至少两个从控arm芯片3均设置在同一片硬件板卡上，达到减低运营和维护成本的效果。
86.在一些实施例中，所述外围接口4包括但不限于ts流采集接口、音频采集接口、数字视频输出接口、模拟音频采集接口、网络接口、调试接口。
87.在本技术实施例中，为配合从控arm芯片实现更多的功能，并达到运行可靠和兼容性强，可根据需求增加更多的外围接口。
88.本技术的实施例提供了一种基于多个arm芯片架构的嵌入式音视频服务器的运行方法，应用于基于多个arm芯片架构的嵌入式音视频服务器。在一些实施例中，该基于多个arm芯片架构的嵌入式音视频服务器的运行方法可以由电子设备执行。
89.图2示出了本技术实施例中基于多个arm芯片架构的嵌入式音视频服务器的运行方法流程图。参见图2，本实施例中基于多个arm芯片架构的嵌入式音视频服务器的运行方法包括：
90.步骤201：在服务器开始工作时，搭建主控arm芯片和至少两个从控arm芯片之间的通信信道的通信过程。
91.在本技术实施例中，主控arm芯片和至少两个从控arm芯片之间的通信信道包括不限于gmac(千兆网媒体访问控制)通信信道、uart(通用异步收发传输器)通信信道和i2c(双向二线制同步串行总线接口)通信信道。
92.在本技术实施例中，在服务器开始工作时，将主控arm芯片和至少两个从控arm芯片之间的通信信道进行搭建，以便主控arm芯片和至少两个从控arm芯片之间进行通信。
93.在一些实施例中，所述通信过程包括同类型通信信道的通信过程和不同类型通信信道的通信过程；步骤201中包括：步骤a1-步骤a10。
94.步骤a1：判断通信信道通信过程类型。
95.步骤a2：若为同类型通信信道通信过程，则所述主控arm芯片向所述fpga芯片的发出申请信道。
96.步骤a3：所述fpga芯片接收到所述申请信道，检查所述从控arm芯片是否有空闲的对应通信信道可以通信。
97.步骤a4：若检测到有所述空闲的对应通信信道，则所述fpga芯片向所述从控arm芯片发送使用所述空闲的对应通信信道的消息通知。
98.步骤a5：所述从控arm芯片接收到所述消息通知后，检测所述空闲的对应通信信道。
99.步骤a6：若检测无问题，则向所述fpga芯片发送可以进行通信的反馈消息。
100.步骤a7：所述fpga芯片将所述主控arm芯片的通信信道和所述从控arm芯片的所述空闲的对应通信信道搭接。
101.步骤a8：所述fpga芯片向所述主控arm芯片发送通道建立完毕的消息通知。
102.步骤a9：所述主控arm芯片接收到建立完毕的消息通知后，通过通信信道向所述从
控arm芯片发送通信握手。
103.步骤a10：所述从控arm芯片收到通信握手后，通过通信信道向所述主控arm芯片发送反馈消息。
104.在本技术实施例中，从控arm芯片为至少两个从控arm芯片中任意一个从控arm芯片。
105.接下来，将针对一个从控arm芯片与从控arm芯片之间搭建同类型通信信道的通信过程进行详细描述。
106.图3示出了本技术实施例中同类型通信信道建立过程的示意图。参见图3，以图中31到39进行说明，其中，若主控arm芯片的通信信道为uart通道，则从控arm芯片的空闲的对应通信信道也为对应的uart通道。
107.31：主控arm芯片向fpga芯片申请(chn-ask)通过uart通道与从控arm芯片的uart通道进行通信。
108.32：fpga芯片软件接收到申请信道(chn-ask)后，检查从控arm芯片是否有空闲的uart通道可以通信。
109.33：检测到有空闲的uart通道后，fpga软件向从控arm芯片发送使用空闲uart通道的消息通知(chn-info)。
110.34：从控arm芯片接收到通知后，检测空闲uart通道，检测无问题后，向fgpa软件发送可以进行通信的通知反馈消息(chn-ack)。
111.35：fpga软件将主控arm芯片的uart通道和从控arm芯片的uart通道搭接。
112.36：fpga软件向主控arm芯片发送通道建立完毕的消息通知(chn-info)。
113.37：主控arm芯片接收到建立完毕的消息后，通过uart通道向从控arm芯片发送通信握手(syn-ask)。
114.38：从控arm芯片收到握手通信(syn-ack)后，通过uart通道向主控arm芯片发送通信握手(syn-ack)。
115.39：通信通道建立，主控arm芯片和从控arm芯片开始进行通信。
116.在一些实施例中，步骤201中还包括：步骤b1-步骤b12。
117.步骤b1：若为不同类型通信信道通信过程，则所述主控arm芯片向所述fpga芯片的发出申请信道。
118.步骤b2：所述fpga芯片接收到所述申请信道，检查所述从控arm芯片是否有空闲的对应通信信道可以通信。
119.步骤b3：若没有检测到有所述空闲的对应通信信道后，所述fpga芯片检测所述从控arm芯片是否有其它空闲通信通道，并对所述从控arm芯片的其它空闲通信通道进行判断，获取其它空闲通信通道。
120.步骤b4：所述fpga芯片向所述从控arm芯片发送使用所述其它空闲通信通道的消息通知。
121.步骤b5：所述从控arm芯片接收到所述消息通知后，检测所述其他空闲通信通道。
122.步骤b6：若检测无问题，则向所述fpga芯片发送可以进行通信的反馈消息。
123.步骤b7：所述fpga芯片向所述主控arm芯片发送使用过所述从控arm芯片的所述其他空闲通信通道进行通信的消息通知。
124.步骤b8：所述主控arm芯片接收到消息通知后，向所述fpga芯片回复可以进行通信的消息通知。
125.步骤b9：所述fpga芯片将所述主控arm芯片的通信通道与所述从控arm芯片的所述其他空闲通信通道用所述fpga芯片的信道协议转换器进行连接。
126.步骤b10：所述fpga芯片向所述主控arm芯片和所述从控arm芯片发送通道建立完毕的消息通知。
127.步骤b11：所述主控arm芯片接收到建立完毕的消息通知后，向所述从控arm芯片发送通信握手。
128.步骤b12：所述从控arm芯片收到通信握手后，向所述主控arm芯片发送反馈消息。
129.图4示出了本技术实施例中不同类型通信信道建立过程的示意图。参见图4，以图中41到410进行说明，其中，若主控arm芯片的通信信道为uart通道，则从控arm芯片的空闲的对应通信信道也为对应的uart通道，其他空闲通信通道可选i2c通道。
130.41：主控arm芯片向fpga芯片申请(chn-ask)通过uart通道与从控arm芯片的uart通道进行通信。
131.42：fpga软件接收到申请信道(chn-ask)后，检查从控arm芯片是否有空闲的uart通道可以通信。
132.43：没有检测到有空闲的uart通道后，fpga软件检测从控arm芯片是否有其它的通信通道空闲，并发现从控arm芯片的i2c通道空闲。
133.44：fpga芯片向从控arm芯片发送使用i2c通道的消息通知(chn-info)。
134.45：从控arm芯片接收到通知后，检测空闲i2c通道，检测无问题后，向fgpa软件发送可以进行通信的通知反馈消息(chn-ack)。
135.46：fpga软件向主控arm芯片发送使用过从控arm芯片的i2c通道进行消息通知(chn-info)。
136.47：主控arm芯片接收到消息后，向fpga芯片回复可以进行消息通知(chn-ack)。
137.48：fpga软件将主控arm芯片的uart通道与从控arm芯片的i2c通道用fpga芯片的信道协议转换器进行连接；fpga软件向主控arm芯片和从控arm芯片发送通道建立完毕的消息通知(chn-info)。
138.49：主控arm芯片接收到建立完毕的消息后，向从控arm芯片发送通信握手(syn-ask)；从控arm芯片收到通信握手(syn-ack)后，向主控arm发送反馈通信(syn-ack)。
139.410：通信通道建立，主控arm芯片和从控arm芯片开始进行通信。
140.需要说明的是，对于前述的各方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本技术并不受所描述的动作顺序的限制，因为依据本技术，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于可选实施例，所涉及的动作和模块并不一定是本技术所必须的。
141.以上是关于方法实施例的介绍，以下通过装置实施例，对本技术所述方案进行进一步说明。
142.图5示出了适于用来实现本技术实施例的电子设备的结构示意图。如图5所示，图5所示的电子设备500包括：处理器501和存储器503。其中，处理器501和存储器503相连。可选
地，电子设备500还可以包括收发器504。需要说明的是，实际应用中收发器504不限于一个，该电子设备500的结构并不构成对本技术实施例的限定。
143.处理器501可以是cpu(central processing unit，中央处理器)，通用处理器，dsp(digital signal processor，数据信号处理器)，asic(application specific integrated circuit，专用集成电路)，fpga(field programmable gate array，现场可编程门阵列)或者其他可编程逻辑器件、晶体管逻辑器件、硬件部件或者其任意组合。其可以实现或执行结合本技术公开内容所描述的各种示例性的逻辑方框，模块和电路。处理器501也可以是实现计算功能的组合，例如包含一个或多个微处理器组合，dsp和微处理器的组合等。
144.总线502可包括一通路，在上述组件之间传送信息。总线502可以是pci(peripheral component interconnect，外设部件互连标准)总线或eisa(extended industry standard architecture，扩展工业标准结构)总线等。总线502可以分为地址总线、数据总线、控制总线等。为便于表示，图5中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。
145.存储器503可以是rom(read only memory，只读存储器)或可存储静态信息和指令的其他类型的静态存储设备，ram(random access memory，随机存取存储器)或者可存储信息和指令的其他类型的动态存储设备，也可以是eeprom(electrically erasable programmable read only memory，电可擦可编程只读存储器)、cd-rom(compact disc read only memory，只读光盘)或其他光盘存储、光碟存储(包括压缩光碟、激光碟、光碟、数字通用光碟、蓝光光碟等)、磁盘存储介质或者其他磁存储设备、或者能够用于携带或存储具有指令或数据结构形式的期望的程序代码并能够由计算机存取的任何其他介质，但不限于此。
146.存储器503用于存储执行本技术方案的应用程序代码，并由处理器501来控制执行。处理器501用于执行存储器503中存储的应用程序代码，以实现前述方法实施例所示的内容。
147.其中，电子设备包括但不限于：移动电话、笔记本电脑、数字广播接收器、pda(个人数字助理)、pad(平板电脑)、pmp(便携式多媒体播放器)、车载终端(例如车载导航终端)等等的移动终端以及诸如数字tv、台式计算机等等的固定终端。图5示出的电子设备仅仅是一个示例，不应对本技术实施例的功能和使用范围带来任何限制。
148.本技术实施例提供了一种计算机可读存储介质，该计算机可读存储介质上存储有计算机程序，当其在计算机上运行时，使得计算机可以执行前述方法实施例中相应内容。与现有技术相比，本技术实施例中，主控arm芯片和两个及以上从控arm芯片通过fpga芯片与外部设备连接，可搭建主控arm芯片和至少两个从控arm芯片之间的信信道的通信过程，能够改善当前的视频编解码服务器仅提供有限的功能，其在功能多样性、灵活性和性能方面已经落后的问题，达到丰富当前视频编解码服务器提供的功能，增强视频编解码服务器的灵活性的效果。
149.应该理解的是，虽然附图的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，其可以以其他的顺序执行。而且，附图的流程图中的至少一
部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，其执行顺序也不必然是依次进行，而是可以与其他步骤或者其他步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
150.以上所述仅是本技术的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本技术原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本技术的保护范围。