一种非线性延迟电路系统的仿真方法、系统及介质与流程

1.本发明涉及电路仿真技术领域，尤其涉及一种非线性延迟电路系统的仿真方法、系统及介质。


背景技术：

2.随着集成电路规模与工作频率的持续增加，集成电路内部各功能电路所呈现的工作状态越来越复杂，在集成电路设计阶段，需要对集成电路内部各模块精确建模并进行仿真分析，才能最大程度减少流片失败。对集成电路内部的信号完整性分析以及各模块输出信号的仿真等，都需要经过大量的数值计算。尤其是随着集成电路的工作频率提高，信号的传输延迟也需要考虑在内，这就给集成电路设计带来了巨大挑战。
3.非线性延迟电路系统是集成电路内部最为复杂的电路模块之一。在对非线性延迟电路系统进行分析仿真时，需要求解复杂的数学模型，在规模较大电路情况下，求解较为困难。当前针对非线性延迟电路系统的数学模型处理方法大多为数值方法，数值方法在处理过程中较为耗时，计算时间常常令人难以接受，甚至是不可能求解出来的。
4.由于片上互连线数量巨大并且芯片工作频率逐渐增高，芯片在流片制造之前，需要经过反复的仿真验证。这就需要对芯片内部各个电路模块进行精确建模，在高速信号情况下，需要将信号的传输延迟考虑在内，因此所得到的数学模型较为复杂，并且规模巨大，直接对其仿真分析需要计算量巨大，芯片在设计阶段需要经过多次参数调试与仿真分析，才能达到设计需求，直接使用原始互连延迟系统的数学模型进行分析仿真时效性较差。


技术实现要素：

5.有鉴于此，本发明提出了一种非线性延迟电路系统的仿真方法、系统及介质，避免反复多次对大规模非线性延迟电路系统的数学模型进行求解，并且每次仿真计算所需计算量较小，大大减少集成电路的仿真分析时间成本，提高了芯片的研发效率。
6.基于上述目的，本发明实施例的一方面提供了一种非线性延迟电路系统的仿真方法，具体包括如下步骤：对非线性延迟电路系统进行仿真，得到所述非线性延迟电路系统的输出矩阵；使用主成分分析法对所述输出矩阵进行计算，得到所述输出矩阵的奇异值向量和奇异值；基于所述奇异值向量和所述奇异值构建基函数，并基于所述基函数得到状态变量函数；构建时序卷积网络模型，并基于所述输出矩阵和所述状态变量函数得到所述时序卷积网络模型的训练数据；基于所述时序卷积网络模型的训练数据对所述时序卷积网络模型进行训练；将信号输入到训练后的时序卷积网络模型以输出非线性延迟电路系统的状态变量的值。
7.在一些实施方式中，使用主成分分析法对所述输出矩阵进行计算，得到所述输出矩阵的奇异值向量和奇异值，包括：使用离散经验插值算法对所述输出矩阵进行插值，得到插值矩阵；对所述插值矩阵进行奇异值分解，得到所述插值矩阵的左奇异值向量、奇异值和右奇异值向量。
8.在一些实施方式中，基于所述奇异值向量和所述奇异值构建基函数包括：基于所述右奇异值向量和所述奇异值构建基函数。
9.在一些实施方式中，所述基函数的表达式为：其中，e
square
为插值矩阵，λi为e
square
的奇异值，vi为与所述λi相对应的e
square
的奇异值向量，n为e
square
的奇异值数量；所述状态变量函数的表达式为：其中，tr为第r时刻，其中r∈{1,2，
…
,m},x(tr)为tr时刻非线性延迟电路系统的状态变量的输出值，为e
square
的均值向量，为系数，q为从n中选取的e
square
的奇异值的个数。
10.在一些实施方式中，构建时序卷积网络模型，包括：建立r时刻的系数与前r-k时刻的系数之间的数学模型，所述数学模型为：；基于时序卷积网络模型来模拟所述数学模型。
11.在一些实施方式中，所述输出矩阵包含对所述非线性延迟电路系统进行仿真后，输出的所述非线性延迟电路系统的所有状态变量的输出值。
12.在一些实施方式中，基于所述输出矩阵和所述状态变量函数得到所述时序卷积网络模型的训练数据包括：基于所述状态变量函数推导得到所述系数的表达式；将所述输出矩阵中所有状态变量的输出值代入所述系数的表达式，得到所有系数的值；基于所有系数的值得到所述时序卷积网络模型的训练数据集和验证数据集。
13.在一些实施方式中，对非线性延迟电路系统进行仿真，得到所述非线性延迟电路系统的输出矩阵，包括：以方波信号作为非线性延迟电路系统的输入，对所述非线性延迟电路系统进行仿真，得到所述非线性延迟电路系统的输出矩阵。
14.本发明实施例的另一方面，还提供了一种非线性延迟电路系统的仿真系统，包括：仿真模块，所述仿真模块配置为对非线性延迟电路系统进行仿真，得到所述非线性延迟电路系统的输出矩阵；计算模块，所述计算模块配置为使用主成分分析法对所述输出矩阵进行计算，得
到所述输出矩阵的奇异值向量和奇异值；所述计算模块还配置为基于所述奇异值向量和所述奇异值构建基函数，并基于所述基函数得到状态变量函数；构建模块，所述构建模块配置为构建时序卷积网络模型，并基于所述输出矩阵和所述状态变量函数得到所述时序卷积网络模型的训练数据；训练模块，所述训练模块配置为基于所述时序卷积网络模型的训练数据对所述时序卷积网络模型进行训练；输出模块，所述输出模块配置为将信号输入到训练后的时序卷积网络模型以输出非线性延迟电路系统的状态变量的值。
15.本发明实施例的再一方面，还提供了一种计算机可读存储介质，计算机可读存储介质存储有被处理器执行时实现如上方法步骤的计算机程序。
16.本发明至少具有以下有益技术效果：本发明通过对非线性延迟电路系统进行仿真，得到非线性延迟电路系统的输出矩阵；使用主成分分析法对输出矩阵进行计算，得到输出矩阵的奇异值向量和奇异值；基于奇异值向量和奇异值构建基函数，并基于基函数得到状态变量函数；构建时序卷积网络模型，并基于输出矩阵和状态变量函数得到时序卷积网络模型的训练数据；基于时序卷积网络模型的训练数据对时序卷积网络模型进行训练；将信号输入到训练后的时序卷积网络模型以输出非线性延迟电路系统的状态变量的值，避免了反复多次对大规模非线性延迟电路系统的数学模型进行求解，并且每次仿真计算所需计算量较小，大大减少集成电路的仿真分析时间成本，提高了芯片的研发效率。
附图说明
17.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
18.图1为本发明提供的非线性延迟电路系统的仿真方法的一实施例的框图；图2为本发明提供的时序卷积模型的一实施例的示意图；图3为本发明提供的空洞卷积的一实施例的示意图；图4为本发明提供的时序卷积模块的一实施例的示意图；图5为本发明提供的基于训练好的时序卷积网络模型输出任意时刻状态变量的示意图；图6为一个非线性延迟电路系统的示意图；图7为对图6 的非线性延迟电路系统进行仿真的仿真结果对比图；图8为本发明提供的非线性延迟电路系统的仿真系统的一实施例的示意图；图9为本发明提供的计算机可读存储介质的一实施例的结构示意图。
具体实施方式
19.为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
20.需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。
21.基于上述目的，本发明实施例的第一个方面，提出了一种非线性延迟电路系统的仿真方法的实施例。如图1所示，其包括如下步骤：步骤s10、对非线性延迟电路系统进行仿真，得到所述非线性延迟电路系统的输出矩阵；步骤s20、使用主成分分析法对所述输出矩阵进行计算，得到所述输出矩阵的奇异值向量和奇异值；步骤s30、基于所述奇异值向量和所述奇异值构建基函数，并基于所述基函数得到状态变量函数；步骤s40、构建时序卷积网络模型，并基于所述输出矩阵和所述状态变量函数得到所述时序卷积网络模型的训练数据；步骤s50、基于所述时序卷积网络模型的训练数据对所述时序卷积网络模型进行训练；步骤s60、将信号输入到训练后的时序卷积网络模型以输出非线性延迟电路系统的状态变量的值。
22.非线性互连延迟电路系统的数学模型一般为：其中，矩阵e∈rn×n的值为电感值、电容值所组成，rn×n表示n行乘n列的实数矩阵，n为不包含0的自然数，函数f(x)为集成电路内非线性元器件的数学模型，b∈rn×1为输入矩阵，u(t)为输入，c∈r1×n为输出矩阵；未知变量x(t)∈rn×1为电路中的节点电压或者支路电流，n为电路系统的阶数，τ为信号传输延迟。在非线性互连延迟电路系统规模较大情况下，对此方程进行仿真计算将异常复杂且耗时。而在对集成电路的信号完整性等性能的仿真与分析过程中，需要对上述数学模型进行多次的求解，导致有巨大的计算量。
23.为解决上述问题，本实施例提出一种非线性延迟电路系统的仿真方法，具体过程如下：在步骤s10中，在对非线性延迟电路系统进行仿真前，先提前设定好仿真的时间区间和时间区间中时刻的间隔，以得到具体时刻的状态变量的输出值。
24.例如使用一个时长为t、幅值为
±
a、占空比为w的方波信号y=a*square(t,w)，作为非线性延迟电路系统的输入，设定仿真的时间区间为[0，2000]，间隔点t 为0.01，对非线性延迟电路系统进行仿真，得到对应的非线性延迟电路系统输出矩阵f
square
，输出矩阵f
square
包含时间区间内所有时刻的状态变量的值的输出矩阵f
square
。
[0025]
其中，x(tj)为tj时刻非线性延迟电路系统所有状态变量x的输出，j和m均为不包含0的自然数，tj表示第j时刻，代表的时间为j
×
t，tm表示第m时刻，代表的时间为m
×
t。需要说明的是，方波信号仅为对本发明实施例的一个举例，除了方波外，非线性延迟电路系统的输
入信号还可以包括正弦波、三角波等输入信号。通过上述步骤输出了选定时间区间内所有时刻的状态变量。
[0026]
在步骤s20中，利用主成分分析法提取出f
square
中的主要信息。
[0027]
主成分分析法：把多指标转化为少数的综合指标(即主成分)，其中每个主成分都能够反映原始变量的大部分信息，且所含信息互不重复。
[0028]
利用主成分分析法将矩阵f
square
中的一组相关变量x(tj)通过线性变换转成另一组不相关的变量，这些新的变量按照方差依次递减的顺序排列。在数学变换中保持变量的总方差不变，使第一变量具有最大的方差，称为第一主成分，第二变量的方差次大，并且和第一变量不相关，称为第二主成分。依次类推，变换后有多少个新的变量就有多少个主成分。根据主成分对于变异的贡献量，即变异百分比，从大到小排序；当排序在前的几个主成分的累积变异百分比达到一定值(比如75%、80%、85%)后，将后面的主成分去掉，以压缩数据，提高仿真的计算速度。
[0029]
主成分分析法包括：特征值分解，svd（奇异值分解(singular value decomposition，以下简称svd），nmf（non-negative matrix factorization，非负矩阵分解）等。
[0030]
本实施例通过主成分分析法对输出矩阵f
square
进行计算，得到输出矩阵f
square
的奇异值向量和奇异值。
[0031]
通过上述步骤，提高了非线性延迟电路系统仿真的计算速度。
[0032]
在步骤s30中，基于奇异值向量和奇异值构建基函数，并基于基函数得到状态变量函数。该步骤通过状态变量函数反映了非线性延迟电路系统任意时刻输出的状态变量的值，使后续通过输入信号输入到非线性延迟电路系统后，能够通过状态变量函数能够直接得到任意时刻输出的状态变量的值，加快了非线性延迟电路系统仿真的计算速度。
[0033]
在步骤s40中和步骤s50中，构建时序卷积网络模型，并基于输出矩阵和状态变量函数得到时序卷积网络模型的训练数据；基于时序卷积网络模型的训练数据对时序卷积网络模型进行训练。时序卷积网络模型用于表示当前时刻的输入数据与前k时刻的输入数据之间的关系，基于状态变量函数，训练好的时序卷积网络模型能够较好的预测出非线性延迟电路系统任意时刻输出的状态变量的值，以此保证了非线性延迟电路系统仿真的准确性。
[0034]
在步骤s60中，将信号输入到训练后的时序卷积网络模型，可以得到任意时刻的非线性延迟电路系统的状态变量的值，无需非线性延迟电路系统的数学模型进行反复求解，以此加快了非线性延迟电路系统仿真的计算速度，保证了非线性延迟电路系统仿真的准确性。
[0035]
通过上述实施例，只需对非线性延迟电路系统进行一次仿真求解，避免了反复多次对大规模非线性延迟电路系统的数学模型进行求解，并且每次仿真计算所需计算量较小，大大减少集成电路的仿真分析时间成本，提高了芯片的研发效率。
[0036]
在一些实施方式中，使用主成分分析法对所述输出矩阵进行计算，得到所述输出矩阵的奇异值向量和奇异值，包括：使用离散经验插值算法对所述输出矩阵进行插值，得到插值矩阵；对所述插值矩阵进行奇异值分解，得到所述插值矩阵的左奇异值向量、奇异值和
右奇异值向量。
[0037]
在一些实施方式中，基于所述奇异值向量和所述奇异值构建基函数包括：基于所述右奇异值向量和所述奇异值构建基函数。
[0038]
在一些实施方式中，所述基函数的表达式为：其中，e
square
为插值矩阵，λi为e
square
的奇异值，vi为与所述λi相对应的e
square
的奇异值向量，n为e
square
的奇异值数量；所述状态变量函数的表达式为：其中，tr为第r时刻，其中r∈{1,2，
…
,m},x(tr)为tr时刻非线性延迟电路系统的状态变量的输出值，为e
square
的均值向量，为系数，q为从n中选取的e
square
的奇异值的个数。
[0039]
在一些实施方式中，构建时序卷积网络模型，包括：建立r时刻的系数与前r-k时刻的系数之间的数学模型，所述数学模型为：；基于时序卷积网络模型来模拟所述数学模型。
[0040]
在一些实施方式中，所述输出矩阵包含对所述非线性延迟电路系统进行仿真后，输出的所述非线性延迟电路系统的所有状态变量的输出值。
[0041]
在一些实施方式中，基于所述输出矩阵和所述状态变量函数得到所述时序卷积网络模型的训练数据包括：基于所述状态变量函数推导得到所述系数的表达式；将所述输出矩阵中所有状态变量的输出值代入所述系数的表达式，得到所有系数的值；基于所有系数的值得到所述时序卷积网络模型的训练数据集和验证数据集。
[0042]
在一些实施方式中，对所述非线性延迟电路系统进行仿真，得到所述非线性延迟电路系统的输出矩阵，包括：以方波信号作为非线性延迟电路系统的输入，对所述非线性延迟电路系统进行仿真，得到所述非线性延迟电路系统的输出矩阵。
[0043]
下面通过又一具体的实施例对本发明的具体实施方式进行说明。
[0044]
本实施例中，主成分分析法通过对输出矩阵f
square
进行奇异值分解得到输出矩阵f
square
的奇异值和奇异值向量。
[0045]
更进一步的，由于输出矩阵f
square
中包含的数据量非常大，为了能够提高对输出矩阵进行奇异值分解的速度，首先使用离散经验插值算法对输出矩阵f
square
进行插值，得到基于输出矩阵的插值矩阵e
square
，e
square
= deim(f
square
)，矩阵e
square
∈rn×m。
[0046]
具体插值过程为：输入矩阵：
输出矩阵：e
square
步骤一：寻找第一列向量x(t1)的最大值及其最大值位置[γ,z1]=max{|x(t1)|}，其中γ为向量x(t1)的最大值，z1为最大值在向量x(t1)中所处位置。
[0047]
步骤二：取矩阵u=[x(t1)]，插值选择矩阵，为在z1位置为1，其他位置为0的单位向量。
[0048]
步骤三：进行如下循环：a) 从 p=2 到 p=m，m对应于输入矩阵中m时刻；b) 求解矩阵方程，得到向量c：nuc=nx(t
p
)c) 求解向量r：r=x(t
p
)-ncd) 求出向量r中的最大值及其位置：[γ
p
,z
p
] =max{|r|}d) 循环结束，得到插值选择矩阵n。
[0049]
求解插值矩阵e
square = nf
square
。
[0050]
得到输出矩阵的插值矩阵后，对插值矩阵e
square
进行奇异值分解，得到e
square
=uσv
t
，其中，u∈rn×n为矩阵e
square
的左奇异值向量，σ∈rn×m为矩阵e
square
的奇异值，v
t
∈rm×m为矩阵e
square
的右奇异值向量。
[0051]
接下来，利用奇异值向量与奇异值构建基函数：（1）其中，λi为插值矩阵e
square
的奇异值，λi∈σ，n为插值矩阵e
square
的奇异值的数量，vi为插值矩阵e
square
的奇异值向量，与λi一一对应。
[0052]
结合公式（1）可以得到任意时刻的状态变量函数x(tr)：（2）其中，tr为第r时刻，其中r∈{1,2，
…
,m},x(tr)为tr时刻非线性延迟电路系统的状态变量的输出值，为e
square
的均值向量，为系数，q为从n中选取的e
square
的奇异值的个数。
[0053]
分析非线性延迟电路系统的原理，可知非线性延迟电路系统的当前时刻的输出与前k时刻的输入有关，基于此可以为状态变量函x(tr)中的未知变量（系数）建立数学模型，数学模型为：其中k为不包括0的自然数。
[0054]
构建时序卷积网络模型。如图2所示，为构建的时序卷积网络模型，图2中，m表示时序卷积模块的个数。
[0055]
时序卷积网络模型包括输入层、至少一个时序卷积模块、全连接层和输出层，其中输入层用于输入训练数据，输出层用于输出训练结果。
[0056]
结合图3和图4，基于空洞卷积和残差连接构建时序卷积模块，图3中，k表示卷积核大小，d表示为空洞参数（dilation parameter），即空洞间隔大小，用来扩大因果网络的感受视野。图4中，dropout解释为丢弃，relu解释为一种激活函数。
[0057]
传统的卷积网络模型是无法直接处理序列建模（sequence modeling）的，处理序列问题时，需使用因果卷积，其作用就是对于序列问题进行抽象化，根据去预测。空洞卷积的每一层的输出都是由前一层对应位置的输入及其前一个位置的输入共同得到，并且如果输出层和输入层之前有很多的隐藏层，那么一个输出对应的所有输入就越多，并且输入和输出离得越远，就需要考虑越早之前的输入变量参与运算，这样就能处理时序问题。然而随着卷积层数的增加就带来：梯度消失，训练复杂，拟合效果不好的问题，为了解决这个问题，使用扩展卷积（dilated）来减少卷积层数，增加卷积的感受视野。扩展卷积（dilated convolution）是通过跳过部分输入来使filter（过滤器）可以应用于大于filter本身长度的区域，如图3所示，可以看到因果神经网络中下一层神经元对上一次神经元的历史数据感受视野大大扩展，这也提升了因果卷积网络对需要较长记忆的时间序列推测任务的建模能力。
[0058]
时序卷积模块由空洞因果卷积层、权重归一化层、激活函数层以及dropout层连接而成，并使用残差结构。
[0059]
基于上述构建的时序卷积网络模型能够很好的对时间序列任务进行建模。将前k时刻的作为训练数据，得到当前r时刻的，进而基于状态变量函数，得到当前时刻的状态变量的输出值，当前时刻可以自由选择。由此，可以得到任意时刻的状态变量的输出值。
[0060]
下面对构建训练数据的具体过程进行说明。
[0061]
由公式（2）得到系数的值：其中，，x(tj)为对非线性延迟电路系统进行仿真输出的输出矩阵f
square
中的状态变量的值。
[0062]
得到所有的系数的所有的值后，将系数的所有的值拆分为训练集和验证集。例如将系数的所有的值的80%拆分为训练集，剩下20%作为验证集。
[0063]
基于训练集和验证集对所构建的时序卷积网络进行训练。训练过程中所使用的优化器为adam优化器，训练epoch数目为50，损失函数为均方误差函数，得到训练好的时序卷积网络模型。
[0064]
训练好的模型可以很好的对系数进行预测，进而得到任意时刻的状态变量x(tj)的值，具体流程如下：将与当前时刻r 1的输出有关的前k时刻的输入的系数输入到训练好的时序卷积网络模型，得到第r 1时刻的系数，将第r 1时刻的系数代入状态变量函数得到第r 1时刻状态变量的值，基于此，可以得到任意时刻状态变量的输出值。若r 1≤k，说明此时信号刚开始输入到非线性延迟电路系统，等待r 1》k后，将前k时刻的输入的系数输入到训练好的时序卷积网络模型开始对系统进行预测。
[0065]
图5为k=5时对系数进行预测，进而当前时刻的状态变量x(tj)的值的流程图，说明当前时刻r 1的系数与其之前的5个系数相关，将其之前的5个系数输入到训练好的时序卷积网络模型得到当前时刻r 1的系数。
[0066]
通过上述实施例，在对非线性延迟电路系统的仿真过程中能大大减少计算量，避免反复求解大规模非线性延迟电路系统，在保证准确性的情况下减少了计算时间，提高了计算速度。
[0067]
图6中非线性延迟电路系统是由三条耦合的互连线所组成的，其发送端与接收端为非线性电路器件，构成了整个非线性延迟电路系统。非线性延迟电路的数学模型为矩阵的大小为e∈r
1806
×
1806
，函数f(x)为图6中非线性元器件的数学模型，b∈r
1806
×1为输入矩阵，u(t)为输入，c∈r1×
1806
为输出矩阵。输入函数为sin(2*pi*t)，直接求解该数学模型时间为1518.31秒。使用本发明所提出方法所构建的数学模型，使用相同的输入sin(2*pi*t)，求解时间为53.22秒。求解时间大大缩短，但对非线性延迟电路的数学模型的输出结果比较接近，输出结果如图7所示。
[0068]
基于同一发明构思，根据本发明的另一个方面，如图8所示，本发明的实施例还提供了一种非线性延迟电路系统的仿真系统，包括：仿真模块110，所述仿真模块110配置为对非线性延迟电路系统进行仿真，得到所述非线性延迟电路系统的输出矩阵；计算模块120，所述计算模块120配置为使用主成分分析法对所述输出矩阵进行计算，得到所述输出矩阵的奇异值向量和奇异值；所述计算模块120还配置为基于所述奇异值向量和所述奇异值构建基函数，并基于所述基函数得到状态变量函数；构建模块130，所述构建模块130配置为构建时序卷积网络模型，并基于所述输出矩阵和所述状态变量函数得到所述时序卷积网络模型的训练数据；训练模块140，所述训练模块140配置为基于所述时序卷积网络模型的训练数据对所述时序卷积网络模型进行训练；输出模块150，所述输出模块150配置为将信号输入到训练后的时序卷积网络模型以输出非线性延迟电路系统的状态变量的值。
[0069]
基于同一发明构思，根据本发明的另一个方面，如图9所示，本发明的实施例还提供了一种计算机可读存储介质40，计算机可读存储介质40存储有被处理器执行时执行如上方法的计算机程序410。
[0070]
其中，程序的存储介质可为磁碟、光盘、只读存储记忆体（rom）或随机存储记忆体（ram）等。上述计算机程序的实施例，可以达到与之对应的前述任意方法实施例相同或者相类似的效果。
[0071]
本发明实施例还可以包括相应的计算机设备。计算机设备包括存储器、至少一个处理器以及存储在存储器上并可在处理器上运行的计算机程序，处理器执行程序时执行上述任意一种方法。
[0072]
其中，存储器作为一种非易失性计算机可读存储介质，可用于存储非易失性软件程序、非易失性计算机可执行程序以及模块，如本技术实施例中的所述非线性延迟电路系统的仿真方法对应的程序指令/模块。处理器通过运行存储在存储器中的非易失性软件程序、指令以及模块，从而执行装置的各种功能应用以及数据处理，即实现上述方法实施例的非线性延迟电路系统的仿真方法。
[0073]
存储器可以包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需要的应用程序；存储数据区可存储根据装置的使用所创建的数据等。此外，存储器可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实施例中，存储器可选包括相对于处理器远程设置的存储器，这些远程存储器可以通过网络连接至本地模块。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
[0074]
本领域技术人员还将明白的是，结合这里的公开所描述的各种示例性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性，已经就各种示意性组件、方块、模块、电路和步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个系统的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现的功能，但是这种实现决定不应被解释为导致脱离本发明实施例公开的范围。
[0075]
以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。
[0076]
应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。
[0077]
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围（包括权利要求）被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。