阵列基板、制作方法及显示装置与流程

本申请实施例涉及显示装置技术领域，尤其涉及一种阵列基板、制作方法及显示装置。

背景技术

在采用低温多晶硅(Low Temperature Poly-Silicon，缩写LTPS)的阵列基板中，可能会存在两个薄膜晶体管(Thin Film Transistor，缩写TFT)上下堆叠的情形，上下堆叠的两个薄膜晶体管可以选择两个薄膜晶体管中低温多晶硅层过孔搭接，然后对搭接处的低温多晶硅导体化实现漏端的相连。

然而，低温多晶硅为对非晶硅(a-Si)采用准分子激光退火(Excimer Laser Annealing，缩写ELA)设备进行激光照射形成，在制作过程中，处于搭接过孔位置的非晶硅无法吸收足够激光能量实现有效结晶，影响产品良率。

技术实现要素：

有鉴于此，本申请实施例的目的在于提出一种阵列基板、制作方法及显示装置。

第一方面，本申请实施例提供一种阵列基板，

包括衬底基板，以及，在所述衬底基板一侧设置的第一低温多晶硅层、中间膜层和第二低温多晶硅层；

所述阵列基板包括相邻第一区域和第二区域，在所述第一区域中，所述第一低温多晶硅层、所述中间膜层和所述第二低温多晶硅层沿与所述衬底基板垂直的第一方向堆叠设置；

在所述第二区域中，所述第一低温多晶硅层和所述衬底基板之间设置有支撑柱，所述支撑柱使所述第一低温多晶硅层沿所述第一方向凸起；所述第一低温多晶硅层被所述支撑柱顶起的部分包括第一连接部，所述第二低温多晶硅层包括位于所述第二区域的第二连接部，所述第二连接部与所述第一连接部连接；

所述第二连接部沿所述第一方向的延伸距离，小于所述第一低温多晶硅层和所述第二低温多晶硅层在所述第一区域中的间距。如此设计，第一低温多晶硅层和第二低温多晶硅层在支撑柱顶起的位置进行连接时，能够缩小过孔的深度，甚至省去过孔后直接相连，从而能够使第二低温多晶硅层在制作过程中，第二低温多晶硅层与第一低温多晶硅层连接的部分，在ELA设备进行激光照射时吸收更多的激光能量，改善晶化质量；在导体化后，保证电阻正常，提高产品良率。

在一种可能的实施方式中，所述支撑柱包括沿所述第一方向远离所述衬底基板的支撑顶部以及与所述支撑顶部边缘连接的外周壁，所述外周壁环绕所述第一方向延伸，且相对于所述衬底基板倾斜设置。

在一种可能的实施方式中，所述第二区域包括与所述支撑顶部相对的第三区域，所述第三区域在所述衬底基板的正投影与所述支撑顶部在所述衬底基板的正投影重合；

所述第一低温多晶硅层位于所述第三区域的部分为所述第一连接部，所述第二低温多晶硅层位于所述第三区域的部分为所述第二连接部。

在一种可能的实施方式中，所述中间膜层在所述第三区域设置有露出口，在所述第一方向上，所述第一连接部与所述露出口平齐或者自所述露出口向远离所述衬底基板的一侧伸出；所述第二连接部与所述第一连接部接触连接。

在一种可能的实施方式中，所述中间膜层在所述第三区域设置有具有深度的连接过孔，所述第一连接部位于所述连接过孔的底部，所述第二连接部通过所述连接过孔与所述第一连接部连接。

在一种可能的实施方式中，所述第二低温多晶硅层包括所述第二连接部、第三连接部和中间连接部，所述第三连接部位于所述第一区域，所述中间连接部连接所述第二连接部与所述第三连接部；

所述中间连接部包括至少两个子连接部，在所述第三连接部向所述第二连接部延伸的过程中，所述子连接部相对于所述衬底基板的倾斜角度逐渐变小。

在一种可能的实施方式中，所述支撑柱采用无机绝缘材料通过图案化处理形成，所述无机绝缘材料包括氧化硅、氮化硅和氮氧化硅中的至少一种。

在一种可能的实施方式中，在对应第一截面的截面图形中，所述外周壁相对于第二方向的夹角为20至50度，所述支撑顶部沿所述第二方向的距离大于1um；

其中，所述第一截面平行于所述第一方向，所述第二方向垂直于所述第一方向。

在一种可能的实施方式中，所述支撑柱采用氮化硅制成，所述第一低温多晶硅层朝向所述衬底基板的还设置有包含氧化硅的第一阻挡层，所述第一阻挡层沿所述外周壁和所述支撑顶部延伸。

在一种可能的实施方式中，所述阵列基板包括沿所述第一方向堆叠的第一薄膜晶体管和第二薄膜晶体管，所述第二薄膜晶体管相对于所述第一薄膜晶体管远离所述衬底基板；

所述第一薄膜晶体管包括第一有源层、第一栅极、第一源极和第一漏极，所述第二薄膜晶体管包括第二有源层、第二栅极、第二源极和第二漏极；所述第一低温多晶硅层包括所述第一有源层，所述第二低温多晶硅层包括所述第二有源层；

所述第一漏极和所述第二漏极通过所述第一连接部和所述第二连接部的连接实现连接。

在一种可能的实施方式中，所述第一低温多晶硅层和所述第二低温多晶硅层在所述第一区域的间距不同；所述第二连接部沿所述第一方向的延伸距离，小于所述第一低温多晶硅层和所述第二低温多晶硅层在所述第一区域中的最小间距。

在一种可能的实施方式中，所述第一有源层包括第一沟道区，所述阵列基板包括与所述第一沟道区相对的第四区域，所述第四区域在所述衬底基板的正投影与所述第一沟道在所述衬底基板的正投影重合；

所述第一区域包括所述第四区域和位于所述第四区域和所述第一区域之间第五区域；所述第一低温多晶硅层和所述第二低温多晶硅层在所述第四区域中的间距，大于，在所述第五区域中的间距；

所述第二连接部沿所述第一方向的延伸距离，小于所述第一低温多晶硅层和所述第二低温多晶硅层在所述第五区域中的间距。

在一种可能的实施方式中，所述中间膜层包括第一栅绝缘层、第二栅绝缘层和第二阻挡层，所述第一栅绝缘层、所述第二栅绝缘层和所述第二阻挡层沿所述第一方向堆叠设置。第二方面，本申请实施例提供了一种阵列基板的制作方法，用于制作第一方面实施例中任一项所述的阵列基板，所述制作方法包括：

提供衬底基板；

在衬底基板的一侧制作支撑柱；

制作第一低温多晶硅层和中间膜层；

对中间膜层被支撑柱撑起的部分进行图案化处理，并使第一低温多晶硅层露出；

沉积非晶硅膜层，该非晶硅膜层与露出的第一低温多晶硅层连接；

对非晶硅膜层晶化形成第二低温多晶硅层；

对第二低温多晶硅层中与第一低温多晶硅层连接的第二连接部进行导体化。

在一种可能的实施方式中，所述在衬底基板的一侧制作支撑柱，包括：

采用高温沉积的氮化硅薄膜。

对氮化硅薄膜进行图案化处理，形成支撑柱；

其中，高温沉积的温度范围为350至430摄氏度。

第三方面，本申请实施例提供了一种显示装置，包括第一方面实施例中任一项所述的阵列基板。

附图说明

为了更清楚地说明本申请实施例或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请一个或多个实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为相关技术提供的一种阵列基板的结构示意图；

图2为本申请实施例提供的一种阵列基板的结构示意图；

图3为本申请实施例提供的另一种阵列基板的结构示意图；

图4为本申请实施例提供的另一种阵列基板的结构示意图；

图5为图4中E区域的局部放大图；

图6为本申请实施例提供的另一种阵列基板的结构示意图。

附图标记说明：

100-第一薄膜晶体管、200-第二薄膜晶体管；

1-衬底基板、2-第一低温多晶硅层、21-第一沟道区、22-第一连接部、3-第一层间绝缘层、4-第二阻挡层、5-第二栅绝缘层、6-第二层间绝缘层、7-外侧膜层、8-第二低温多晶硅层、81-第二沟道区、82-第二连接部、9-第二栅极层、10-第二金属层、11-第一金属层、12-第一栅绝缘层、13-第一栅极层、14-第一阻挡层、15-支撑柱；

X：第一方向、A：第一区域、B：第二区域、C：第三区域。

具体实施方式

图1为相关技术提供的一种阵列基板的结构示意图，如图1所示，该阵列基板包括衬底基板1，在衬底基板1上设置有第一薄膜晶体管100和第二薄膜晶体管200。定义远离衬底基板1且垂直于衬底基板1的方向为第一方向X，第一薄膜晶体管100和第二薄膜晶体管200在第一方向上堆叠设置，第二薄膜晶体管200相对于第一薄膜晶体管100远离衬底基板1。

第一薄膜晶体管100包括第一有源层、第一栅极G1、第一源极S1和第一漏极D1，第二薄膜晶体管200包括第二有源层、第一栅极G2、第二源极S2和第二漏极D2。

在图1所示的阵列基板中，在衬底基板1的一侧，沿第一方向堆叠设置有第一阻挡层14、第一低温多晶硅层2、第一栅绝缘层12、第一栅极层13、第一层间绝缘层2、第一金属层11、第二阻挡层4、第二低温多晶硅层8、第二栅绝缘层5、第一栅极层9、第二层间绝缘层6、第二金属层10和外侧膜层7；需要说明的是，外侧膜层7根据第二薄膜晶体管200远离衬底基板1一侧的结构设置，可以为平坦层、阻挡层等。

第一低温多晶硅层2包括第一有源层，第一栅极层13包括第一栅极G1，第一有源层包括与第一栅极G1对应的第一沟道区21，以及位于第一沟道区21两侧的导体化区域。第一金属层11包括第一源极S1，第一源极S1通过第一栅绝缘层12和第一层间绝缘层2的过孔与第一有源层实现过孔搭接。

第一漏极D1为第一有源层掺杂导体化形成。

第二低温多晶硅层8包括第二有源层，第一栅极层9包括第一栅极G2，第二有源层包括与第二栅极G2对应的第一沟道区81，以及位于第一沟道区21两侧的导体化区域。第二金属层10包括第二源极S2，第二源极S2通过第二栅绝缘层5和第二层间绝缘层6的过孔与第二有源层实现过孔搭接。第二漏极D2为第二有源层掺杂导体化形成。

第二低温多晶硅层8包括连接部，连接部位于在第一栅极G2远离第一源极S1，以及第一栅极G2远离第二源极S2的一侧。连接部通过第二阻挡层4、第一层间绝缘层2和第一栅绝缘层12的过孔与第一低温多晶硅层2实现过孔搭接。实现过孔搭接后，对连接部进行重掺杂，实现导体化，导体化后的连接部实现第一漏极D1和第二漏极D2的连接。

低温多晶硅为对非晶硅采用准分子激光退火(Excimer Laser Annealing，缩写ELA)设备进行激光照射形成。在第二低温多晶硅层8制作前，在需要第一低温多晶硅层2和第二低温多晶硅层8过孔搭接的位置形成过孔；在第二低温多晶硅层8制作过程中，沉积非晶硅(a-Si)，非晶硅包括位于过孔的部分；对非晶硅采用ELA设备进行激光照射形成低温多晶硅层。

然而，过孔位置的非晶硅无法吸收足够激光能量实现有效结晶，结晶质量不好的非晶硅在导体化后会导致电阻异常，从而影响产品良率。

鉴于此，本申请实施例提供了一种阵列基板，该阵列基板在第一低温多晶硅层和第二低温多晶硅层8的连接位置设置有支撑柱，支撑柱顶起第一低温多晶硅层2和中间膜层，此处中间膜层是指位于第一低温多晶硅层2和第二低温多晶硅层8之间的膜层，例如在图1中，中间膜层包括第一栅绝缘层12、第一层间绝缘层2和第二阻挡层4。

在制作第二低温多晶硅层8前，对中间膜层进行图案化处理，以降低被支撑柱顶起的中间膜层相对于衬底基板1的高度，从而在制作第二低温多晶硅层8时，使第一低温多晶硅层2与第二低温多晶硅层8的间距小于中间膜层的厚度，甚至为0。

如此设计，第一低温多晶硅层2和第二低温多晶硅层8在支撑柱15顶起的位置进行连接时，能够缩小过孔的深度，甚至省去过孔直接接触相连，从而能够使第二低温多晶硅层8在制作过程中，第二低温多晶硅层8与第一低温多晶硅层2连接的部分，在ELA设备进行激光照射时吸收更多的激光能量，改善晶化质量；在导体化后，保证电阻正常，提高产品良率。

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

图2为本申请实施例提供的一种阵列基板的结构示意图，如图2所示，在衬底基板1上设置有第一薄膜晶体管100和第二薄膜晶体管200，定义远离衬底基板1且垂直于衬底基板1的方向为第一方向，以图2所示方位为例，第一方向为箭头X指示的方向，沿纵向自下向上。第一薄膜晶体管100和第二薄膜晶体管200在第一方向上堆叠设置，第二薄膜晶体管200相对于第一薄膜晶体管100远离衬底基板1。第一薄膜晶体管100和第二薄膜晶体管200堆叠设置，有利于缩小占用面积，在高分辨率的阵列基板中较为常见。

第一薄膜晶体管100包括第一有源层、第一栅极G1、第一源极S1和第一漏极D1，第二薄膜晶体管200包括第二有源层、第一栅极G2、第二源极S2和第二漏极D2。

在图2所示的方案中，在衬底基板1的一侧沿第一方向堆叠设置有第一阻挡层14、第一低温多晶硅层2、第一栅绝缘层12、第一栅极层13、第一层间绝缘层2、第一金属层11、第二阻挡层4、第二低温多晶硅层8、第二栅绝缘层5、第一栅极层9、第二层间绝缘层6和第二金属层10。

第一低温多晶硅层2包括第一有源层，第一栅极层13包括第一栅极G1，第一有源层包括与第一栅极G1对应的第一沟道区21，以及位于第一沟道区21两侧的导体化区域。第一金属层11包括第一源极S1，第一源极S1通过穿过第一栅绝缘层12和第一层间绝缘层2的过孔与第一有源层相连。第一漏极D1为第一有源层掺杂导体化形成。第一有源层还包括与第一栅极G1对应的第一沟道区。

第二低温多晶硅层8包括第二有源层，第一栅极层9包括第一栅极G2，第二有源层包括与第二栅极G2对应的第二沟道区81，以及位于第二沟道区81两侧的导体化区域。第二金属层10包括第二源极S2，第二源极S2通过穿过第二栅绝缘层5和第二层间绝缘层6的过孔与第二有源层相连。第二漏极D2为第二有源层掺杂导体化形成，第二有源层还包括与第一栅极G2对应的第二沟道区。

本文中定义位于第一低温多晶层和第二低温多晶层之间的第一栅绝缘层12、第一层间绝缘层2和第二阻挡层4为中间膜层，在不同实施方式的产品中，中间膜层可能不同。第一低温多晶硅层2具有远离衬底基板1的第一侧面，中间膜层设置于第一侧面，并具有远离衬底基板1的第二侧面，第二低温多晶硅层8设置于第二侧面。在垂直于衬底基板1的第一方向上，第一侧面和第二侧面的间距为第一间距。

本文中定义阵列基板包括相邻的第一区域A和第二区域B，在第一区域A中，第一低温多晶硅层2、中间膜层和第二低温多晶硅层8沿第一方向堆叠设置。

第二区域B为第一低温多晶硅层2和第二低温多晶硅层8的连接区域，第一低温多晶硅层2包括位于第二区域B的第一连接部22，第二低温多晶硅层8包括与第一连接部连接的第二连接部82，第一连接部22和第二连接部82在第二区域B中连接。

在阵列基板的第二区域B中，第一低温多晶硅层2和衬底基板1之间设置有支撑柱15，支撑柱15为沿第一方向延伸柱状结构，包括沿第一方向远离衬底基板1的支撑顶部以及与支撑顶部边缘连接的外周壁，外周壁环绕第一方向延伸。

支撑柱15采用无机绝缘材料通过图案化处理形成，无机绝缘材料包括包括氮化硅SiNx、氧化硅SiOx和氮氧化硅SiNxOy中的至少一种。在对应第一截面的截面图形中，外周壁相对于第二方向的夹角为20至50度，支撑顶部沿第二方向的距离大于1um。其中，第一截面平行于第一方向，第二方向垂直于第一方向。也就是说，外周壁倾斜设置，形成具有一定角度的斜坡。

具有斜坡的支撑柱15能够在后续膜层沉积时避免膜层断裂(crack)；同时后续膜层在斜坡上沉积能够保证膜厚的均一性好；另外，斜坡有利于图形化处理中，光刻胶厚度及曝光后光刻胶形貌稳定；还有，制作第二低温多晶硅层8的非晶硅覆盖后，斜坡有利于面上结晶的效果。

在一种具体的产品中，在对应第一截面的截面图形中，外周壁相对于第二方向的夹角约为30度，支撑顶部沿第二方向的距离约为2um。

在支撑柱15采用氮化硅制成的实施方式中，第一低温多晶硅层2朝向衬底基板1的还设置有包含氧化硅的第一阻挡层14，第一阻挡层14沿外周壁和支撑顶部延伸。

第一低温多晶硅层2沿外周壁和支撑顶部延伸，第一低温多晶硅层2包括被支撑柱15顶起的部分，以及未被支撑柱15顶起的部分，可以理解的，被支撑柱15顶起的部分相对于未被支撑柱15顶起的远离衬底基板1。第一连接部22为第一低温多晶硅层2与支撑顶部对应的部分。

支撑柱15使第二区域B包括第三区域C，第三区域C在第一方向上与支撑顶部相对，也就是说，第三区域C在衬底基板1的正投影与支撑顶部在衬底基板1的正投影重合。第一低温多晶硅层2位于第三区域C的部分为第一连接部22，第二低温多晶硅层8位于第三区域C的部分为第二连接部82。

第一侧面包括位于第三区域C的第一表面，第二侧面包括位于第二区域B中的第二表面，在第一方向上，第二表面与第一表面平齐，或，第二表面包括与第一表面平齐的第一部分以及与第一部分相连的第二部分，第二部分相对于第一表面靠近衬底基板1。也就是说，第一间距在第三区域C为0，中间膜层在第三区域C设置有露出口；第一连接部22透过露出口露出。

第二低温多晶硅层8位于第三区域C的部分第二连接部82，第二连接部82透过露出口与第一连接部22直接接触连接。也就是说，第二连接部82沿第一方向的延伸距离为第二低温多晶硅层8的膜厚。

通过上述描述可知，第二区域B为支撑柱15所在区域，第一区域A包括第一沟道区21和第二沟道区22所在的区域，以及，第一沟道区21和第二沟道区22与第二区域B之间的区域。根据膜层成膜规律，第一栅极G2上方的第二低温多晶硅层8凸起，本文定义第一沟道区21所在区域为第四区域，第一区域A中位于第四区域与第二区域之间的区域为第五区域。第一间距在第四区域的大小为中间膜层厚度和第一栅极G2厚度的和；第一间距在第五区域的值为中间膜层的厚度。

因此，第一低温多晶硅2和第二低温多晶硅层8在第五区域的间距小于在第四区域的间距。在本实施例中，第二连接部82沿第一方向的延伸距离小于第一低温多晶硅2和第二低温多晶硅层8在第五区域中的间距，即小于第一低温多晶硅2和第二低温多晶硅层8在第一区域A中的最小间距。

对第二低温多晶硅层8中的第二连接部82进行重掺杂，实现导体化，导体化后的第二连接部实现第一漏极D1和第二漏极D2的连接。也就是说，第二连接部实际为堆叠的薄膜晶体管的漏端连接线，能够起到一根线多种用途的作用。由于过孔设计除了孔本身尺寸以外，还要考虑后续膜层对孔的包边、以及其他走线的避让，实际占用版图面积大，实现高分辨率的难度会成倍增加，所以过孔是高分辨率产品的重要限制因素。在本申请实施例提供的阵列基板中，通过低温多晶硅层实现堆叠薄膜晶体管的漏端连接，相较于传统的金属走线过孔搭接，避免产生太多的过孔，能够适用高分辨率的产品。

在本申请实施例提供的阵列基板中，第二低温多晶硅层8透过露出口与第一低温多晶硅层2接触连接，不存在过孔，在第一侧面上制作第二低温多晶硅层8时，能够使ELA晶化连续、彻底，确保结晶正常，从而有效改善双层低温多晶硅层搭接异常的问题，而且实现方法简便，效果良好。

针对上述实施例提供的阵列基板，本申请实施例提供了一种阵列基板的制作方法，需要说明的是，以下制作方法重点描述该显示面板背板在第二区域B中的制作过程，第一薄膜晶体管100和第二薄膜晶体管200可在第二区域B制作成型的同时制作，此处不再赘述。

该制作方法包括。

步骤1：提供衬底基板1；

步骤2：在衬底基板1的一侧制作支撑柱15；

在制作支撑柱15的过程中，高温沉积氮化硅SiNx薄膜；此处高温沉积的范围为350-430摄氏度，例如在一种实例中，采用370摄氏度沉积氮化硅SiNx薄膜。

高温沉积的SiNx薄膜具有较低的刻蚀速率，因此便于形成具有斜坡的支撑柱15形貌。

氮化硅SiNx薄膜制作完成后，对氮化硅SiNx薄膜进行图案化处理形成支撑柱15。本文中，图案化处理包括涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，可以采用已知的成熟的制备工艺，在此不做限定。

步骤3：制作第一低温多晶硅层2和中间膜层。

制作第一低温多晶硅层2的过程包括：沉积第一非晶硅层，采用ELA设备照射第一非晶硅层使其晶化，形成第一低温多晶硅层2；还可以根据设计需要，对第一低温多晶硅层2进行掺杂和图案化处理等。

步骤4：对中间膜层被支撑柱15撑起的部分进行图案化处理，并使第一低温多晶硅层2露出。

步骤5：沉积第二非晶硅膜层，该第二非晶硅膜层与露出的第一低温多晶硅层2连接。

步骤6：对非晶硅膜层晶化处理形成第二低温多晶硅层8。

此处晶化处理可以采用准分子激光退火实现。

步骤7：第二低温多晶硅层8中与第一低温多晶硅层2连接的第二连接部进行导体化。

通过上述方法制作的阵列基板，第二低温多晶硅层8与露出的第一低温多晶硅层2接触连接，不存在过孔，在第一侧面上制作第二低温多晶硅层8时，能够使ELA晶化连续、彻底，确保结晶正常，从而有效改善双层低温多晶硅层搭接异常的问题，而且实现方法简便，效果良好。

图3为本申请实施例提供的另一阵列基板的结构示意图，如图3所示，该阵列基板与图2中阵列基板的区别在于，第二侧面包括对应第二区域B的第三部分和对应第一区域A中的第四部分，沿第一方向，第三部分相对于第四部分远离衬底基板1，如此设计，第二低温多晶硅层8形成拱起的结构，如此更有利于ELA晶化。

图4为本申请实施例提供的另一阵列基板的结构示意图，图5为图4中E区域的局部放大图，如图4和图5所示，该阵列基板与图3中阵列基板的区别在于，第二低温多晶硅层8包括第二连接部82、第三连接部和中间连接部，第三连接部位于第一区域A，中间连接部连接第二连接部82与第三连接部。中间连接部包括至少两个子连接部，在第三连接部向第二连接部延伸的过程中，子连接部相对于衬底基板的倾斜角度逐渐变小。例如，在图5中，中间连接部包括子连接部E1、E2和E3，子连接部E1、E2和E3相对于衬底基板1的倾斜角度逐渐变小。

如此设计，便于工艺制作，保证第二低温多晶硅层8的成膜质量。

图6为本申请实施例提供的另一阵列基板的结构示意图，如图4所示，中间膜层在第三区域C设置有露出第一侧面的连接过孔，连接过孔沿第一方向具有一定深度，第一连接部22位于连接过孔的孔底，第二低温多晶硅层8在第三区域C通过连接过孔与第一低温多晶硅层2搭接。第二低温多晶硅层8包括第二连接部16，第二连接部16位于在第一栅极G2远离第一源极S1，以及第一栅极G2远离第二源极S2的一侧，第二连接部16在第三区域C通过贯通中间膜层的过孔与第一低温多晶硅层2搭接。

如此设计，能够缩小第一低温多晶硅层2与第二低温多晶硅层8搭接过孔的深度，即沿第一方向，第二连接部82的延伸距离，小于第一低温多晶硅层2与第二低温多晶硅层8在第一区域A中的间距，从而能够使第二低温多晶硅层8在制作过程中，第二低温多晶硅层8与第一低温多晶硅层2连接的部分，即连接部，在ELA设备进行激光照射时吸收更多的激光能量，改善晶化质量；在导体化后，保证电阻正常，提高产品良率。

图3至图5中显示面板的制作方法可以参考上述对图2中显示面板制作方法的描述，此处不再赘述。

本申请实施例同时提供了一种显示装置，该显示装置包括上述实施例中的阵列基板，显示装置可以为LCD(Liquid Crystal Display，液晶显示)显示装置、OLED(Organic Light-Emitting Diode，有机发光二极管)显示装置、Mini LED(次毫米发光二极管)显示装置或者Micro-LED(微型发光二极管)显示装置。

在本申请实施例的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

在本申请实施例的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请实施例中的具体含义。

此外，上文所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。

至此，已经结合附图所示的优选实施方式描述了本申请的技术方案，但是，本领域技术人员容易理解的是，本申请的保护范围显然不局限于这些具体实施方式。在不偏离本申请的原理的前提下，本领域技术人员可以对相关技术特征作出等同的更改或替换，这些更改或替换之后的技术方案都将落入本申请的保护范围之内。