基于边沿同步的脉宽调制单线总线通信方法与流程

1.本发明涉及计算机通信技术领域，尤其涉及一种基于边沿同步的脉宽调制单线总线通信方法。


背景技术：

2.现有的链式连接通信方法，通常是多线方法如spi，包含时钟信号，可以较好的实现数据同步传输，其缺点是信号线太多，无法实现单线通信。
3.现有技术中如果使用单线级联通信方法，通常需要利用内部时钟进行时钟回复及同步，输入信号与内部时钟为异步关系，通常在输出信号与输入信号间会发生一到两个周期的延迟，并且不同的边沿延迟不一定相同，经过多级级联后，无论传输信号的高电平或者低电平以及占空比都会产生不同程度的变化，从而引起传输错误。


技术实现要素：

4.本发明提供一种基于边沿同步的脉宽调制单线总线通信方法，解决目前在单线级联通讯中出现通信无法准确同步的问题，本发明中不需要额外的时钟信号，同步信号或者约定速率，实现对链式连接上的每个芯片进行自动编址，广播或叫号读写。且各个芯片的输入上升沿与输出上升沿只有简单的纳秒级门级延迟，切该门机延迟同时实现了驱动中继，解决了一个输入信号连接到所有级联单元的驱动能力问题，且所有级联单元基本在同一时刻看到输入信号的上升沿，从而解决了数据传输的同步问题。
5.为实现上述技术目的本发明提供了一种基于边沿同步的脉宽调制单线总线通信方法，所述单线总线通信的通信物理链路中包括一个主机和多个从机，，所述主机和从机通过单线总线依次连接，主机的数据输出端mo连接第一个从机的数据接收端口si，主机的数据接收端连接最后一个从机的数据输出端so；每一个从机的数据接收端口si连接通讯链路中的上一个通讯节点的数据输出端，每一个从机的数据输出端so连接通讯链路中的下一个通讯节点的数据输入端；
6.所述通讯方法包括：
7.所有从机均设置有直通状态、第一锁定状态和第二锁定状态的三种工作状态；
8.每个从机均设置有有第一控制信号和第二控制信号，所述第一控制信号和第二控制信号用于控制所述从机在直通状态、第一锁定状态和第二锁定状态进行切换；所述从机在直通状态下，从机的数据输入端口si接收的信号直接传输至从机的数据输出端口so；
9.在所述主机和从机之间通信的数据帧信号包括帧头信号、二进制0信号和二进制1信号；且以第一高低电平占空比定义帧头信号，以第二高低电平占空比定义二进制0信号，以第三高低电平占空比定义二进制1信号；每一个数据帧信号中包括信号起始段、信号中间段和信号结束段；
10.当主机未发出通信数据时，所有从机均处于直通状态；
11.当主机发出通信数据时，所述通讯数据的第一个数据帧信号为帧头信号，在所有
从机接收到该帧头信号时，所有从机确定每一个数据帧信号的信号时长；
12.所有从机设定为在每一个数据帧信号的信号起始段和信号结束段通过第一控制信号和第二控制信号将从机切换至直通状态。
13.在一个实施例中，所有从机在接收到帧头信号后，若未接收到二进制0信号或二进制1信号，则向后输出一个帧头信号。
14.在一个实施例中，所述通信方法根据从机所接收到的帧头信号的数量进行从机地址编码。
15.在一个实施例中，所述第一锁定状态是指从机的数据输出端口so输出的信号锁定为二进制0信号；所述第二锁定状态是指从机的数据输出端口so输出的信号锁定为二进制1信号。
16.在一个实施例中，所述从机通过第一控制信号和第二控制信号对信号中间段进行波形整形实现输出自身数据的输出。
17.在一个实施例中，所述数据帧信号以高低电平信号的上升沿作为信号起始端，每一个数据帧信号均处于两个电平上升沿之间。
18.在一个实施例中，所述数据帧信号以高低电平信号的下降沿作为信号起始端，每一个数据帧信号均处于两个电平下降沿之间。
19.在一个实施例中，所述第一高低电平占空比为50％：50％；所述第二高低电平占空比为25％：75％；所述第三高低电平占空比为75％：25％。
20.在一个实施例中，所述信号结束段和信号起始段的时长内覆盖数据帧信号的高低电平跳变的上升沿或下降沿。
21.在一个实施例中，所述信号结束段和信号起始段设定为八分之一数据信号帧时长。
22.在一个实施例中，当所述从机在预定时长内没有接收到数据信号帧的上升沿时，则所述从机进入到空闲状态
23.与现有技术相比，本发明的一个或多个实施例可以具有如下优点：
24.1.本发明中利用第一控制信号与第二控制信号实现了所有从机与主机之间的直通状态，并通过第一控制信号与第二控制信号令所有从机在信号起始段和信号结束段时被强制进入直通状态，从而使得本发明中的从机在主机发出每一个数据帧时都能够立刻获知该数据帧的起始时间点，从而达到了从机与主机之间的通讯同步。相比于主机与从机之间设置外部时钟信号进行同步的技术手段，本发明一是消除了由外部时钟信号和从机内部时钟的异步关系所导致的时钟延迟，二是本发明省去了时钟信号线，减少了集成电路布图的面积。
25.2.本发明中利用了帧头信号的数量对所有从机进行地址编码。
26.本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
27.附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实
施例共同用于解释本发明，并不构成对本发明的限制。在附图中：
28.图1是本发明的一主机多从机的通信物理链路示意图；
29.图2是本发明的第一实施例中从机的输出控制电路示意图；
30.图3是本发明的第一实施例中三种不同信号波形示意图；
31.图4是本发明的第一实施例中三种信号不同区段示意图；
32.图5是本发明的第一实施例中通信传输数据信号示意图；
33.图6是现有技术中一主多从通信方式中施加定时信号的示意图；
34.图7是本发明的第一实施例中施加定时信号的示意图；
35.图8是本发明的第二实施例中从机的输出控制电路示意图；
36.图9是本发明的第二实施例中三种不同信号波形示意图。
具体实施方式
37.为使本发明的目的、技术方案和优点更加清楚，以下结合附图对本发明作进一步地详细说明。
38.如图1所示为本发明的单线总线通信的一主机多从机的通信物理链路示意图，所述主机和从机通过单线总线依次连接，主机的数据输出端mo连接第一个从机的数据接收端口si，主机的数据接收端连接最后一个从机的数据输出端so；每一个从机的数据接收端口si连接通讯链路中的上一个通讯节点的数据输出端，每一个从机的数据输出端so连接通讯链路中的下一个通讯节点的数据输入端。
39.本发明中的通信物理链路中的所有从机均包含三种工作状态，所述三种工作状态包括直通状态、第一锁定状态(force 0状态)和第二锁定状态(force 1状态)。
40.在每个从机上均施加有第一控制信号(force 0信号)和第二控制信号(force1信号)，所述第一控制信号和第二控制信号用于控制所述从机在直通状态、第一锁定状态(force 0状态)和第二锁定状态(force 1状态)进行切换。
41.实施例1
42.如图2所示本实施例中，在每个从机中均设置有如图2所示的输出控制电路，所述输出控制电路的实现方式为第一控制信号(force 0信号)经过反相器与从机数据输入端口si进行逻辑与运算，其运算结果与第二控制信号(force 1信号)进行逻辑或运算，所述逻辑或运算结果输出至从机数据输出端口so。经过上述逻辑运算可知：
43.当第一控制信号(force 0信号)为0，且，第二控制信号(force 1信号)为0时，所述从机的数据输入端口si接收的信号直接传输至从机的数据输出端口so。此时从机的数据输入端口si与从机的数据输出端口so之间相当于导线直连，此时的工作状态即为本发明中所定义的直通状态；
44.当第一控制信号(force 0信号)为1，且，第二控制信号(force 1信号)为0时，无论从机的数据输入端口si接收的信号为何，从机的数据输出端口so输出的信号锁定为0。此时的工作状态即为本发明中所定义的第一锁定状态(force0状态)；
45.当第一控制信号(force 0信号)为0，且，第二控制信号(force 1信号)为1时，无论从机的数据输入端口si接收的信号为何，从机的数据输出端口so输出的信号锁定为1。此时的工作状态即为本发明中所定义的第二锁定状态(force1状态)。
46.同时，本实施例中基于脉宽调制定义三种不同信号，即帧头信号(sof)，二进制0信号和二进制1信号。如图3所示，本实施例中的帧头信号，二进制0信号和二进制1信号均以高低电平信号的上升沿作为信号起始端，相应的在下一个高低电平信号的上升沿来临前为信号结束端。即本实施例中的每一个帧信号均处于两个电平上升沿之间，且上述三种信号的起始端均为高电平，而信号结束端均为低电平。
47.所述帧头信号，二进制0信号和二进制1信号以在相同信号周期t中利用不同的占空比进行区分。所述帧头信号为高低电平占空比为50％：50％；所述二进制0信号以高低电平占空比为25％：75％；所述二进制1信号以高低电平占空比为75％：25％。
48.如图4所示，所述帧头信号，二进制0信号和二进制1信号中均包含信号起始段、信号中间段和信号结束段。当每一帧数据信号的时长为t时，本实施例中设定每一帧信号的前(1/8)
·
t时长为信号起始段，紧随其后的(3/4)
·
t时长为信号中间段，接下来是(1/8)
·
t时长为信号结束段。所述信号起始段和信号结束段的时长相同。
49.如图5所示，在本实施例的数据传输通讯过程中，当主机没有数据输出时，所有从机均处于待机状态，在待机状态下，所有从机均处于直通状态，即所有从机的第一控制信号(force 0信号)为0且第二控制信号(force 1信号)为0。
50.当主机输出数据时，规定所述输出数据的第一帧为必须为帧头信号，这时由于所有从机处于待机状态，所以帧头信号起始端的上升沿会立刻被所有从机检测到。帧头信号从主机传输至末位从机的时间即为电信号从主机传输至从机在的物理距离上所需时间，若主机与从机均设置在同一集成电路器件中，此时信号延迟几乎为零。
51.由于本实施例中已经规定了每一个帧信号均处于两个电平上升沿之间，所以在所有从机接收到完整的帧头信号后，所有从机即可根据帧头信号的时长获知每一帧信号的规定时长。
52.在所有从机获知了每一帧信号的规定时长后，本实施例中规定在每一帧信号的信号起始段和信号结束段，所有从机的第一控制信号(force 0信号)设置为0且第二控制信号(force 1信号)设置为0，即在每一帧信号的信号起始段和信号结束段，所有从机均处于直通状态。如此设置的目的在于，每当主机发出一帧数据信号时，在该帧数据信号起始的高低电平上升沿的跳变点，由于所有从机均处于直通状态，因此所有从机均能够准确的获知该帧数据信号的时间起始位置，从而在主机与从机没有设置外部同步时钟信号的情况下，所有从机仍能够保持与主机之间的信号同步。
53.当然，本实施例中规定了每一帧信号的前(1/8)
·
t时长为信号起始段，后(1/8)
·
t时长为信号结束段。这只是实现本发明的一种实施方式，在主机与从机通讯系统中，只要所传输的信号电平跳变足够快，所述信号起始段和信号结束段的时长可以压缩到(1/16)
·
t、(1/32)
·
t或更小，只要在前一帧信号结束段和当前一帧信号起始段的时长内能够完全覆盖高低电平跳变的上升沿即可满足本实施例的要求。
54.本实施中除了规定每一帧数据信号的信号起始段和信号结束段，所有从机的第一控制信号(force 0信号)设置为0且第二控制信号(force 1信号)设置为0外。还同时规定，在所述信号中间段，每个从机的所述第二控制信号(force 1信号)的占空比与当前从机要输出的数据信号的占空比一致，而第二控制信号(force1信号)的占空比与当前从机要输出的数据信号的占空比相反。
55.本实施例中同时规定，所有从机在接收到帧头信号后，如果未接收到二进制0信号或二进制1信号，则继续向后再传输一个帧头信号。例如图5所示，当从机1接收到第一个帧头信号后，由于其还没有完整的接收到主机传输的二进制0信号，因此从机1首先向后传输一个帧头信号。在从机1完整接收到主机传送的二进制0信号后，从机1在下一帧向外传送二进制0信号。同理，从机2由于在前两帧接收到的均为帧头信号，因此从机2在第三帧仍然输出帧头信号，直到其在第三帧接收到二进制0信号后，在第四帧向后输出二进制0信号。
56.从上述数据传送方式可以看出，每一个通讯节点之间的数据传输延迟为一帧信号的时长，那么数据自主机输出后，在接收到数据所产生的延迟即为从机数量与一帧信号时长的乘积。
57.在单线链式通信中，对所有从机的地址编码是通信协议中即为重要的技术部分。从上述对本实施例中的通信方法可以看出，当设定了所有从机在接收到帧头信号后，如果未接收到二进制0信号或二进制1信号，则继续向后再传输一个帧头信号的条件下。每一个从机所接收到的帧头信号的个数均是唯一的，例如从机1收到2个帧头信号，从机2收到3个帧头信号，从机3收到4个帧头信号，以此类推从机n收到n 1个帧头信号。因此本实施例的通信方法根据从机所接收到的帧头信号的个数对从机进行地址编码。主机可以通过发送一轮编码数据完成对全部从机的地址编码，并通过后期在数据广播或叫号传输时，通过在地址编码字段中插入对应的帧头信号个数即可完成定向的数据传输。
58.在单线链式通信中，所有从机除了能够完成转送前级通讯节点的数据外，还要实现从机在某些情况下将自身数据送出，在此情况下，可以通过对每一帧数据信号的信号中间段进行整形达到将自身数据送出的目的，即根据当前帧要输出的数据信号改变当前帧信号的信号中间段的占空比。
59.本实施例的通信方法中，当所述从机在预定时长内没有接收到数据信号帧的上升沿时，则所述从机进入到空闲状态。本实施例中所述预定时长设定为8个数据信号帧时长。当所述从机进入空闲状态后，所述从机的第一控制信号和第二控制信号将从机置于直通状态。
60.如图6所示，为现有技术中从机的定时信号的连接方法，如果所有的从机需要公共的定时信号做同步，一般要有一个单独的引脚用于连接定时信号。这种方式施加定时信号即增加了从机的引脚数量，也增加了布线面积。
61.如图7所示，本实施例中利用边沿同步机制，保证了主机的数据输出端mo的某一个边沿能够同时到达所有从机，这就使我们可以利用某一个边沿做定时信号做同步。
62.基于本实施例中定义的空闲状态，可以以空闲状态为基准，规定空闲状态之后的某一个边沿作为定时信号，从而使从机可以恢复出定时信号的信息。例如，规定空闲状态之后的第一个上升沿作为定时信号。
63.实施例2
64.如图8所示，为本实施例中在每个从机中均设置有如图8所示的输出控制电路，所述输出控制电路的实现方式为第二控制信号(force 1信号)与从机数据输入端口si进行逻辑或运算，其输出结果与第一控制信号(force 0信号)经过反相器进行逻辑与运算，所述逻辑与运算结果输出至从机数据输出端口so。经过上述逻辑运算可知：
65.当第一控制信号(force 0信号)为0，且，第二控制信号(force 1信号)为0时，所述
从机的数据输入端口si接收的信号直接传输至从机的数据输出端口so。此时从机的数据输入端口si与从机的数据输出端口so之间相当于导线直连，此时的工作状态即为本发明中所定义的直通状态；
66.当第一控制信号(force 0信号)为1，且，第二控制信号(force 1信号)为任意时，无论从机的数据输入端口si接收的信号为何，从机的数据输出端口so输出的信号锁定为0。此时的工作状态即为本发明中所定义的第一锁定状态(force 0状态)；
67.当第一控制信号(force 0信号)为0，且，第二控制信号(force 1信号)为1时，无论从机的数据输入端口si接收的信号为何，从机的数据输出端口so输出的信号锁定为1。此时的工作状态即为本发明中所定义的第二锁定状态(force 1状态)。
68.如上述实施例1相同，本实施例同样基于脉宽调制定义三种不同信号，即帧头信号(sof)，二进制0信号和二进制1信号。但区别于实施例1所述的每一个帧信号均处于两个电平上升沿之间(即正脉冲调制)，本实施例中使用负脉冲调制，即每一个帧信号均处于两个电平下降沿之间，本实施例中的帧头信号，二进制0信号和二进制1信号均以高低电平信号的下降沿作为信号起始端，相应的在下一个高低电平信号的下降沿来临前为信号结束端。上述三种信号的起始端均为低电平，而信号结束端均为高电平。
69.如图9所示，与实施例1相同地，本实施例也使用不同的脉宽调制占空比区分帧头信号(sof)，二进制0信号和二进制1信号。此处需要说明，帧头信号(sof)，二进制0信号和二进制1信号的占空比只要互不相同即可实施本发明，本实施例中所采用的所述帧头信号为高低电平占空比为50％：50％；所述二进制0信号以高低电平占空比为25％：75％；所述二进制1信号以高低电平占空比为75％：25％只是其中一种具体的设定方式。
70.本实施例中其他通信方式与实施例1相同，此处不再赘述。
71.以上所述，仅为本发明的具体实施案例，本发明的保护范围并不局限于此，任何熟悉本技术的技术人员在本发明所述的技术规范内，对本发明的修改或替换，都应在本发明的保护范围之内。