一种超导量子电路及一种量子计算机的制作方法

1.本技术属于量子信息领域，尤其是量子计算技术领域，特别地，本技术涉及一种超导量子电路及其制备方法、一种量子计算机。


背景技术：

2.量子计算是量子力学与计算机科学相结合的一种通过遵循量子力学规律、调控量子信息单元来进行计算的新型计算方式。它以微观粒子构成的量子比特为基本单元，具有量子叠加、纠缠的特性。并且，通过量子态的受控演化，量子计算能够实现信息编码和计算存储，具有经典计算技术无法比拟的巨大信息携带量和超强并行计算处理能力。随着量子比特位数的增加，其计算存储能力还将呈指数级规模拓展。这是目前量子信息技术(quantum informationtechnology)领域重点关注的发展方向之一。
3.国际上正在探索的量子计算的物理系统包括离子阱、超导、超冷原子、极化分子、线性光学、金刚石色心、硅28中的电子或核自旋等方向。近年来，超导技术路线备受商业公司关注，原因有二：一是人类希望借助现有非常先进的技术促进量子计算发展，包括半导体集成电路工艺和技术；二是超导体系的优势是可扩展性非常强。
4.目前，相关技术中的超导量子电路结构给超导量子电路的制备带来诸多不便。示例性的，在一种超导量子电路结构中超导量子干涉装置和其他超导元件相对独立，这就使得常常需要先制备二者中的一个结构，再制备另外一个结构，例如，往往需要先制备出待与超导量子干涉装置连接的超导元件，再进行斜蒸发镀膜-氧化-斜蒸发镀膜的工艺制备出与该超导元件连接的超导量子干涉装置，最后再形成两者电学连接的结构，该过程工序冗长，给缩短制备周期、提高工艺效率带来了很大阻碍。
5.目前亟需提出一种新的超导量子电路结构以便于能够高效率的进行工艺制备。


技术实现要素：

6.针对现有技术中的不足，本技术提供了一种超导量子电路及其制备方法、一种量子计算机，从而能够高效率的进行工艺制备。
7.本技术的一个实施例提供了一种超导量子电路，所述超导量子电路包括形成于衬底上的第一超导元件、第二超导元件，以及位于所述第一超导元件和所述第二超导元件之间的超导量子干涉装置，所述超导量子干涉装置包括：
8.与所述第二超导元件一体连接的底电极；
9.位于所述底电极上的势垒层；以及
10.一端与所述第一超导元件电连接的顶电极，且所述顶电极与所述势垒层形成部分交叠以在交叠处获得约瑟夫森结。
11.可选的，所述第一超导元件为接地层，第二超导元件为相对于所述接地层具有电容效应的电容板。示例性的，所述电容板包括至少两个子电容板，且所述至少两个子电容板中之一与所述底电极一体连接。
12.可选的，所述衬底上形成有接地层，所述第一超导元件和所述第二超导元件均为相对于所述接地层具有电容效应的电容板。示例性的，所述电容板均包括至少两个子电容板，且所述至少两个子电容板中之一与所述底电极一体连接，或与所述顶电极一体连接。
13.可选的，所述至少两个子电容板相互分隔。
14.可选的，所述超导量子干涉装置包括至少两个所述顶电极。
15.可选的，所述至少两个所述顶电极之间相互平行或者不平行。
16.可选的，其特征在于，所述约瑟夫森结为隧道结或者其他呈现约瑟夫森效应的结构。
17.可选的，所述超导量子电路还包括第三超导元件，所述第三超导元件与所述第一超导元件和所述第二超导元件位于相同表面。
18.可选的，所述第三超导元件为读取谐振腔、脉冲控制线、磁通调制信号线、读取信号线中至少之一。
19.本技术的第二个实施例提供了一种超导量子电路的制备方法，所述超导量子电路包括形成于衬底上的第一超导元件、第二超导元件，以及位于所述第一超导元件和所述第二超导元件之间的超导量子干涉装置，所述制备方法包括：
20.图形化形成于衬底上的超导材料层以获得所述第一超导元件、所述第二超导元件，以及与所述第二超导元件一体连接的第一电极；
21.氧化所述第一电极的表面获得底电极和位于所述底电极上的势垒层；以及
22.形成一端与所述第一超导元件电连接的顶电极，且所述顶电极与所述势垒层形成部分交叠以在交叠处获得约瑟夫森结。
23.可选的，所述图形化形成于衬底上的超导材料层以获得所述第一超导元件、所述第二超导元件，以及与所述第二超导元件一体连接的第一电极的步骤，包括：
24.形成具有抗蚀图形的掩膜层于所述超导材料层上，所述抗蚀图形包括用于限定出所述第一超导元件的第一抗蚀图形、用于限定出所述第二超导元件的第二抗蚀图形及用于限定出所述第一电极的第三抗蚀图形，且所述第三抗蚀图形与所述第二抗蚀图形连接；
25.刻蚀所述抗蚀图形未覆盖的所述超导材料层，获得所述第一超导元件、所述第二超导元件以及所述第一电极，且所述第一电极与所述第二超导元件一体连接。
26.可选的，所述形成一端与所述第一超导元件电连接的顶电极，且所述顶电极与所述势垒层形成部分交叠的步骤，包括：
27.形成具有沉积窗口的掩膜层于所述超导材料层上，所述沉积窗口包括与用于限定沉积的超导材料以形成所述顶电极的第一窗口，且所述第一窗口暴露出部分所述第一超导元件以及部分所述势垒层；
28.沉积超导材料并剥离所述掩膜层以获得一端与所述第一超导元件电连接的顶电极，且所述顶电极与所述势垒层形成部分交叠。
29.本技术的第三个实施例提供了一种量子计算机，包括所述的超导量子电路，或包括所述的制备方法制备的超导量子电路。
30.与现有技术相比，本技术提供的超导量子电路包括形成于衬底上的第一超导元件、第二超导元件，以及位于所述第一超导元件和所述第二超导元件之间的超导量子干涉装置，并且所述超导量子干涉装置包括：与所述第二超导元件一体连接的底电极；位于所述
底电极上的势垒层；以及一端与所述第一超导元件电连接的顶电极，且所述顶电极与所述势垒层形成部分交叠以在交叠处获得约瑟夫森结。本技术提供的超导量子电路中一体连接的底电极与所述第二超导元件只需要经过一次图形化工艺即可制备，在该底电极的表面形成势垒层后，再进行一次蒸发镀膜等工艺即可得到与所述势垒层形成部分交叠且一端与所述第一超导元件电连接的顶电极，相对于现有技术中超导量子干涉装置和其他超导元件相对独立的结构形式所导致的制备工序冗长、制备周期长和工艺效率低的问题，本技术提供的超导量子电路的结构便于制备，并且有助于缩短工艺流程，提高制备效率。
附图说明
31.图1为相关技术中超导量子芯片上量子比特的结构示意图；
32.图2a、图2b、图2c和图2d为本技术提供的一种超导量子电路的制备流程示意图；
33.图3a为本技术提供的第一种超导量子电路的结构示意图；
34.图3b为本技术提供的第二种超导量子电路的结构示意图；
35.图3c为本技术提供的第二种超导量子电路的结构示意图；
36.图4为本技术提供的一种超导量子电路的制备方法的流程图。
37.附图标记说明：
38.1-衬底，2-超导材料层；
39.21-接地层，22-电容板，221-第一子电容板，222-第二子电容板，223-第三子电容板，23-电连接部，24-第一电极，241-底电极，242-势垒层，25-第一区域，26-第二区域，27-第三区域，28-第四区域，291-第一电容板，292-第二电容板；
40.31-顶电极，32-脉冲信号线，33-磁通调制信号线，34-读取谐振腔，35-耦合结构。
具体实施方式
41.以下详细描述仅是说明性的，并不旨在限制实施例和/或实施例的应用或使用。此外，无意受到前面的“背景技术”或“发明内容”部分或“具体实施方式”部分中呈现的任何明示或暗示信息的约束。
42.为使本技术实施例的目的、技术方案和优点更加清楚，现在参考附图描述一个或多个实施例，其中，贯穿全文相似的附图标记用于指代相似的组件。在下面的描述中，出于解释的目的，阐述了许多具体细节，以便提供对一个或多个实施例的更透彻的理解。然而，很明显，在各种情况下，可以在没有这些具体细节的情况下实践一个或多个实施例，各个实施例在不矛盾的前提下可以相互结合相互引用。
43.需要说明的是，本技术的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本技术的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
44.另外，应该理解的是，当层(或膜)、区域、图案或结构被称作在衬底、层 (或膜)、区
域和/或图案“上”时，它可以直接位于另一个层或衬底上，和/ 或还可以存在插入层。另外，应该理解，当层被称作在另一个层“下”时，它可以直接位于另一个层下，和/或还可以存在一个或多个插入层。另外，可以基于附图进行关于在各层“上”和“下”的指代。
45.根据构建量子比特所采用的不同物理体系，量子比特在物理实现方式上包括超导量子电路、半导体量子点、离子阱、金刚石空位、拓扑量子、光子等。
46.超导量子计算是目前进展最快最好的一种固体量子计算实现方法。由于超导量子电路的能级结构可通过外加电磁信号进行调控，电路的设计定制的可控性强。同时，得益于现有的集成电路成熟工艺，超导量子电路具有多数量子物理体系难以比拟的可扩展性。目前，超导量子计算中的量子比特的结构形式常采用单个对地的电容，及一端接地、另一端与该电容连接的超导量子干涉装置，并且该电容常为十字型平行板电容。
47.图1为相关技术中超导量子芯片上量子比特的结构示意图。
48.参见图1所示，电容板cq被接地平面(gnd)包围，且电容板cq与接地平面(gnd)之间具有间隙，超导量子干涉装置squid的一端连接至电容板cq，另一端连接至接地平面(gnd)。电容板cq的第一端通常用于连接超导量子干涉装置squid，第二端用于与读取谐振腔耦合，第一端和第二端的附近需要预留一定的空间用于布线，例如，第一端的附近需预留布置脉冲控制线(又称为xy信号线)和磁通调制信号线(又称为z信号线)的空间，十字型电容板cq的另外两端用于与相邻量子比特耦合。在这种结构形式的超导量子电路中超导量子干涉装置和其他超导元件相对独立，导致在进行超导量子电路制备时常常需要先制备二者中的一个结构，再制备另外一个结构，因而给超导量子电路的制备带来诸多不便，例如，往往需要先制备出待与超导量子干涉装置squid 连接的电容板cq(或其他超导元件)，再进行斜蒸发镀膜-氧化-斜蒸发镀膜的工艺制备出与该电容板cq连接的超导量子干涉装置squid，最后再形成两者电学连接的结构，该过程工序冗长，给缩短制备周期、提高工艺效率带来了很大阻碍。
49.为此，本技术提供一种超导量子电路及其制备方法、一种量子计算机，以解决现有技术中的不足，它具有的一体连接的底电极和第二超导元件在工艺制备时能够通过一次图形化工艺同步制备，在获得的底电极的表面形成势垒层后，再进行一次蒸发镀膜等工艺即可得到与所述势垒层形成部分交叠且一端与所述第一超导元件电连接的顶电极，相对于现有技术中相对独立的超导量子干涉装置和其他超导元件的结构形式所导致的制备工序冗长、制备周期长和工艺效率低的问题，本技术提供的方案有助于缩短超导量子电路的制备工艺流程，实现更高效率的工艺制备。
50.图2a、图2b、图2c和图2d为本技术提供的一种超导量子电路的制备流程示意图，其中，图2d更好的示意出了本技术提供的一种超导量子电路的结构。为便于理解和对比，在本技术的附图中对m、n、p额外的进行了示意性的放大。
51.参见图2d所示，并结合图2a、图2b和图2c所示，本技术提供的一种超导量子电路，所述超导量子电路包括形成于衬底1上的第一超导元件、第二超导元件，以及位于所述第一超导元件和所述第二超导元件之间的超导量子干涉装置，其中，所述超导量子干涉装置包括：
52.与所述第二超导元件一体连接的底电极241；
53.位于所述底电极241上的势垒层242；以及
54.一端与所述第一超导元件电连接的顶电极31，且所述顶电极31与所述势垒层242形成部分交叠以在交叠处获得约瑟夫森结。其中，所述约瑟夫森结为隧道结或者其他呈现约瑟夫森效应的结构。
55.与现有技术相比，本技术提供的超导量子电路中超导量子干涉装置的底电极241与所述第二超导元件一体连接，一体连接的底电极241和第二超导元件便于通过一次图形化工艺同步制备获得，并且这种形式的底电极241与所述第二超导元件具有良好的电学连接性能，在该底电极241的表面形成势垒层 242后，再进行一次蒸发镀膜等工艺即可得到与所述势垒层242形成部分交叠且一端与所述第一超导元件电连接的顶电极31，相对于相关技术中的超导量子电路采用的超导量子干涉装置和其他超导元件(例如，附图1中所示的电容板cq)相对独立的结构导致必须经过先刻蚀获得超导元件，再进行斜蒸发镀膜
ꢀ‑
氧化-斜蒸发镀膜获得超导量子干涉装置，最后形成电学连接超导元件和超导量子干涉装置的结构的工艺，本技术提供的超导量子电路的结构便于制备，并且有助于缩短工艺流程，提高制备效率。
56.示例性的，所述底电极241与所述第二超导元件可以是直接接触连接，也可以是通过与所述第二超导元件和所述底电极241同步形成的电连接部23一体连接。
57.在本技术的一些实施例中，参见图2d所示，并结合图2a、图2b和图2c 所示，所述第一超导元件为接地层21，第二超导元件为相对于所述接地层21 具有电容效应的电容板22，电容板22不直接连接所述接地层21，而是与所述接地层21之间具有合适的间隙，间隙的物理尺寸根据量子计算电路的性能参数的需要进行设计确定，需要说明的，所述电容板21与所述接地层21之间形成电容c，由此即形成单个超导岛形式的量子比特的电路结构，即：接地平面 (gnd)-超导量子干涉装置-电容板。本实施例中，所述电容板22被所述接地层21围绕，并通过暴露衬底1表面的间隙与所述接地层21分离，衬底1可以采用诸如硅或蓝宝石的介电衬底，示例性的，所述接地层21、所述电容板22，以及所述超导量子干涉装置形成在硅衬底上，所述电容板22和所述接地层21 可以由在等于或低于临界温度的温度时展现超导特性的超导材料形成，例如铝、铌或氮化钛等等，具体实施时不限于这几种，在等于或低于临界温度的温度时展现超导特性的材料均可用于形成所述接地层21、所述电容板22等结构。
58.图3a为本技术提供的第一种超导量子电路的结构示意图。
59.作为示例性的，参见图3a所示，并对比性的结合图2a至图2d所示，所述电容板22包括至少两个子电容板，且所述至少两个子电容板中之一与所述底电极241一体连接。本实施例中，将电容板22分割形成第一子电容板221、第二子电容板222和第三子电容板223以形成多个电容效应，与底电极241 连接的第一子电容板221采用与该底电极241一体成型的结构。在薄膜极限的结构中，厚度对电容效应的贡献可以忽略。量子比特结构中的电容板22被分割布置成多个子电容板，使得量子比特中的电容大小随着子电容板的面积的变化而变化，也随着子电容板的数量的变化而变化，量子比特中的电容的改变进而影响着量子比特的谐振频率。因与脉冲控制线、磁通调制信号线、读取谐振腔或者其他电路结构耦合或者避免串扰的需要，当电容板22在衬底1上覆盖的面积被限定时，通过分割所述电容板22，可以减小量子比特的电容值，示例性的，所述电容板22被分割成多个独立的子电容板时对应多个串联的电容，由这些串联的电容确定量子比特的电容大小。
60.在本技术提供的超导量子电路并不限于所述第一超导元件为接地层21且第二超导元件为相对于所述接地层21具有电容效应的电容板22的实施形式。下面结合附图介绍本技术提供的超导量子电路一些其他实施形式。
61.图3b为本技术提供的第二种超导量子电路的结构示意图。
62.在本技术的另一些实施例中，参见图3b所示，并对比性的结合图2a至图 2d所示，所述衬底1上形成有接地层21，所述第一超导元件和所述第二超导元件均为相对于所述接地层21具有电容效应的电容板22，为以示区别，参见图3b所示，所述第一超导元件为相对于所述接地层21具有电容效应的第一电容板291，所述第二超导元件为相对于所述接地层21具有电容效应的第二电容板292，由此形成具有两个超导岛形式的量子比特的电路结构，即：电容板
ꢀ‑
超导量子干涉装置-电容板。
63.图3c为本技术提供的第三种超导量子电路的结构示意图。
64.作为示例性的，参见图3c所示，并对比性的结合图2a至图2d所示，所述第一电容板291和所述第二电容板292均包括至少两个子电容板，且所述至少两个子电容板中之一与所述底电极241一体连接，或与所述顶电极31一体连接。示意性的，为以示区别，参见图3c所示，将第二电容板292分割形成多个子电容板以形成多个电容效应，相类似的，也可以将第一电容板291分割形成多个子电容板(图中未示意出)，与顶电极31连接的子电容板采用与该顶电极31一体成型的结构，与底电极241连接的子电容板采用与该底电极241 一体成型的结构。
65.需要说明的是，形成同一电容板的至少两个子电容板之间可以是相互分隔开的结构形式，也可以是形成有电连接结构的形式。
66.在本技术的一些实施例中，所述超导量子干涉装置包括至少两个所述顶电极31，顶电极31的数量不同导致所述超导量子干涉装置中包括的约瑟夫森结的数量即不相同，通过调整顶电极31的数量即可制备出不同结构形式、不同磁通量敏感程度的超导量子干涉装置。所述至少两个所述顶电极31之间可以相互平行或者不平行。示例性的，至少两个所述顶电极31与所述势垒层242 形成有至少两个部分交叠处，且交叠面积彼此不相同，不相同的交叠面积即实现形成的约瑟夫森结的临界电流不相同，从而可以获得包含非对称形式约瑟夫森结的超导量子干涉装置，进而使超导量子电路的频谱具有至少两个磁通量不敏感点。示例性的，所述超导量子干涉装置包括的所述顶电极31的数量为奇数，每个所述顶电极31与所述势垒层242形成部分交叠处的交叠面积相同，这种结构形式也可使超导量子电路的频谱具有至少两个磁通量不敏感点。
67.在本技术的一些实施例中，所述超导量子电路还包括与所述第一超导元件同步制备的第三超导元件，所述第三超导元件与所述第一超导元件和所述第二超导元件位于相同表面，即均位于所述衬底1的表面。示例性的，所述第三超导元件为读取谐振腔34、脉冲控制线32、磁通调制信号线33、读取信号线中至少之一。
68.图4为本技术提供的一种超导量子电路的制备方法的流程图。
69.参见图4，并结合图2a、图2b、图2c和图2d所示，在本技术的实施例中还提供了一种超导量子电路的制备方法，所述超导量子电路包括形成于衬底 1上的第一超导元件和第二超导元件，以及位于所述第一超导元件和所述第二超导元件之间的超导量子干涉装置，所述制备方法包括步骤s301至步骤s303，其中：
70.步骤s401、本步骤针对形成于衬底1上的超导材料层2进行图形化工艺，即图形化形成于衬底1上的超导材料层2以获得所述第一超导元件、所述第二超导元件，以及与所述第二超导元件一体连接的第一电极24。
71.步骤s402、氧化所述第一电极24的表面获得底电极241和位于所述底电极241上的势垒层242，可以理解的是，在本步骤中所述第一电极24中未被氧化的部分即形成所述底电极241，表面氧化生成的氧化物层即形成所述势垒层242，需要说明的是，本步骤可以利用光刻胶等形成掩膜覆盖不期望氧化的区域以避免所述第一超导元件、所述第二超导元件等结构发生氧化。
72.步骤s403、形成一端与所述第一超导元件电连接的顶电极31，且所述顶电极31与所述势垒层242形成部分交叠以在交叠处获得约瑟夫森结。
73.本技术提供的超导量子电路的制备方法，首先通过图形化工艺同步的制备出第一超导元件、第二超导元件和第一电极，且第一电极与所述第二超导元件一体连接，在针对该第一电极的表面氧化形成底电极和势垒层后，再进行一次蒸发镀膜等工艺即可得到与所述势垒层形成部分交叠且一端与所述第一超导元件电连接的顶电极，相对于现有技术中先刻蚀获得超导元件，再斜蒸发镀膜-氧化-斜蒸发镀膜的工艺获得超导量子干涉装置，最后再形成两者电学连接的结构的方式，本技术缩短了工艺流程，提高了制备效率。
74.需要强调的是，本技术提供的超导量子电路的制备方法在制备获得约瑟夫森结的过程中对蒸发镀膜的角度并没有要求，具体实施时，可以采用斜蒸发的方式，也可以采用相对于待蒸镀的表面垂直蒸发的方式；并且，在超导量子电路的制备过程中，可以同步的制备出多个约瑟夫森结或多个本实施例提供的超导量子电路，且多个约瑟夫森结的底电极之间、多个约瑟夫森结的顶电极之间并不限于平行的结构形式。
75.在本技术的一些实施例中，步骤s401、图形化形成于衬底1上的超导材料层2以获得所述第一超导元件、所述第二超导元件，以及与所述第二超导元件一体连接的第一电极24的一种实施方式，具体包括步骤s3011至步骤s3012，其中：
76.步骤s4011、形成具有抗蚀图形的掩膜层于所述超导材料层2上，所述抗蚀图形包括用于限定出所述第一超导元件的第一抗蚀图形、用于限定出所述第二超导元件的第二抗蚀图形及用于限定出所述第一电极24的第三抗蚀图形，且所述第三抗蚀图形与所述第二抗蚀图形连接。示例性的，形成具有抗蚀图形的掩膜层的步骤包括：先在超导材料层2上涂覆光刻胶以形成光刻胶层，然后针对该光刻胶层进行曝光和显影等工艺，未被显影液溶解的光刻胶层所形成的图形即为抗蚀图形，被显影液溶解的部分即形成刻蚀图形，通过该刻蚀图形裸露出所述超导材料层2上的待刻蚀区域，可以理解的是，第一抗蚀图形与期望获得的所述第一超导元件的形状相一致，第二抗蚀图形与期望获得的所述第二超导元件的形状相一致，第三抗蚀图形与期望获得的所述第一电极24的形状相一致。
77.步骤s4012、刻蚀所述抗蚀图形未覆盖的所述超导材料层2，通过第一抗蚀图形、第二抗蚀图形和第三抗蚀图形的保护限定即获得所述第一超导元件、所述第二超导元件以及所述第一电极24，且所述第一电极24与所述第二超导元件一体连接。
78.在本技术的一些实施例中，步骤s303、形成一端与所述第一超导元件电连接的顶电极31，且所述顶电极31与所述势垒层242形成部分交叠以在交叠处获得约瑟夫森结的一种实施方式，具体包括步骤s3031至步骤s3032，其中：
79.步骤s4031、形成具有沉积窗口的掩膜层于所述超导材料层2上，所述沉积窗口包括与用于限定沉积的超导材料以形成所述顶电极31的第一窗口，且所述第一窗口暴露出部分所述第一超导元件以及部分所述势垒层242；
80.步骤s4032、采用垂直蒸发镀膜工艺进行超导材料沉积，剥离所述掩膜层以获得一端与所述第一超导元件电连接的顶电极31，且所述顶电极31与所述势垒层242形成部分交叠。
81.在针对形成于衬底1上的超导材料层2进行图形化工艺时，可以通过刻蚀同步获得用于制备谐振腔的第一区域25、用于制备脉冲信号线的第二区域26、用于制备磁通调制信号线的第三区域27、以及用于制备相邻比特间的耦合结构的第四区域28；而在形成所述顶电极31时，也可以利用沉积镀膜(可以是垂直蒸发镀膜的形式)，同步的在第一区域25、第二区域26、第三区域27、第四区域28上分别得到谐振腔34、脉冲信号线32、磁通调制信号线33和耦合结构35。需要说明的是，耦合结构可以是电容耦合结构或者谐振腔耦合结构，具体实施时不限于此。在一些实施方式中，在针对形成于衬底1上的超导材料层2进行图形化工艺时，也可以通过刻蚀与所述第一超导元件和所述第二超导元件同步的获得谐振腔34、脉冲信号线32、磁通调制信号线33和耦合结构35。
82.在本技术的实施例中还提供了一种量子计算机，包括本技术实施例中的所述超导量子电路，或包括本技术实施例中的所述制备方法制备的超导量子电路。
83.这里需要指出的是：以上量子计算机中的超导量子电路与上述结构类似，且具有同上述超导量子电路实施例相同的有益效果，因此不做赘述。对于本技术量子计算机实施例中未披露的技术细节，本领域的技术人员请参照上述超导量子电路的描述而理解，为节约篇幅，这里不再赘述。
84.本技术实施例提供的一种超导量子电路的制备方法可能需要沉积一种或多种材料，例如超导体、电介质和/或金属。取决于所选择的材料，这些材料可以使用诸如化学气相沉积、物理气相沉积(例如，蒸发或溅射)的沉积工艺或外延技术以及其他沉积工艺来沉积。本技术实施例描述的一种超导量子电路的制备工艺可能需要在制造过程期间从器件去除一种或多种材料。取决于要去除的材料，去除工艺可以包括例如湿蚀刻技术、干蚀刻技术或剥离(lift-off) 工艺。可以使用已知的曝光(lithographic)技术(例如，光刻或电子束曝光) 对形成本文所述的电路元件的材料进行图案化。
85.以上依据图式所示的实施例详细说明了本技术的构造、特征及作用效果，以上所述仅为本技术的较佳实施例，但本技术不以图面所示限定实施范围，凡是依照本技术的构想所作的改变，或修改为等同变化的等效实施例，仍未超出说明书与图示所涵盖的精神时，均应在本技术的保护范围内。