显示基板和显示装置的制作方法

显示基板和显示装置
1.相关申请的交叉引用
2.本技术主张在2021年07月22日在中国提交的中国专利申请号no.202110832637.7的优先权，其全部内容通过引用包含于此。
技术领域
3.本发明涉及显示技术领域，尤其涉及一种显示基板和显示装置。


背景技术：

4.随着显示技术的不断发展，有机发光二极管显示面板和液晶显示面板被广泛应用于各个领域。
5.显示面板中每个子像素均包括子像素驱动电路和发光元件，子像素驱动电路用于向发光元件提供驱动信号，以驱动发光元件发光。子像素驱动电路中一般包括多个晶体管，这些晶体管的特性会直接影响显示面板的显示效果。因此如何保证子像素驱动电路中晶体管具有良好的特性，是本领域亟待解决的问题。


技术实现要素：

6.本发明的目的在于提供一种显示基板和显示装置，能够保证子像素驱动电路中晶体管具有良好的特性。
7.为了实现上述目的，本发明提供如下技术方案：
8.本发明的第一方面提供一种显示基板，包括：基底和设置于所述基底上的多个子像素驱动电路，所述子像素驱动电路包括多个晶体管，所述晶体管包括有源层，所述有源层包括沟道部分；所述显示基板还包括：
9.调节层，所述调节层在所述基底上的正投影，与每个子像素驱动电路中至少三个晶体管包括的沟道部分在所述基底上的正投影至少部分交叠，所述调节层能够接收输入的调节信号，所述调节层能够对所述至少三个晶体管的特性实现调节。
10.可选的，所述调节层包括呈阵列分布的多个第一调节图形，所述第一调节图形包括沿第一方向延伸的至少部分；
11.所述第一调节图形在所述基底上的正投影，与对应的子像素驱动电路中沿所述第一方向排列的至少两个晶体管包括的沟道部分在所述基底上的正投影至少部分交叠。
12.可选的，所述至少两个晶体管的栅极相耦接，所述第一调节图形接入栅极信号。
13.可选的，所述显示基板还包括驱动芯片；沿所述第一方向位于同一行的第一调节图形依次耦接，形成第一调节线，所述第一调节线的至少一端与所述驱动芯片耦接，所述驱动芯片用于提供所述调节信号。
14.可选的，所述显示基板包括多条扫描线，所述扫描线包括沿所述第一方向延伸的至少部分，所述至少两个晶体管的栅极耦接同一条扫描线；所述第一调节线的形状与所述扫描线的形状大致相同；
15.所述第一调节线在所述基底上的正投影，与所述扫描线在所述基底上的正投影至少部分交叠。
16.可选的，所述调节层包括多个第二调节图形，所述第二调节图形在所述基底上的正投影，与对应的子像素驱动电路中的一个晶体管包括的沟道部分在所述基底上的正投影至少部分交叠。
17.可选的，所述第二调节图形与对应的子像素驱动电路中的所述一个晶体管的栅极耦接。
18.可选的，所述显示基板还包括多条电源线；所述一个晶体管包括驱动晶体管，所述第二调节图形与所述电源线耦接。
19.可选的，所述第二调节图形包括主体部和延伸部；所述主体部在所述基底上的正投影与所述驱动晶体管的沟道部分在所述基底上的正投影至少部分交叠；所述延伸部在所述基底上的正投影与所述驱动晶体管的沟道部分不交叠，与所述电源线在所述基底上的正投影至少部分交叠，所述延伸部与所述电源线耦接。
20.可选的，所述显示基板还包括多条发光控制线，所述发光控制线包括沿第一方向延伸的至少部分；所述发光控制线在所述基底上的正投影与所述延伸部在所述基底上的正投影至少部分交叠。
21.可选的，所述显示基板还包括驱动芯片；沿第一方向位于同一行的第二调节图形依次耦接，形成第二调节线，所述第二调节线的至少一端与所述驱动芯片耦接。
22.可选的，所述显示基板还包括多条第一初始化信号线和多条第二初始化信号线；所述至少两个晶体管包括第一晶体管和第七晶体管；所述子像素驱动电路还包括驱动晶体管和发光元件；所述多个第一调节图形包括多个第一调节子图形；
23.所述第一晶体管的第一极与所述第一初始化信号线耦接，所述第一晶体管的第二极与所述驱动晶体管的栅极耦接；所述第七晶体管的第一极与所述第二初始化信号线耦接，所述第七晶体管的第二极与所述发光元件耦接；
24.所述第一调节子图形在所述基底上的正投影，与对应的子像素驱动电路中第一晶体管的沟道部分在所述基底上的正投影至少部分交叠，还与沿第二方向相邻子像素驱动电路中的所述第七晶体管的沟道部分在所述基底上的正投影至少部分交叠。
25.可选的，所述显示基板还包括多条数据线；所述至少两个晶体管包括第二晶体管和第四晶体管；所述多个第一调节图形包括多个第二调节子图形；
26.所述第二晶体管的第一极与所述驱动晶体管的第二极耦接，所述第二晶体管的第二极与所述驱动晶体管的栅极耦接；所述第四晶体管的第一极与对应的数据线耦接，所述第四晶体管的第二极与所述驱动晶体管的第一极耦接；
27.所述第二调节子图形在所述基底上的正投影，与对应的子像素驱动电路中的第二晶体管的沟道部分在所述基底上的正投影至少部分交叠，还与对应的子像素驱动电路中的第四晶体管的沟道部分在所述基底上的正投影至少部分交叠。
28.可选的，所述显示基板还包括驱动芯片；沿所述第一方向位于同一行的多个第一调节子图形依次耦接，形成第一子调节线；所述显示基板中的多条所述第一子调节线相耦接，所述第一子调节线与所述驱动芯片耦接。
29.可选的，所述显示基板还包括驱动芯片；沿所述第一方向位于同一行的多个第二
调节子图形依次耦接，形成第二子调节线；所述显示基板中的多条所述第二子调节线相耦接，所述第二子调节线与所述驱动芯片耦接。
30.可选的，所述第一调节子图形和所述第二调节子图形同层同材料设置；或者，所述第一调节子图形和所述第二调节子图形异层设置。
31.可选的，所述调节层的至少部分位于所述有源层与所述基底之间。
32.基于上述显示基板的技术方案，本发明的第二方面提供一种显示装置，包括上述显示基板。
33.本发明提供的技术方案中，通过设置所述调节层在所述基底上的正投影，与每个子像素驱动电路中至少三个晶体管包括的沟道部分在所述基底上的正投影至少部分交叠，实现了对每个子像素驱动电路中的至少三个晶体管的各种特性进行调控，从而有效改善因晶体管特性带来的不良，以及因工厂工艺不稳定导致的特性偏移，同时也可以通过调节晶体管特性，调节和改善显示基板的光学特性，提升不同亮度、色度等光学特性下显示基板的显示效果。
附图说明
34.此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
35.图1为本发明实施例提供的显示基板的调节层的示意图；
36.图2为本发明实施例提供的子像素驱动电路的电路图；
37.图3为本发明实施例提供的两个子像素驱动电路的布局示意图；
38.图4为图3中的调节层的示意图；
39.图5为图3中有源层和第一栅金属层的示意图；
40.图6为图3中有源层的示意图；
41.图7为图3中第二栅金属层的示意图；
42.图8为图3中第一源漏金属层的示意图。
具体实施方式
43.为了进一步说明本发明实施例提供的显示基板和显示装置，下面结合说明书附图进行详细描述。
44.请参阅图1至图6，本发明实施例提供了一种显示基板，包括：基底和设置于所述基底上的多个子像素驱动电路(图3示意了两个子像素驱动电路)，所述子像素驱动电路包括多个晶体管(图5示意了七个晶体管)，所述晶体管包括有源层(图6示意了各晶体管对应的有源层)，所述有源层包括沟道部分(图6示意了各晶体管对应的沟道部分)；所述显示基板还包括：
45.调节层(例如：包括第一调节图形10和第二调节图形20)，所述调节层在所述基底上的正投影，与每个子像素驱动电路中至少三个晶体管包括的沟道部分在所述基底上的正投影至少部分交叠，所述调节层能够接收输入的调节信号，所述调节层能够对所述至少三个晶体管的特性实现调节。
46.示例性的，所述多个子像素驱动电路呈阵列分布于所述显示基板的显示区域。所
述多个子像素驱动电路划分为多行子像素驱动电路，所述多行子像素驱动电路沿第二方向排列，每行子像素驱动电路包括沿第一方向排列的多个子像素驱动电路。所述多个子像素驱动电路划分为多列子像素驱动电路，所述多列子像素驱动电路沿所述第一方向排列，每列子像素驱动电路包括沿所述第二方向排列的多个子像素驱动电路。
47.示例性的，所述第一方向与所述第二方向相交。所述第一方向包括横向，所述第二方向包括纵向。
48.示例性的，所述子像素驱动电路包括3t1c电路(即包括3个晶体管和1个电容)，6t1c电路(即包括6个晶体管和1个电容)，7t1c电路(即包括7个晶体管和1个电容)，8t1c电路(即包括8个晶体管和1个电容)，9t1c电路(即包括9个晶体管和1个电容)等，但不仅限于此。
49.示例性的，所述调节层在所述基底上的正投影，覆盖每个子像素驱动电路中至少三个晶体管包括的沟道部分在所述基底上的正投影。
50.示例性的，所述晶体管包括有源层和基础栅极，所述基础栅极采用栅金属层制作。所述有源层包括的沟道部分在所述基底上的正投影被所述基础栅极在所述基底上的正投影覆盖。所述沟道部分形成沟道区。
51.示例性的，所述调节层能够作为所述至少三个晶体管的辅助栅极，通过控制所述调节层上加载的调节信号的电压值，能够实现对所述至少三个晶体管的特性调节。
52.值得注意，所述至少三个晶体管形成为双栅结构，其栅极包括基础栅极和辅助栅极。所述晶体管能够在所述基础栅极和所述辅助栅极的共同控制下工作。
53.所述晶体管的特性，如：阈值电压vth、迁移率mob、开电流ion和亚阈值摆幅dr range等，会直接影响显示产品的显示效果。通过控制调节层上传输的调节信号的电压大小，能够很好的调控晶体管的特性参数。
54.示例性的，所述调节层可以与显示基板中的驱动芯片耦接，直接接收所述驱动芯片提供的信号。或者，所述调节层可以与显示基板中显示区域内的导电膜层耦接，使得所述调节层能够与其耦接的导电膜层具有相同的信号。示例性的，所述导电膜层包括电源线901或扫描线(例如：包括复位线905，栅线902，发光控制线903等)，但不仅限于此。
55.根据上述显示基板的具体结构可知，本发明实施例提供的显示基板中，通过设置所述调节层在所述基底上的正投影，与每个子像素驱动电路中至少三个晶体管包括的沟道部分在所述基底上的正投影至少部分交叠，实现了对每个子像素驱动电路中的至少三个晶体管的各种特性进行调控，从而有效改善因晶体管特性带来的不良，以及因工厂工艺不稳定导致的特性偏移，同时也可以通过调节晶体管特性，调节和改善显示基板的光学特性，提升不同亮度、色度等光学特性下显示基板的显示效果。
56.如图4和图5所示，在一些实施例中，所述调节层包括呈阵列分布的多个第一调节图形10，所述第一调节图形10包括沿第一方向延伸的至少部分；
57.所述第一调节图形10在所述基底上的正投影，与对应的子像素驱动电路中沿所述第一方向排列的至少两个晶体管包括的沟道部分在所述基底上的正投影至少部分交叠。
58.示例性的，每个子像素驱动电路对应至少一个所述第一调节图形10。
59.示例性的，每个子像素驱动电路对应至少两个所述第一调节图形10，所述至少两个第一调节图形10沿所述第二方向排列。
60.示例性的，所述沿所述第一方向排列的至少两个晶体管的沟道部分沿所述第二方向排列。
61.上述设置所述第一调节图形10在所述基底上的正投影，与对应的子像素驱动电路中沿所述第一方向排列的至少两个晶体管包括的沟道部分在所述基底上的正投影至少部分交叠；使得所述第一调节图形10能够对所述至少两个晶体管的特性同时调节。这种布局方式不仅能够有效调节晶体管的特性，还有利于降低所述调节层布局难度。
62.在一些实施例中，所述至少两个晶体管的栅极相耦接，所述第一调节图形10接入栅极信号。
63.示例性的，所述第一调节图形10与所述至少两个晶体管的栅极通过过孔耦接，所述第一调节图形10接入与该栅极相同的栅极信号。
64.示例性的，所述至少两个晶体管的栅极耦接同一条扫描线，所述第一调节图形10在所述基底上的正投影与该扫描线在所述基底上的正投影具有交叠区域，所述第一调节图形10与该扫描线通过过孔耦接，所述第一调节图形10接入与该扫描线相同的扫描信号。
65.上述设置所述第一调节图形10与所述至少两个晶体管的栅极耦接，使得所述第一调节图形10和所述至少两个晶体管的栅极能够加载相同的栅极信号，这样不仅能够实现对晶体管的特性更好的调节，还能够降低为所述第一调节图形10加载信号的难度。
66.如图1所示，在一些实施例中，所述显示基板还包括驱动芯片ic；沿所述第一方向位于同一行的第一调节图形依次耦接，形成第一调节线1，所述第一调节线1的至少一端与所述驱动芯片耦接，所述驱动芯片用于提供所述调节信号。
67.示例性的，所述显示基板包括显示区域和包围所述显示区域的周边区域，所述驱动芯片位于所述周边区域，所述驱动芯片可实现调节层电压的任意设置。周边区域还可以设置et(electrical test)pad，bonding pin，以及fpc(flexible printed circuit)连接pin等。
68.示例性的，沿所述第一方向位于同一行的第一调节图形依次耦接，形成为一体结构的所述第一调节线1。
69.示例性的，所述显示基板包括多条沿所述第二方向排列的所述第一调节线1，覆盖相同晶体管的沟道部分的多条所述第一调节线1的第一端分别与第一传输线31耦接，所述第一传输线31与所述驱动芯片耦接。示例性的，所述显示基板包括多条沿所述第二方向排列的所述第一调节线1，覆盖相同晶体管的沟道部分的多条所述第一调节线1的第二端分别与第二传输线32耦接，所述第二传输线32与所述驱动芯片耦接。示例性的，所述第一传输线31和所述第二传输线32位于所述周边区域。
70.上述设置方式不仅能够实现对晶体管的特性更好的调节，还能够有效降低所述第一调节图形的布局难度和为所述第一调节图形加载信号的难度。
71.如图4和图5所示，在一些实施例中，设置所述显示基板包括多条扫描线，所述扫描线包括沿所述第一方向延伸的至少部分，所述至少两个晶体管的栅极耦接同一条扫描线；所述第一调节线1的形状与所述扫描线的形状大致相同。
72.示例性的，所述第一调节线1在所述基底上的正投影，与所述扫描线在所述基底上的正投影至少部分交叠。
73.示例性的，所述第一调节线1在所述基底上的正投影，与所述扫描线在所述基底上
的正投影重合。
74.示例性的，所述扫描线在所述基底上的正投影，位于所述第一调节线1在所述基底上的正投影的内部。
75.示例性的，所述至少两个晶体管的栅极与其耦接的扫描线形成为一体结构。
76.上述设置方式能够不仅能够实现对晶体管的特性更好的调节，还能够有效降低所述第一调节图形10的布局难度和为所述第一调节图形10加载信号的难度。而且，设置所述第一调节线1的形状与所述扫描线的形状大致相同，使得所述第一调节线1可以采用与所述扫描线相同的制作设备，如相同的掩膜板等，有利于降低显示基板的制作成本。
77.如图4和图5所示，在一些实施例中，所述调节层包括多个第二调节图形20，所述第二调节图形20在所述基底上的正投影，与对应的子像素驱动电路中的一个晶体管包括的沟道部分在所述基底上的正投影至少部分交叠。
78.示例性的，所述多个第二调节图形20与所述显示基板中的多个子像素驱动电路一一对应。
79.示例性的，所述第二调节图形20在所述基底上的正投影，覆盖对应的子像素驱动电路中的一个晶体管包括的沟道部分在所述基底上的正投影。
80.上述设置方式能够通过所述第二调节图形20独立调节一个晶体管的特性，能够实现对晶体管特性更好的调节。
81.如图3至图5所示，在一些实施例中，所述第二调节图形20与对应的子像素驱动电路中的所述一个晶体管的栅极耦接。
82.需要说明，图3中的圆圈代表过孔位置。
83.示例性的，所述第二调节图形20在所述基底上的正投影，与对应的子像素驱动电路中的所述一个晶体管的栅极在所述基底上的正投影具有交叠区域。所述第二调节图形20与所述栅极通过过孔耦接。
84.示例性的，所述第二调节图形20与所述一个晶体管的栅极之间通过导电连接部耦接，所述导电连接部分别与所述第二调节图形20和所述一个晶体管的栅极通过过孔耦接。
85.上述设置所述第二调节图形20与对应的子像素驱动电路中的所述一个晶体管的栅极耦接，使得所述第二调节图形20和所述一个晶体管的栅极能够加载相同的信号，这样不仅能够实现对晶体管的特性更好的调节，还能够降低为所述第二调节图形20加载信号的难度。
86.如图3至图8所示，在一些实施例中，所述显示基板还包括多条电源线901；所述一个晶体管包括驱动晶体管t3，所述第二调节图形20与所述电源线901耦接。
87.示例性的，所述多条电源线901沿所述第一方向排列，所述电源线901包括沿所述第二方向延伸的至少部分。所述第二调节图形20与所述电源线901耦接，使得所述第二调节图形20具有与所述电源线901相同的电源信号。
88.示例性的，所述第二调节图形20在所述基底上的正投影与所述电源线901在所述基底上的正投影至少部分交叠，所述第二调节图形20与所述电源线901在交叠处通过过孔耦接。
89.上述设置所述第二调节图形20与所述电源线901耦接，通过所述第二调节图形20对所述驱动晶体管t3的特性进行调节，有利于所述驱动晶体管t3特性的稳定。
90.如图3至图8所示，在一些实施例中，所述第二调节图形20包括主体部201和延伸部202；所述主体部201在所述基底上的正投影与所述驱动晶体管t3的沟道部分43在所述基底上的正投影至少部分交叠；所述延伸部202在所述基底上的正投影与所述驱动晶体管的沟道部分不交叠，与所述电源线901在所述基底上的正投影至少部分交叠，所述延伸部202与所述电源线901耦接。
91.示例性的，所述主体部201和所述延伸部202形成为一体结构。
92.示例性的，所述主体部201在所述基底上的正投影，覆盖所述驱动晶体管t3的沟道部分43在所述基底上的正投影。
93.示例性的，所述主体部201在所述基底上的正投影与所述电源线901在所述基底上的正投影至少部分交叠。
94.示例性的，所述主体部201的形状与所述驱动晶体管t3的栅极的形状大致相同。
95.示例性的，所述主体部201在所述基底上的正投影，覆盖所述驱动晶体管t3的栅极在所述基底上的正投影。
96.示例性的，所述延伸部202包括沿所述第二方向延伸的至少部分。
97.示例性的，所述延伸部202在所述基底上的正投影，与子像素驱动电路中的第五晶体管t5的沟道部分45在所述基底上的正投影不交叠，且与子像素驱动电路中的第六晶体管t6的沟道部分46在所述基底上的正投影不交叠。
98.示例性的，所述延伸部202在所述基底上的正投影的至少部分，位于所述第五晶体管t5的沟道部分45在所述基底上的正投影和所述第六晶体管t6的沟道部分46在所述基底上的正投影之间。
99.示例性的，所述延伸部202与所述电源线901通过过孔耦接。发光控制线903在所述基底上的正投影的至少部分，位于所述过孔在所述基底上的正投影与所述主体部201在所述基底上的正投影之间。
100.上述设置方式不仅能够实现对驱动晶体管t3的特性更好的调节，还能够有效降低所述第二调节图形20的布局难度和为所述第二调节图形20加载信号的难度。
101.如图3至图8所示，在一些实施例中，所述显示基板还包括多条发光控制线903，所述发光控制线903包括沿第一方向延伸的至少部分；所述发光控制线903在所述基底上的正投影与所述延伸部202在所述基底上的正投影至少部分交叠。
102.上述设置方式不仅能够实现对驱动晶体管t3的特性更好的调节，还能够有效降低所述第二调节图形20的布局难度和为所述第二调节图形20加载信号的难度。
103.在一些实施例中，所述显示基板还包括驱动芯片；沿所述第一方向位于同一行的第二调节图形20依次耦接，形成第二调节线，所述第二调节线的至少一端与所述驱动芯片耦接。
104.示例性的，沿所述第一方向位于同一行的第二调节图形20通过第一导电连接部依次耦接。示例性的，所述第二调节图形20与所述第一导电连接部形成为一体结构。
105.示例性的，所述显示基板包括多条第二调节线，所述多条第二调节线沿所述第二方向排列。示例性的，多条第二调节线的第一端相耦接，和/或，多条第二调节线的第二端相耦接。示例性的，所述第二调节线的第一端和/或第二端与所述驱动芯片耦接。
106.上述设置方式不仅能够实现对驱动晶体管t3的特性更好的调节，还能够有效降低
所述第二调节图形20的布局难度和为所述第二调节图形20加载信号的难度。
107.以所述子像素驱动电路包括7t1c为例，所述显示基板的具体布局方式如下：
108.如图3至图8所示，在一些实施例中，所述显示基板还包括多条第一初始化信号线906和多条第二初始化信号线904；所述至少两个晶体管包括第一晶体管t1和第七晶体管t7；所述子像素驱动电路还包括驱动晶体管t3和发光元件；所述多个第一调节图形10包括多个第一调节子图形101；
109.所述第一晶体管t1的第一极与所述第一初始化信号线906耦接，所述第一晶体管t1的第二极与所述驱动晶体管t3的栅极耦接；所述第七晶体管t7的第一极与所述第二初始化信号线904耦接，所述第七晶体管t7的第二极与所述发光元件耦接；
110.所述第一调节子图形101在所述基底上的正投影，与对应的子像素驱动电路中第一晶体管t1的沟道部分41在所述基底上的正投影至少部分交叠，还与沿第二方向相邻子像素驱动电路中的所述第七晶体管t7的沟道部分47在所述基底上的正投影至少部分交叠。
111.示例性的，所述多个第一调节子图形101与所述显示基板中的多个子像素驱动电路一一对应。
112.示例性的，所述显示基板包括多条复位线905，所述复位线905包括沿所述第一方向延伸的至少部分。所述多条复位线905与显示基板中的多行子像素驱动电路一一对应。所述复位线905与对应的子像素驱动电路中的第一晶体管t1的栅极耦接，还与沿所述第二方向相邻的子像素驱动电路中的第七晶体管t7的栅极耦接。
113.示例性的，所述至少两个晶体管包括当前子像素驱动电路中的第一晶体管t1，以及沿所述第二方向相邻的子像素驱动电路中的第七晶体管t7。
114.由于当前子像素驱动电路中的第一晶体管t1的栅极和沿所述第二方向相邻的子像素驱动电路中的第七晶体管t7的栅极耦接相同的复位线905，因此，该第一晶体管t1和该第七晶体管t7的栅极接收相同的扫描信号。
115.示例性的，沿所述第二方向，所述第一初始化信号线906和所述第二初始化信号线904交替设置。
116.示例性的，所述多条第一初始化信号线906与显示基板中的多行子像素驱动电路一一对应。所述多条第二初始化信号线904与显示基板中的多行子像素驱动电路一一对应。
117.示例性的，所述第一晶体管t1的第一极与其所属子像素驱动电路对应的第一初始化信号线906耦接，所述第一晶体管t1的第二极与其所属子像素驱动电路中的驱动晶体管t3的栅极耦接。所述第七晶体管t7的第一极与其所属子像素驱动电路对应的第二初始化信号线904耦接，所述第七晶体管t7的第二极与其所属子像素驱动电路中的发光元件的阳极耦接。
118.示例性的，所述第一晶体管t1用于对所述驱动晶体管t3的栅极进行复位，所述第七晶体管t7用于对所述发光元件的阳极进行复位。
119.示例性的，当前子像素驱动电路中的第一晶体管t1的沟道部分41，与沿所述第二方向相邻的子像素驱动电路中的第七晶体管t7的沟道部分47沿所述第一方向排列。
120.示例性的，所述第一调节子图形101在所述基底上的正投影，覆盖对应的子像素驱动电路中第一晶体管t1的沟道部分41在所述基底上的正投影，还覆盖沿第二方向相邻子像素驱动电路中的所述第七晶体管t7的沟道部分47在所述基底上的正投影。
121.示例性的，所述第一调节子图形101在所述基底上的正投影，覆盖对应的子像素驱动电路中第一晶体管t1的栅极在所述基底上的正投影，还覆盖沿第二方向相邻子像素驱动电路中的所述第七晶体管t7的栅极在所述基底上的正投影。
122.上述设置所述第一调节子图形101在所述基底上的正投影，与对应的子像素驱动电路中第一晶体管t1的沟道部分41在所述基底上的正投影至少部分交叠，还与沿第二方向相邻子像素驱动电路中的所述第七晶体管t7的沟道部分47在所述基底上的正投影至少部分交叠；使得所述第一调节子图形101能够同时实现对所述第一晶体管t1和所述第七晶体管t7的特性进行调节。因此，有利于简化调节层的布局结构，降低调节层的布局难度和为调节层提供调节信号的难度。
123.而且，由于所述第一晶体管t1和所述第七晶体管t7的栅极接收相同的信号，因此通过同一个第一调节子图形101能够实现对所述第一晶体管t1和所述第七晶体管t7的特性的准确调节。
124.如图3至图8所示，在一些实施例中，所述显示基板还包括多条数据线；所述至少两个晶体管包括第二晶体管t2和第四晶体管t4；所述多个第一调节图形10包括多个第二调节子图形102；
125.所述第二晶体管t2的第一极与所述驱动晶体管t3的第二极耦接，所述第二晶体管t2的第二极与所述驱动晶体管t3的栅极耦接；所述第四晶体管t4的第一极与对应的数据线耦接，所述第四晶体管t4的第二极与所述驱动晶体管t3的第一极耦接；
126.所述第二调节子图形102在所述基底上的正投影，与对应的子像素驱动电路中的第二晶体管t2的沟道部分42在所述基底上的正投影至少部分交叠，还与对应的子像素驱动电路中的第四晶体管t4的沟道部分44在所述基底上的正投影至少部分交叠。
127.示例性的，所述多个第一调节子图形101与所述显示基板中的多个子像素驱动电路一一对应。
128.示例性的，所述数据线包括沿所述第二方向延伸的至少部分。所述数据线用于传输数据信号。所述多条数据线与所述显示基板中的多列子像素驱动电路一一对应。
129.示例性的，所述显示基板包括多条栅线902，所述栅线902包括沿所述第一反向延伸的至少部分。所述多条栅线902与所述显示基板中的多行子像素驱动电路一一对应。
130.示例性的，所述子像素驱动电路包括第二晶体管t2和第四晶体管t4。所述第二晶体管t2的栅极与对应的栅线902耦接，所述第二晶体管t2的第一极与其所属子像素驱动电路中的驱动晶体管t3的第二极耦接，所述第二晶体管t2的第二极与所述驱动晶体管t3的栅极耦接。所述第四晶体管t4的栅极与对应的栅线902耦接，所述第四晶体管t4的第一极与对应的数据线耦接，所述第四晶体管t4的第二极与其所述子像素驱动电路中的驱动晶体管t3的第一极耦接。
131.由于所述第二晶体管t2和所述第四晶体管t4耦接相同的栅线902，因此，所述第二晶体管t2和所述第四晶体管t4接收相同的扫描信号。
132.示例性的，所述第二晶体管t2用于对所述驱动晶体管t3进行补偿，所述第四晶体管t4用于写入数据信号。
133.示例性的，所述第二晶体管t2的沟道部分42的至少部分，与所述第四晶体管t4的沟道部分44沿所述第一方向排列。示例性的，所述第二晶体管t2包括双栅结构，所述第二晶
体管t2对应的有源层呈l形状，所述第二晶体管t2包括的两个沟道部分分别位于l形状的两个边上，所述第二晶体管t2的一个沟道部分与所述第四晶体管t4的沟道部分44沿所述第一方向位于同一行。
134.示例性的，所述第二调节子图形102在所述基底上的正投影，覆盖对应的子像素驱动电路中的第二晶体管t2的沟道部分42在所述基底上的正投影，还覆盖对应的子像素驱动电路中的第四晶体管t4的沟道部分44在所述基底上的正投影。
135.示例性的，所述第二调节子图形102在所述基底上的正投影，覆盖对应的子像素驱动电路中的第二晶体管t2的栅极在所述基底上的正投影，还覆盖对应的子像素驱动电路中的第四晶体管t4的栅极在所述基底上的正投影。
136.上述设置所述第二调节子图形102在所述基底上的正投影，与对应的子像素驱动电路中的第二晶体管t2的沟道部分42在所述基底上的正投影至少部分交叠，还与对应的子像素驱动电路中的第四晶体管t4的沟道部分44在所述基底上的正投影至少部分交叠；使得所述第二调节子图形102能够同时实现对所述第二晶体管t2和所述第四晶体管t4的特性进行调节。因此，有利于简化调节层的布局结构，降低调节层的布局难度和为调节层提供调节信号的难度。
137.而且，由于所述第二晶体管t2和所述第四晶体管t4的栅极接收相同的信号，因此通过同一个第二调节子图形102能够实现对所述第二晶体管t2和所述第四晶体管t4的特性的准确调节。
138.如图3至图8所示，在一些实施例中，所述显示基板还包括多条电源线901；所述至少两个晶体管包括第五晶体管t5和第六晶体管t6；
139.所述第五晶体管t5的第一极与所述电源线901耦接，所述第五晶体管t5的第二极与所述驱动晶体管t3的第一极耦接；所述第六晶体管t6的第一极与所述驱动晶体管t3的第二极耦接，所述第六晶体管t6的第二极与所述发光元件耦接。
140.示例性的，所述多条电源线901与所述显示基板中的多列子像素驱动电路一一对应，所述电源线901包括沿所述第二方向延伸的至少部分。所述电源线901用于传输电源信号。
141.示例性的，所述显示基板还包括多条发光控制线903，所述多条发光控制线903与所述显示基板中的多行子像素驱动电路一一对应。所述发光控制线903包括沿所述第一方向延伸的至少部分。所述发光控制线903用于传输发光控制信号。
142.示例性的，所述子像素驱动电路包括第五晶体管t5和第六晶体管t6。所述第五晶体管t5的栅极与对应的发光控制线903耦接，所述第五晶体管t5的第一极与对应的电源线901耦接，所述第五晶体管t5的第二极与其所属子像素驱动电路中的驱动晶体管t3的第一极。所述第六晶体管t6的栅极与对应的发光控制线903耦接，所述第六晶体管t6的第一极与其所属子像素驱动电路中的驱动晶体管t3的第二极耦接，所述第六晶体管t6的第二极与所述发光元件的阳极耦接。所述发光元件的阴极接收负电源信号。
143.由于所述第五晶体管t5和所述第六晶体管t6耦接相同的发光控制线903，因此，所述第五晶体管t5和所述第六晶体管t6接收相同的扫描信号。
144.示例性的，所述第五晶体管t5和所述第六晶体管t6用于控制发光元件实现发光。
145.示例性的，所述第五晶体管t5的沟道部分45，与所述第六晶体管t6的沟道部分46
沿所述第一方向排列。
146.如图4和图5所示，在一些实施例中，设置所述显示基板还包括驱动芯片；沿所述第一方向位于同一行的多个第一调节子图形101依次耦接，形成第一子调节线11；所述显示基板中的多条所述第一子调节线11相耦接，所述第一子调节线11与所述驱动芯片耦接。
147.示例性的，沿所述第一方向位于同一行的多个第一调节子图形101依次耦接，形成为一体结构的第一子调节线11。
148.示例性的，所述复位线905复用为其耦接的一行第一晶体管t1的栅极和第七晶体管t7的栅极，所述第一子调节线11的形状与其覆盖的第一晶体管t1耦接的所述复位线905的形状大致相同。需要说明，此处的“覆盖”是指所述子调节线在所述基底上的正投影与所述第一晶体管t1的沟道部分41在所述基底上的正投影有交叠。
149.示例性的，所述第一子调节线11在所述基底上的正投影，与其覆盖的第一晶体管t1耦接的所述复位线905在所述基底上的正投影至少部分交叠。示例性的，所述第一子调节线11在所述基底上的正投影，与其覆盖的第一晶体管t1耦接的所述复位线905在所述基底上的正投影重合。示例性的，所述第一子调节线11在所述基底上的正投影，包围其覆盖的第一晶体管t1耦接的所述复位线905在所述基底上的正投影。
150.示例性的，所述显示基板中包括多条第一子调节线11，所述多条第一子调节线11与所述显示基板中的多行子像素驱动电路一一对应。
151.示例性的，所述多条第一子调节线11的第一端通过第一子传输线相耦接，所述第一子传输线与所述驱动芯片耦接。示例性的，所述第一子传输线位于所述显示基板的周边区域。
152.示例性的，所述多条第一子调节线11的第二端通过第二子传输线相耦接，所述第二子传输线与所述驱动芯片耦接。示例性的，所述第二子传输线位于所述显示基板的周边区域。
153.上述设置方式在保证所述第一子调节线11能够对所述第一晶体管t1和所述第七晶体管t7的特性进行调节的同时，降低了所述第一子调节线11的布局难度和为所述第一子调节线11提供调节信号的难度。
154.如图4和图5所示，在一些实施例中，所述显示基板还包括驱动芯片；沿所述第一方向位于同一行的多个第二调节子图形102依次耦接，形成第二子调节线12；所述显示基板中的多条所述第二子调节线12相耦接，所述第二子调节线12与所述驱动芯片耦接。
155.示例性的，沿所述第一方向位于同一行的多个第二调节子图形102依次耦接，形成为一体结构的第二子调节线12。
156.示例性的，所述栅线902复用为其耦接的一行第二晶体管t2的栅极和第四晶体管t4的栅极，所述第二子调节线12的形状与其覆盖的第二晶体管t2耦接的所述栅线902的形状大致相同。
157.示例性的，所述第二子调节线12在所述基底上的正投影，与其覆盖的第二晶体管t2耦接的所述栅线902在所述基底上的正投影至少部分交叠。示例性的，所述第二子调节线12在所述基底上的正投影，与其覆盖的第二晶体管t2耦接的所述栅线902在所述基底上的正投影重合。示例性的，所述第二子调节线12在所述基底上的正投影，包围其覆盖的第二晶体管t2耦接的所述栅线902在所述基底上的正投影。
158.示例性的，所述显示基板中包括多条第二子调节线12，所述多条第二子调节线12与所述显示基板中的多行子像素驱动电路一一对应。
159.示例性的，所述多条第二子调节线12的第一端通过第三子传输线相耦接，所述第三子传输线与所述驱动芯片耦接。示例性的，所述第三子传输线位于所述显示基板的周边区域。
160.示例性的，所述多条第二子调节线12的第二端通过第四子传输线相耦接，所述第四子传输线与所述驱动芯片耦接。示例性的，所述第四子传输线位于所述显示基板的周边区域。
161.上述设置方式在保证所述第二子调节线12能够对所述第二晶体管t2和所述第四晶体管t4的特性进行调节的同时，降低了所述第二子调节线12的布局难度和为所述第二子调节线12提供调节信号的难度。
162.在一些实施例中，如图4所示，所述第一调节子图形101和所述第二调节子图形102同层同材料设置；或者，所述第一调节子图形101和所述第二调节子图形102异层设置。
163.上述将所述第一调节子图形101和所述第二调节子图形102同层同材料设置，使得所述第一调节子图形101和所述第二调节子图形102能够在同一次构图工艺中同时形成，这样有利于简化显示基板的制作工艺流程，降低所述显示基板的制作成本。
164.示例性的，所述第一调节子图形101和所述第二调节子图形102异层设置，异层设置的两层之间增加绝缘层。这样布局所述第一调节子图形101和所述第二调节子图形102，有利于降低所述第一调节子图形101和所述第二调节子图形102之间发生短路的概率，还能够降低所述调节层布局难度。
165.在一些实施例中，所述调节层的至少部分位于所述有源层与所述基底之间。
166.示例性的，所述显示基板包括沿远离所述基底的方向依次层叠设置的有源层，第一栅绝缘层，第一栅金属层，第二栅绝缘层，第二栅金属层，层间绝缘层，第一源漏金属层，第一钝化层，第一平坦层，第二源漏金属层，第二钝化层，第二平坦层，阳极层，像素界定层，发光功能层，阴极层和封装层。示例性的，所述显示基板也可以不包括所述第一钝化层和所述第二钝化层。示例性的，所述显示基板也可以不包括所述第二源漏金属层，所述第二钝化层和所述第二平坦层。
167.示例性的，所述有源层用于形成子像素驱动电路中各晶体管的沟道部分，也可以用于形成各晶体管的第一极和第二极。
168.示例性的，所述第一栅金属层用于形成所述显示基板中的复位线905，栅线902，发光控制线903，以及各晶体管的栅极。值得注意，所述驱动晶体管t3的栅极可以复用为子像素驱动电路中存储电容cst的第一极板cst1。
169.示例性的，所述第二栅金属层用于形成所述显示基板中的第一初始化信号线906，第二初始化信号线904，所述存储电容cst的第二极板cst2，以及屏蔽图形。
170.示例性的，所述第一源漏金属层用于形成所述显示基板中的数据线，电源线901，以及一些导电连接部。
171.示例性的，所述调节层采用金属材料制作。所述调节层的至少部分位于所述有源层与所述基底之间，所述调节层与所述有源层之间具有基础绝缘层。示例性的，所述第二调节图形20能够通过贯穿所述基础绝缘层，所述第一栅绝缘层，所述第二绝缘层和所述层间
绝缘层的过孔实现与所述电源线901耦接。
172.上述设置所述调节层的至少部分位于所述有源层与所述基底之间，使得所述调节层位于独立的一层，这样能够降低所述调节层与显示基板中其他膜层之间发生短路的概率，还能够降低所述调节层布局难度。
173.在一些实施例中，所述驱动芯片能够为所述第一子调节线11和所述第二子调节线12独立提供调节信号。示例性的，为所述第一子调节线11提供的调节信号与所述复位线905传输的信号相同，为所述第二子调节线12提供的调节信号与所述栅线902传输的信号相同。
174.本发明实施例还提供了一种显示装置，包括上述实施例提供的显示基板。
175.需要说明的是，所述显示装置可以为：电视、显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件，其中，所述显示装置还包括柔性电路板、印刷电路板和背板等。
176.由于上述实施例提供的显示基板中，通过设置所述调节层在所述基底上的正投影，与每个子像素驱动电路中至少三个晶体管包括的沟道部分在所述基底上的正投影至少部分交叠，实现了对每个子像素驱动电路中的至少三个晶体管的各种特性进行调控，从而有效改善因晶体管特性带来的不良，以及因工厂工艺不稳定导致的特性偏移，同时也可以通过调节晶体管特性，调节和改善显示基板的光学特性，提升不同亮度、色度等光学特性下显示基板的显示效果。
177.因此，本发明实施例提供的显示装置在包括上述显示基板时，同样具有上述有益效果，此处不再赘述。
178.需要说明的是，本发明实施例的“同层”可以指的是处于相同结构层上的膜层。或者例如，处于同层的膜层可以是采用同一成膜工艺形成用于形成特定图形的膜层，然后利用同一掩模板通过一次构图工艺对该膜层图案化所形成的层结构。根据特定图形的不同，一次构图工艺可能包括多次曝光、显影或刻蚀工艺，而形成的层结构中的特定图形可以是连续的也可以是不连续的。这些特定图形还可能处于不同的高度或者具有不同的厚度。
179.在本发明各方法实施例中，所述各步骤的序号并不能用于限定各步骤的先后顺序，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，对各步骤的先后变化也在本发明的保护范围之内。
180.需要说明，本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于方法实施例而言，由于其基本相似于产品实施例，所以描述得比较简单，相关之处参见产品实施例的部分说明即可。
181.除非另外定义，本公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”、“耦接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
182.可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
183.在上述实施方式的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
184.以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。