存储装置及其操作方法与流程

存储装置及其操作方法
1.相关申请的交叉引用
2.本技术要求于2020年10月8日向韩国知识产权局提交的申请号为10-2020-0130351的韩国专利申请的优先权，其全部公开内容通过引用并入本文。
技术领域
3.本公开总体涉及一种电子装置，且更特别地，涉及一种存储装置及其操作方法。


背景技术：

4.存储装置是在主机控制下存储数据的装置。存储装置可包括存储数据的存储器装置和控制存储器装置的存储器控制器。存储器装置可分为易失性存储器装置和非易失性存储器装置。
5.易失性存储器装置可在从电源供应电力时存储数据。当电力供应中断时，存储在易失性存储器装置中的数据可能消失。易失性存储器装置可包括例如静态随机存取存储器(sram)、动态随机存取存储器(dram)等。
6.非易失性存储器装置可以是即使在电力供应中断时数据也不消失的存储器装置。非易失性存储器装置可包括例如只读存储器(rom)、可编程rom(prom)、电可编程rom(eprom)、电可擦除rom(eerom)、闪速存储器等。


技术实现要素：

7.实施例提供了一种通过减少在诸如垃圾收集的后台操作中检查存储块以选择诸如牺牲块的源块的次数来提高性能的存储装置及该存储装置的操作方法。
8.根据本公开的一个方面，提供了一种存储装置，该存储装置包括：存储器装置，包括用于存储数据的多个用户块以及用于存储表示数据的逻辑地址与存储该数据的物理地址之间的映射关系的映射数据的系统块；缓冲存储器，被配置成存储物理到逻辑表，该物理到逻辑表包括关于多个用户块之中的开放块中包括的物理地址与被分配到开放块中的物理地址的逻辑地址的映射信息；以及存储器控制器，被配置成基于物理到逻辑表中的映射信息，控制存储器装置在逻辑地址全部被分配之后更新系统块中存储的映射数据，并且被配置成将更新后的映射数据存储在系统块中，其中，存储器控制器：从系统块获取逻辑地址的旧映射信息；根据旧映射信息生成旧块信息，该旧块信息将旧块与多个用户块中的其他用户块区分开，该旧块具有对应于该逻辑地址的旧数据；并且基于旧块信息生成非候选块信息，以基于该旧块信息对待被排除用作移动多个用户块中存储的数据的迁移操作中的目标块的用户块进行标记。
9.根据本公开的另一方面，提供了一种操作存储装置的方法，该存储装置包括存储器装置、缓冲存储器和存储器控制器，该方法包括：基于缓冲存储器中存储的物理到逻辑表来执行更新存储器装置中存储的映射数据的映射更新；使用物理到逻辑表和更新后的映射数据来生成旧块信息，以将包括用于在存储器装置中包括的多个用户块之中的、作为存储
了与来自物理到逻辑表的逻辑地址相对应的旧数据的用户块的旧块区分开的信息；并且使用旧块信息来生成非候选块信息，以用于移动多个用户块中存储的数据的迁移操作。
10.根据本公开的又一方面，提供了一种存储装置，该存储装置包括：存储器装置，包括用于存储数据的多个用户块以及用于存储表示数据的逻辑地址与存储该数据的物理地址之间的映射关系的映射数据的系统块；以及存储器控制器，被配置成在执行更新映射数据的映射更新操作的同时，生成旧块信息，该旧块信息作为用于识别多个用户块之中的、存储了待被更新的逻辑地址的旧数据的用户块的信息。
附图说明
11.现在将参照附图在下文中更充分地描述示例实施例；然而，本文所公开的概念可以不同的形式来实现，并且不应被解释为限于本文阐述的实施例。相反，提供这些实施例以使本公开将是彻底且完整的，并且将示例实施例的范围充分地传达给本领域的技术人员。
12.在附图中，为了说明清楚，可夸大尺寸。将理解的是，当元件被称为在两个元件“之间”时，其可以是这两个元件之间的唯一元件，或者也可存在一个或多个中间元件。相同的附图标记始终指代相同的元件。
13.图1是示出根据本公开的实施例的存储系统的示图。
14.图2是示出根据本公开的实施例的映射数据存储装置的示图。
15.图3是示出根据本公开的实施例的物理到逻辑表的示图。
16.图4是示出根据本公开的实施例的映射更新操作的示图。
17.图5是示出根据本公开的实施例的元数据存储装置的示图。
18.图6是示出根据本公开的实施例的映射更新控制器的示图。
19.图7是示出根据本公开的实施例的用于生成旧块信息的方法的示图。
20.图8是示出根据本公开的实施例的用于生成非候选块信息的方法的示图。
21.图9是示出根据本公开的实施例的迁移控制器的示图。
22.图10是示出根据本公开的实施例的用于选择源块的方法的示图。
23.图11是示出根据本公开的实施例的迁移操作的示图。
24.图12和图13是示出根据本公开的实施例的存储装置的操作方法的示图。
25.图14是示出根据本公开的实施例的存储器装置的示图。
26.图15是示出根据本公开的实施例的存储块的示图。
27.图16是示出根据本公开的实施例的存储器控制器的示图。
28.图17是示出根据本公开的实施例的应用存储装置的存储卡系统的框图。
29.图18是示出根据本公开的实施例的应用存储装置的固态驱动器(ssd)系统的框图。
30.图19是示出根据本公开的实施例的应用存储装置的用户系统的框图。
具体实施方式
31.本文公开的具体结构或功能描述仅是说明性的，用于描述根据本公开的概念的实施例的目的。根据本公开的概念的实施例可以各种形式实施，并且不能被解释为限于本文阐述的实施例。
32.图1是示出根据本公开的实施例的存储系统的示图。
33.参照图1，存储系统可被实施为数据处理系统，包括例如个人计算机(pc)、数据中心和企业型数据存储系统，或直连式存储装置(das)、包括存储区域网络(san)的数据处理系统、包括网络附接存储装置等的数据处理系统等。
34.存储系统可包括存储装置1000和主机400。
35.存储装置1000可以是用于根据诸如移动电话、智能电话、mp3播放器、膝上型计算机、台式计算机、游戏机、tv、平板pc或车载信息娱乐系统的主机400的请求来存储数据的装置。
36.根据作为与主机400的通信方案的主机接口，存储装置1000可被制造为各种类型的存储装置中的任意一种。例如，存储装置1000可利用诸如以下的各种类型的存储装置中的任意一种来实施：固态驱动器(ssd)、多媒体卡(mmc)、嵌入式mmc(emmc)、缩小尺寸的mmc(rs-mmc)、微型mmc(micro-mmc)、安全数字(sd)卡、迷你sd卡、微型sd卡、通用串行总线(usb)存储装置、通用闪存(ufs)装置、紧凑型闪存(cf)卡、智能媒体卡(smc)、记忆棒等。
37.存储装置1000可被制造为各种封装类型中的任意一种。例如，存储装置1000可被制造为诸如以下的各种封装类型中的任意一种：堆叠封装(pop)、系统级封装(sip)、片上系统(soc)、多芯片封装(mcp)、板上芯片(cob)、晶圆级制造封装(wfp)以及晶圆级堆叠封装(wsp)。
38.存储装置1000可包括存储器装置100和存储器控制器200。
39.存储器装置100可在存储器控制器200的控制下操作。具体地，存储器装置100可从存储器控制器200接收命令和地址，并且访问从存储器单元(未示出)之中由地址选择的存储器单元。存储器装置100可对由地址选择的存储器单元执行由命令指示的操作。
40.命令可以是例如编程命令、读取命令或擦除命令，并且由命令指示的操作可以是例如编程操作(或写入操作)、读取操作或擦除操作。
41.编程操作可以是存储器装置100在存储器控制器200的控制下存储从主机400提供的写入数据的操作。
42.例如，存储器装置100可接收编程命令、地址和数据，并且可将数据编程到由地址选择的存储器单元中。待被编程到所选择的存储器单元中的数据可被定义为写入数据。
43.读取操作可以是存储器装置100在存储器控制器200的控制下读取存储器装置100中存储的读取数据的操作。
44.例如，存储器装置100可接收读取命令和地址，并且从存储器单元阵列(未示出)中由地址选择的区域中读取数据。存储器装置100中存储的数据之中的待从所选择的区域被读取的数据可被定义为读取数据。
45.擦除操作可以是存储器装置100在存储器控制器200的控制下擦除存储器装置100中存储的数据的操作。
46.例如，存储器装置100可接收擦除命令和地址，并且可擦除由地址选择的区域中存储的数据。
47.存储器装置100可被实施为易失性存储器装置或非易失性存储器装置。
48.例如，易失性存储器装置可包括双倍数据速率同步动态随机存取存储器(ddr sdram)、第四代低功率双倍数据速率(lpddr4)sdram、图形双倍数据速率(gddr)sram、低功
率ddr(lpddr)、rambus动态随机存取存储器(rdram)、nand闪速存储器、垂直nand闪速存储器、nor闪速存储器、电阻式随机存取存储器(rram)、相变随机存取存储器(pram)、磁阻随机存取存储器(mram)、铁电随机存取存储器(fram)、自旋转移力矩随机存取存储器(stt-ram)等。
49.例如，非易失性存储器装置可包括闪速存储器。闪速存储器可包括nand闪速存储器、垂直nand闪速存储器、nor闪速存储器等。
50.在本说明书中，为便于描述，假设存储器装置100是nand闪速存储器。
51.存储器装置100可在存储器控制器200的控制下存储写入数据，或者可读取所存储的读取数据并将读取数据提供到存储器控制器200。
52.存储器装置100可包括多个管芯。一个管芯可包括至少一个平面，并且一个平面可包括存储器单元阵列，该存储器单元阵列包括用于存储写入数据的存储器单元(未示出)。
53.存储器单元阵列可包括多个存储块(未示出)。存储块可以是用于执行擦除数据的擦除操作的单位。
54.多个存储块可被划分成系统块101和用户块102。
55.系统块101可存储映射数据、元数据、固件信息等。映射数据可以是表示数据(或写入数据)的逻辑地址与存储该数据的物理地址之间的映射关系的数据。也就是说，映射数据可以是逻辑地址与物理地址之间的映射信息。映射数据可以逻辑到物理表(即l2p表)的形式来管理。元数据可以是表示关于多个存储块或多个用户块102中存储的数据的信息的数据。固件信息可以是关于固件的信息。系统块101的数量可以是一个或多于一个。
56.用户块102可存储数据。该数据可以是从主机400提供的写入数据或用户数据。用户块102的数量可以是一个或多于一个。
57.存储块可包括多个页面(未示出)。页面可以是用于执行存储写入数据的编程操作或读取所存储的读取数据的读取操作的单位。
58.存储器控制器200可控制存储装置1000的全部操作。
59.当向存储装置1000施加电力时，存储器控制器200可运行固件。当存储器装置100是闪速存储器装置时，固件可包括主机接口层、闪存转换层和闪存接口层。
60.主机接口层可控制主机400与存储器控制器200之间的操作。
61.闪存转换层可将从主机400提供的逻辑地址转换成物理地址。
62.闪存接口层可控制存储器控制器200与存储器装置100之间的通信。
63.存储器控制器200可响应于主机400的写入请求、读取请求和擦除请求，控制存储器装置100分别执行编程操作、读取操作和擦除操作。
64.在编程操作中，存储器控制器200可向存储器装置100提供编程命令、物理地址和写入数据。
65.在读取操作中，存储器控制器200可向存储器装置100提供读取命令和物理地址。
66.在擦除操作中，存储器控制器200可向存储器装置100提供擦除命令和物理地址。
67.存储器控制器200可不考虑或独立于从主机400提供的任何请求而自主地生成命令、地址和数据。存储器控制器200可将自主生成的命令、地址和数据传输到存储器装置100。
68.例如，存储器控制器200可生成命令、地址和数据，该命令用于执行后台操作。而
且，存储器控制器200可向存储器装置100提供命令、地址和数据。
69.后台操作可以是损耗均衡、读取回收和垃圾收集中的至少一个。
70.损耗均衡可意为例如静态损耗均衡、动态损耗均衡等。静态损耗均衡可意为存储存储块被擦除的次数、并且将冷数据移动到被擦除了最多或较多擦除次数的存储块的操作，冷数据是很少涉及擦除操作或写入操作的数据。动态损耗均衡可意为存储存储块被擦除的次数、并且将数据编程到被擦除了最少或较少擦除次数的存储块中的操作。
71.读取回收可意为在存储块中存储的数据中发生不可校正的错误之前，将该存储块中存储的数据移动到另一存储块的操作。
72.垃圾收集可意为将存储块之中的坏块中包括的有效数据复制到空闲块、并且擦除该坏块中包括的无效数据的操作。如果坏块中包括的有效数据被复制到空闲块，则坏块中包括的有效数据可被移动到空闲块。
73.如上所述，移动多个用户块102中存储的数据的操作可被定义为迁移操作。
74.在实施例中，迁移操作可以是当执行后台操作时将特定存储块中存储的有效数据移动到另一存储块的操作。
75.在实施例中，当确定有必要执行后台操作时，存储器控制器200可执行迁移操作。
76.例如，存储器控制器200可控制存储器装置100在与从存储器控制器200向主机400提供对从主机400提供的请求(例如，写入请求、读取请求、擦除请求等)的响应之后到存储器控制器200接收到从主机400提供的后续请求时的时段相对应的时段内执行迁移操作。
77.在实施例中，存储器控制器200可包括映射数据存储装置210、元数据存储装置220、映射更新控制器230和迁移控制器240。
78.映射数据存储装置210可存储映射数据。具体地，映射数据存储装置210可存储物理到逻辑表(即p2l表)以及逻辑到物理表(即l2p表)。
79.物理到逻辑表可以是包括多个用户块102之中的开放块中包括的物理地址与被分配到开放块中包括的物理地址的逻辑地址之间的映射信息的表。
80.开放块(未示出)可以是多个用户块102之中的、可存储由主机400提供的数据的用户块。
81.逻辑到物理表可以是包括上述映射数据的表。映射数据可以是表示从主机400提供的数据的逻辑地址与存储该数据的物理地址之间的映射关系的数据。
82.稍后将参照图2和图3详细描述映射数据存储装置210。
83.元数据存储装置220可存储元数据。元数据可以是例如表示多个用户块102的每一个中包括的有效页面的数量的信息，或者表示对多个用户块的每一个执行擦除操作的次数的信息。然而，本公开不限于此。
84.稍后将参照图5详细描述元数据存储装置220。
85.映射数据存储装置210和元数据存储装置220可利用缓冲存储器来实施。举例来说，缓冲存储器可被实施为以下中的任意一种：双倍数据速率同步动态随机存取存储器(ddr sdram)、第四代低功率双倍数据速率(lpddr4)sdram、图形双倍数据速率(gddr)sram、低功率ddr(lpddr)、rambus动态随机存取存储器(rdram)、nand闪速存储器、垂直nand闪速存储器、nor闪速存储器、电阻式随机存取存储器(rram)、相变随机存取存储器(pram)、磁阻随机存取存储器(mram)、铁电随机存取存储器(fram)以及自旋转移力矩随机存取存储器
(stt-ram)。
86.映射更新控制器230可在逻辑地址全部被分配到开放块中包括的物理地址之后执行映射更新操作。具体地，在逻辑地址全部被分配到开放块中包括的物理地址之后，映射更新控制器230可基于物理到逻辑表来控制存储器装置100更新系统块101中存储的映射数据，并且将更新后的映射数据存储在系统块101中。
87.在实施例中，在映射更新中，映射更新控制器230可从系统块101获取逻辑地址的旧映射信息。旧映射信息可以是更新之前的映射数据或更新之前的映射信息。例如，当表示第一逻辑地址与第一物理地址之间的映射信息的映射数据被更新时，旧映射信息可以是发生更新之前第一逻辑地址与第一物理地址之间的映射信息。
88.在实施例中，映射更新控制器230可根据旧映射信息生成旧块信息，该旧块信息包括用于在多个用户块102之中将旧块与除旧块之外的用户块区分开的信息。旧块可以是包括旧数据的用户块。旧数据可以是包括更新之前的映射数据的物理地址的用户块中存储的数据。也就是说，旧数据可以是将被作为无效数据进行处理的数据。
89.在实施例中，映射更新控制器230可基于旧块信息来生成非候选块信息。非候选块信息可以是表示从迁移操作的目标中排除的用户块的信息。迁移操作可以是移动多个用户块102中存储的数据的操作。
90.在实施例中，当正在执行更新映射数据的映射更新操作时，映射更新控制器230可生成旧块信息，诸如用于在多个用户块102之中识别待在其中更新逻辑地址的旧数据的用户块的信息。
91.迁移控制器240可控制存储器装置100执行迁移操作。具体地，迁移控制器240可基于非候选块信息从多个用户块之中选择候选块。而且，迁移控制器240可控制存储器装置100将候选块之中的源块中存储的有效数据移动到目标块。
92.源块可以是多个用户块102之中用于存储大小小于或等于预定参考大小的有效数据的用户块。源块的数量可以是一个或多个。
93.在实施例中，源块可以是在静态损耗均衡操作中存储冷数据的用户块。可选地，源块可以是在动态损耗均衡操作中具有最大擦除次数的用户块。可选地，源块可以是在垃圾收集中选择的牺牲块。
94.目标块可以是多个用户块102之中有效数据将被移动到的用户块。
95.在实施例中，目标块可以是在静态损耗均衡操作中被擦除次数最多的用户块。可选地，目标块可以是在动态损耗均衡操作中被擦除次数最少的用户块。可选地，目标块可以是在垃圾收集中选择的空闲块。
96.迁移控制器240可向存储器装置100提供用于命令存储器装置100读取源块中存储的有效数据的迁移读取命令。存储器装置100可响应于迁移读取命令，执行读取源块中存储的有效数据的迁移读取操作。当迁移读取操作完成时，迁移控制器240可获取由存储器装置100读取的有效数据。
97.迁移控制器240可向存储器装置100提供用于命令存储器装置100存储在目标块中读取的有效数据的迁移写入命令。存储器装置100可响应于迁移写入命令，执行将有效数据存储在目标块中的迁移写入操作。
98.存储器控制器200可向主机400提供对由主机400提供的请求的响应，并且待机，直
到存储器控制器200接收到在从存储器控制器200提供响应之后主机400提供的后续请求。迁移控制器220可控制存储器装置100在与从响应被提供到主机400之后到接收到后续请求时的时段相对应的时段内执行迁移操作。
99.存储器控制器200可控制两个或更多个存储器装置100。例如，存储器控制器200可根据交错(interleave)技术控制存储器装置100，以提高操作性能。
100.交错技术可以是用于控制对两个或更多个存储器装置100的操作彼此重叠的技术。
101.主机400可通过接口(未示出)与存储装置1000通信。
102.作为非限制性示例，接口可被实施为串行高级技术附件(sata)接口、高速sata(satae)接口、串列小型计算机系统(sas)接口、高速外围组件互连(pcie)接口、高速非易失性存储器(nvme)接口、高级主机控制器接口(ahci)或多媒体卡接口。然而，本公开不限于此。
103.主机400可将写入数据存储在存储装置1000中，或者与存储装置1000通信以获取存储装置1000中存储的读取数据。
104.在实施例中，主机400可向存储装置1000提供用于请求存储装置1000存储写入数据的写入请求。而且，主机400可向存储装置1000提供写入请求、写入数据和用于识别写入数据的逻辑地址。
105.存储装置1000可将由主机400提供的写入数据存储在存储器装置100中，并且响应于从主机400提供的写入请求，向主机400提供已经完成写入数据的存储的响应。
106.在实施例中，主机400可向存储装置1000提供用于请求存储装置1000向主机400提供存储装置1000中存储的数据的读取请求。而且，主机400可向存储装置1000提供读取请求和读取地址。
107.存储装置1000可从存储器装置100读取与由主机400提供的读取地址相对应的读取数据，并且向主机400提供读取数据作为对来自主机400的读取请求的响应。
108.图2是示出根据本公开的实施例的映射数据存储装置的示图。图3是示出根据本公开的实施例的物理到逻辑表的示图。
109.参照图1和图2，映射数据存储装置210可存储物理到逻辑表211和逻辑到物理表212。
110.物理到逻辑表211可以是包括多个用户块102之中的开放块中包括的物理地址与被分配到开放块中包括的物理地址的逻辑地址之间的映射信息的表。
111.参照图1至图3，假设第一用户块mb1是开放块。而且，假设第一用户块mb1中包括的物理地址是页面的物理地址。而且，假设第一用户块mb1中包括的所有物理地址pa1至pa10的数量为10。
112.图3所示的物理到逻辑表可包括第一用户块mb1中包括的物理地址pa1至pa4与被分配到物理地址pa1至pa4的逻辑地址la9、la10、la11和la40之间的映射信息。
113.第一用户块mb1是开放块，因此逻辑地址可不被分配到其他物理地址pa5至pa10，同时所有物理地址pa1至pa10之中的、被分配逻辑地址la9、la10、la11和la40的物理地址pa1至pa4被包括在第一用户块mb1中。
114.主机400可向存储装置1000提供写入请求、第三十逻辑地址la30以及第三十逻辑
地址la30的写入数据la30 data。第三十逻辑地址la30可被分配到图3所示的物理到逻辑表中包括的第五物理地址pa5。另外，第三十逻辑地址la30的写入数据la30数据可存储在第一用户块mb1中的第五物理地址pa5。
115.参照图1和图2，映射数据存储装置210可存储待在映射更新操作中更新的逻辑到物理表212。逻辑到物理表212可以是包括从系统块101加载的映射数据的表。在实施例中，系统块101中存储的逻辑到物理表之中的逻辑到物理表212可以是待根据映射数据存储装置210中存储的物理到逻辑表211来校正的表。
116.在实施例中，映射更新控制器230可将系统块101中存储的映射数据的一部分加载到映射数据存储装置210。映射数据被加载到映射数据存储装置210的部分可以与逻辑到物理表212相同的表的形式来管理。
117.可通过映射数据存储装置210立即执行数据写入操作，而无需参考系统块101。因此，可提高数据写入操作的速度。
118.系统块101中存储的映射数据可被划分成多个逻辑-物理段。每个逻辑-物理段可包括多个映射条目，映射条目包括逻辑地址以及对应于逻辑地址的物理地址。因此，映射数据存储装置210中存储的逻辑到物理表212可包括多个逻辑-物理段之中的一些逻辑-物理段。
119.当逻辑地址全部被分配到物理到逻辑表211中包括的物理地址时，映射更新控制器230可基于物理到逻辑表211执行控制存储器装置100更新逻辑到物理表212的映射更新操作，并且将更新后的逻辑到物理表212存储在系统块101中。
120.图4是示出根据本公开的实施例的映射更新操作的示图。
121.在图4所示的实施例中，为便于描述，假设图4所示的物理到逻辑表是图3所示的物理到逻辑表。而且，假设图4所示的逻辑到物理表示出系统块101中存储的映射数据的一部分。
122.当开放块变成封闭块时，映射更新控制器230可执行映射更新操作。封闭块可以是被完全写入的用户块。
123.映射更新控制器230可基于从主机400接收的写入数据的逻辑地址来校正逻辑到物理表中包括的映射数据。
124.将参照图4描述示例。写入数据的逻辑地址la9至la11、la40、la30、la32、la31、la95、la103和la104可被分别分配到物理到逻辑表中包括的物理地址pa1至pa10。在逻辑到物理表中，与写入数据的逻辑地址la9至la11、la40、la30、la32、la31、la95、la103和la104相对应的物理地址可被改变为物理到逻辑表的物理地址pa1至pa10。
125.映射更新控制器230可向存储器装置100提供用于命令存储器装置100将校正后的映射数据存储在系统块101中的编程命令。响应于编程命令，存储器装置100可执行将校正后的映射数据存储在系统块101中的编程操作。系统块101中存储的映射数据之中的、对应于校正后的映射数据的现有映射数据可被作为无效数据进行处理。
126.图5是示出根据本公开的实施例的元数据存储装置的示图。
127.参照图5，元数据存储装置220可包括元数据。具体地，元数据存储装置220可包括旧块信息221、非候选块信息222、有效数据信息223和擦除次数信息224。
128.旧块信息221可包括用于在多个用户块102之中将旧块与其他用户块区分开的信
息。
129.非候选块信息222可以是表示迁移操作中的非候选块的信息。非候选块可以是多个用户块102之中从源块中排除的用户块。例如，非候选块可以是非候选块中包括的有效页面数量将很快减少的块。在这种情况下，当选择非候选块作为源块时，可能的是，即使在非候选块中存储的有效数据被移动到目标块之后，该有效数据也将被作为无效数据处理。因此，迁移操作的效率可能劣化。
130.有效数据信息223可以是关于用户块102的每一个中包括的有效数据的信息。例如，有效数据信息223可以是表示多个用户块102中包括的数据是有效还是无效的信息。可选地，有效数据信息223可以是表示多个用户块102的每一个中包括的有效页面数量的信息。
131.擦除次数信息224可以是关于多个用户块102的每一个被擦除的次数的信息。例如，擦除次数信息224可以是表示多个用户块102的每一个被擦除的次数的信息。
132.虽然未在附图中示出，但元数据存储装置220可进一步包括关于多个用户块102的每一个被读取的次数的读取次数信息。
133.图6是示出根据本公开的实施例的映射更新控制器的示图。图7是示出根据本公开的实施例的用于生成旧块信息的方法的示图。图8是示出根据本公开的实施例的用于生成非候选块信息的方法的示图。
134.在图6至图8所示的实施例中，为便于描述，假设多个用户块102的数量为10。
135.参照图6，映射更新控制器230可基于物理到逻辑表211和逻辑到物理表212来执行映射更新操作。
136.例如，映射更新控制器230可加载系统块101中存储的映射数据的全部或部分，并且将所加载的映射数据存储在映射数据存储装置210中。映射数据存储装置210中存储的映射数据可作为逻辑到物理表212来管理。在逻辑到物理表212中，映射更新控制器230可将物理地址从与逻辑到物理表212中的逻辑地址相对应的物理地址改变为物理到逻辑表211中的对应于与逻辑到物理表212中的逻辑地址相匹配的逻辑地址的物理地址。基于系统块101的物理地址和在逻辑到物理表212中被改变了的映射数据(或映射信息)，映射更新控制器230可向存储器装置100提供用于命令存储器装置100将改变后的逻辑到物理表212存储在系统块101中的编程命令。
137.将参照图7详细描述示例。在该示例中，将对更新之前逻辑到物理表212中分别对应于第三、第五、第六和第十逻辑地址la3、la5、la6和la10的第三、第五、第六和第十物理地址pa3、pa5、pa6和pa10进行更新。更新之后逻辑到物理表212中分别对应于第三、第五、第六和第十逻辑地址la3、la5、la6和la10的物理地址可以是第十五、第二十八、第三十二和第六十六物理地址pa15、pa28、pa32和pa66。
138.在映射更新中，映射更新控制器230可从系统块101获取逻辑地址的旧映射信息。映射更新控制器230可根据旧映射信息来生成旧块信息。
139.例如，映射更新控制器230可在更新之前获取逻辑到物理表212中的旧映射信息，检查分别包括旧映射信息中包括的物理地址的用户块，并且生成表示所检查的用户块的信息作为旧块信息。
140.将参照图6和图7描述示例。旧映射信息可以是更新之前逻辑到物理表212中的第
三逻辑地址la3和第三物理地址pa3的映射信息、第五逻辑地址la5和第五物理地址pa5的映射信息、第六逻辑地址la6和第六物理地址pa6的映射信息、以及第十逻辑地址la10和第十物理地址pa10的映射信息。
141.将参照图7描述示例。假设第三物理地址pa3被包括在第三用户块mb3中，第五物理地址pa5被包括在第五用户块mb5中，第六物理地址pa6被包括在第六用户块mb6中，并且第十物理地址pa10被包括在第十用户块mb10中。第三、第五、第六和第十用户块mb3、mb5、mb6和mb10可以是旧块。因此，可生成表示第三、第五、第六和第十用户块mb3、mb5、mb6和mb10的旧块信息。
142.在实施例中，旧块信息可以是位图数据，该位图数据以一个位表示多个用户块102的每一个是否为旧块。将参照图7描述示例。多个用户块mb1至mb10之中的旧块可存储有表示真t的信息，并且不是旧块的用户块可具有所存储的表示假f的信息。具体地，多个用户块mb1至mb10之中作为旧块的第三、第五、第六和第十用户块mb3、mb5、mb6和mb10可具有表示真t的旧块信息，并且其他用户块mb1、mb2、mb4和mb7至mb9可具有表示假f的旧块信息。
143.映射更新控制器230可基于旧块信息来生成非候选块信息。
144.将参照图8描述示例。映射更新控制器230可扫描旧块信息，并且将分别被包括在多个用户块mb1至mb10之中具有真t的第三、第五、第六和第十用户块mb3、mb5、mb6和mb10中的第三、第五、第六和第十物理地址pa3、pa5、pa6和pa10生成为非候选块信息。
145.在实施例中，如图7和图8所示，非候选块信息可被作为队列形式的数据结构来管理。然而，本公开不限于此。
146.在图7和图8所示的实施例中，已经描述了表示真t的信息是表示旧块的信息，并且表示假f的信息是表示不是旧块的用户块的信息。然而，本公开不限于此。虽然未在附图中示出，但是表示真t的信息可以是表示非旧块的用户块而非旧块的信息，并且表示假f的信息可以是表示旧块的信息。
147.虽然未在附图中示出，但是表示真t或假f的信息可被表达为一位数据。例如，表示真t的信息可被表达为0，并且表示假f的信息可被表达为1。然而，本公开不限于此。表示真t的信息可被表达为1，并且表示假f的信息可被表达为0。
148.图9是示出根据本公开的实施例的迁移控制器的示图。图10是示出根据本公开的实施例的用于选择源块的方法的示图。图11是示出根据本公开的实施例的迁移操作的示图。
149.参照图9，迁移控制器240可基于非候选信息222和有效数据信息223来控制存储器装置100执行迁移操作。可选地，迁移控制器240可基于非候选块信息222和擦除次数信息224来控制存储器装置100执行迁移操作。
150.迁移控制器240可基于非候选块信息222来确定多个用户块102之中的候选块和非候选块。
151.将参照图10描述示例。迁移控制器240可确定多个用户块mb1至mb10之中的第三、第五、第六和第十用户块mb3、mb5、mb6和mb10作为非候选块。而且，迁移控制器240可确定多个用户块mb1至mb10之中的第一、第二、第四、第七、第八和第九用户块mb1、mb2、mb4、mb7、mb8和mb9作为候选块。
152.在实施例中，迁移控制器240可基于有效数据信息223从候选块之中选择源块。有
效数据信息223可以是例如有效页面信息，该有效页面信息可以是表示多个用户块102的每一个中包括的有效页面数量的信息。
153.例如，迁移控制器240可基于有效页面信息，选择有效页面数量小于预定参考有效页面数量的候选块作为源块。
154.将参照图10描述示例。表示多个用户块mb1至mb10的每一个的有效页面数量vpc的信息被存储在有效页面信息中。被确定为候选块的第一、第二、第四、第七、第八和第九用户块mb1、mb2、mb4、mb7、mb8和mb9的有效页面数量vpc可分别为70、360、210、290、330和90。假设预定参考有效页面数量为100，第一、第二、第四、第七、第八和第九用户块mb1、mb2、mb4、mb7、mb8和mb9之中的、有效页面数量vpc小于参考有效页面数量的用户块可以是第一和第九用户块mb1和mb9。因此，可选择第一和第九用户块mb1和mb9作为源块。
155.在实施例中，候选块之中的源块可以是在垃圾收集中被选择的牺牲块。
156.在实施例中，迁移控制器240可基于擦除次数信息224从候选块之中选择源块。
157.例如，迁移控制器240可基于有效页面信息选择候选块之中已被擦除的次数大于预定参考擦除次数的候选块作为源块。
158.虽然未在附图中示出，假设图10所示的有效页面数量vpc是擦除次数信息224，第一、第二、第四、第七、第八和第九用户块mb1、mb2、mb4、mb7、mb8和mb9之中具有最大擦除次数的用户块可以是第二用户块mb2，该第二用户块mb2被确定为候选块。因此，可选择第二用户块mb2作为源块。
159.在实施例中，源块可以是候选块之中在损耗均衡操作中具有最大擦除次数的存储块。
160.参照图9，当选择至少一个源块时，迁移控制器240可向存储器装置100提供源块的物理地址以及用于命令存储器装置100读取源块中存储的有效数据的读取命令。
161.当源块中存储的有效数据被提供到存储器控制器200时，迁移控制器240可向存储器装置100提供目标块的物理地址、用于命令存储器装置100将有效数据存储到该目标块的编程命令以及该有效数据。
162.参照图11，迁移控制器240可控制存储器装置100将源块smb1和smb2中存储的有效数据data1至data10移动到目标块tmb。
163.将参照图11描述示例。迁移控制器240可控制存储器装置100执行迁移读取操作。当执行迁移读取操作时，可由存储器装置100读取源块smb1和smb2中存储的有效数据data1至data10。当迁移读取操作完成时，可将源块smb1和smb2中存储的有效数据data1至data10提供到存储器控制器200。当源块smb1和smb2中存储的有效数据data1至data10被提供到存储器控制器200时，迁移控制器240可控制存储器装置100执行迁移写入操作。当执行迁移写入操作时，可由存储器装置100将所读取的有效数据data1至data10存储在目标块tmb中。
164.在实施例中，目标块tmb可以是多个用户块102之中的、在垃圾收集中选择的空闲块。
165.在实施例中，目标块tmb可以是多个用户块102之中的、在损耗均衡操作中具有最小擦除次数的用户块。
166.图12和图13是示出根据本公开的实施例的存储装置的操作方法的示图。
167.图12所示的流程图用于描述根据本公开的实施例的存储装置在映射更新操作中
生成非候选块信息222的方法。
168.参照图12，存储装置1000基于缓冲存储器中存储的物理到逻辑表211，执行用于更新存储器装置100中存储的映射数据的映射更新(s110)。
169.具体地，例如，存储装置1000可在物理到逻辑表211中将逻辑地址分配到多个用户块102之中的开放块中包括的物理地址。在逻辑地址全部被分配到开放块中包括的物理地址之后，存储装置1000可基于物理到逻辑表211更新由存储器装置100读取的映射数据。存储装置1000可将更新后的映射数据存储在存储器装置100中。
170.存储装置1000基于物理到逻辑表211以及包括更新后的映射数据的逻辑到物理表212来检查旧块，并且生成旧块信息221(s120)。
171.旧块信息221可包括用于在多个用户块102之中将旧块与其他用户块区分开的信息。旧块可以是存储与被分配到物理到逻辑表211中包括的物理地址的逻辑地址相对应的旧数据的用户块。
172.在实施例中，存储装置1000可从存储器装置100获取逻辑地址的旧映射信息。而且，存储装置1000可根据旧映射信息来生成表示与旧块相对应的用户块的信息作为旧块信息221。
173.在实施例中，存储装置1000可生成位图数据作为旧块信息221，该位图数据以一个位表示多个用户块102的每一个是否是旧块。
174.存储装置1000检查待执行映射更新的逻辑地址是否是系统块101中存储的映射数据的最后的逻辑地址(s130)。
175.当该逻辑地址是最后的逻辑地址(s130，是)时，存储装置1000可基于旧块信息221来生成非候选块信息222(s140)。非候选块信息222可以是表示从可被选择作为迁移操作的目标的候选块中排除的用户块的信息，该目标例如源块。
176.当逻辑地址不是最后的逻辑地址(s130，否)时，该方法可从步骤s110重复。
177.图13所示的流程图用于描述根据本公开的实施例的存储装置1000执行迁移操作的方法。
178.参照图13，存储装置1000可检测是否已经触发了迁移操作(s210)。可在步骤210执行后台操作。迁移操作被触发可意为检测到执行了后台操作。
179.可重复步骤210，直到迁移操作被触发(即，s210，是)。
180.当迁移操作被触发(s210，是)时，存储装置1000可响应于迁移操作，基于非候选块信息222在多个用户块102之中选择候选块(s220)。
181.具体地，例如，存储装置1000可在多个用户块102之中选择除了非候选块信息222中包括的非候选块之外的其他用户块作为候选块。
182.存储装置1000基于元数据从多个候选块之中选择源块(s230)。元数据可包括例如关于多个用户块102中存储的有效数据的有效数据信息223。而且，元数据可包括例如关于多个用户块102的每一个被擦除的次数的擦除次数信息。
183.在实施例中，存储装置1000可基于表示多个用户块102的每一个的有效页面数量的信息，选择有效页面数量小于预定参考有效页面数量的候选块作为源块。
184.在实施例中，存储装置1000可基于关于多个用户块102的每一个被擦除的次数的信息，选择擦除次数大于预定参考擦除次数的候选块作为源块。
185.存储装置1000执行将存储的有效数据从所选择的源块移动到目标块的迁移操作(s240)。
186.图14是示出根据本公开的实施例的存储器装置的示图。
187.参照图14，存储器装置100可包括存储器单元阵列110、外围电路120和控制逻辑130。
188.存储器单元阵列110可包括多个存储块mb1至mbk(其中k为正整数)。多个存储块mb1至mbk的数量仅是用于描述本公开的实施例的示例，并且本公开不限于此。
189.存储块mb1至mbk中的每一个可连接到局部线ll和位线bl1至bln(其中n为正整数)。
190.局部线ll可连接到行解码器122。
191.局部线ll可连接到存储块mb1至mbk中的每一个。
192.虽然图14中未示出，但局部线ll可包括第一选择线、第二选择线以及布置在第一选择线与第二选择线之间的多个字线。
193.虽然未在附图中示出，但是局部线ll可进一步包括布置在第一选择线与字线之间的虚设(dummy)线、布置在第二选择线与字线之间的虚设线、以及管线。
194.位线bl1至bln可共同连接到存储块mb1至mbk。
195.可以二维或三维结构来实施存储块mb1至mbk。
196.例如，可在平行于衬底的方向上布置具有二维结构的存储块mb1至mbk中的存储器单元。这将稍后参照图15进行描述。
197.例如，具有三维结构的存储块mb1至mbk中的存储器单元可在垂直于衬底层的方向上堆叠。
198.外围电路120可包括电压生成器121、行解码器122、页面缓冲器组123、列解码器124、输入/输出电路125和感测电路126。
199.电压生成器121可响应于操作命令op_cmd生成用于编程操作、读取操作和擦除操作的各种操作电压vop。而且，电压生成器121可响应于操作命令op_cmd选择性地使局部线ll放电。例如，在控制逻辑130的控制下，电压生成器121可生成编程电压、验证电压、通过电压、导通电压、读取电压、擦除电压、源极线电压等。
200.在实施例中，电压生成器121可通过调节外部电源电压来生成内部电源电压。由电压生成器121生成的内部电源电压可用作存储器装置100的操作电压。
201.在实施例中，电压生成器121可通过使用外部电源电压或内部电源电压来生成多个电压。例如，电压生成器121可包括用于接收内部电源电压的多个泵浦(pumping)电容器，并且在控制逻辑130的控制下通过选择性地启用多个泵浦电容器来生成多个电压。多个所生成的电压可通过行解码器122供应到存储器单元阵列110。
202.行解码器122可响应于行地址radd将操作电压vop传送到局部线ll。可通过局部线ll将操作电压vop传送到存储块mb1至mbk之中所选择的存储块。
203.例如，在编程操作中，行解码器122可将编程电压施加到选择的字线并将电平低于编程电压的电平的编程通过电压施加到未选择的字线。在编程验证操作中，行解码器122可将验证电压施加到所选择的字线并将高于验证电压的验证通过电压施加到未选择的字线。
204.在读取操作中，行解码器122可将读取电压施加到所选择的字线并将高于读取电
压的读取通过电压施加到未选择的字线。
205.在擦除操作中，行解码器122可根据解码后的地址来选择一个存储块。在擦除操作中，行解码器122可将接地电压施加到与所选择的存储块连接的字线。
206.页面缓冲器组123可包括第一至第n页面缓冲器pb1至pbn。第一至第n页面缓冲器pb1至pbn可通过第一至第n位线bl1至bln分别连接到存储器单元阵列110。第一至第n页面缓冲器pb1至pbn可在控制逻辑130的控制下操作。
207.具体地，第一至第n页面缓冲器pb1至pbn可响应于页面缓冲器控制信号pbsignals而操作。例如，在读取操作或验证操作中，第一至第n页面缓冲器pb1至pbn可临时存储通过第一至第n位线bl1至bln接收的数据，或者感测位线bl1至bln的电压或电流。
208.在编程操作中，当将编程电压施加到所选择的字线时，第一至第n页面缓冲器pb1至pbn可通过第一至第n位线bl1至bln将通过列解码器124和输入/输出电路125接收的数据data传送到选择的存储器单元。根据所传送的数据data对选择的页面的存储器单元进行编程。连接到施加了编程允许电压(例如，接地电压)的位线的存储器单元可具有增加的阈值电压。连接到施加了编程禁止电压(例如，电源电压)的位线的存储器单元的阈值电压可被保持。
209.在验证操作中，第一至第n页面缓冲器pb1至pbn可通过第一至第n位线bl1至bln从选择的存储器单元中感测所选择的存储器单元中存储的数据。
210.在读取操作中，第一至第n页面缓冲器pb1至pbn可通过第一至第n位线bl1至bln从选择的页面的存储器单元中感测数据data，并且在列解码器124的控制下将所感测的数据data输出到输入/输出电路125。
211.在擦除操作中，第一至第n页面缓冲器pb1至pbn可使第一至第n位线bl1至bln浮置(float)。
212.列解码器124可响应于列地址cadd在输入/输出电路125和页面缓冲器组123之间传送数据。例如，列解码器124可通过数据线dl与页面缓冲器pb1至pbn交换数据，或者通过列线cl与输入/输出电路125交换数据。
213.输入/输出电路125可将从存储器控制器200传送的命令cmd和地址add传送到控制逻辑130，或者将数据data交换到列解码器124。
214.在读取操作或验证操作中，感测电路126可响应于允许位vry_bit《#》生成参考电流，并且通过将从页面缓冲器组123接收的感测电压vpb与由参考电流生成的参考电压进行比较来输出通过信号pass或失败信号fail。
215.控制逻辑130可响应于命令cmd和地址add，通过输出操作命令op_cmd、行地址radd、页面缓冲器控制信号pbsignals和允许位vry_bit《#》来控制外围电路120。
216.图15是示出根据本公开的实施例的存储块的示图。
217.参照图15，图15所示的存储块mbi可以是图14所示的存储块mb1至mbk中的任意一个。
218.存储块mbi可包括第一选择线、第二选择线、多个字线wl1至wl16、源极线sl、多个位线bl1至bln和多个串st。
219.第一选择线可以是例如源极选择线ssl。在下文中，假设第一选择线是源极选择线ssl。
220.第二选择线可以是例如漏极选择线dsl。在下文中，假设第二选择线是漏极选择线dsl。
221.多个字线wl1至wl16可彼此平行地布置在源极选择线ssl与漏极选择线dsl之间。
222.图15中所示的多个字线wl1至wl16的数量仅是说明性的，并且串st中的字线的数量不限于附图中所示的数量。
223.多个串st可共同连接到源极线sl。
224.多个位线bl1至bln可分别连接到串st。
225.多个串st可分别连接到位线bl1至bln，并且可连接到源极线sl。
226.将作为示例来详细描述图15中连接到第一位线bl1的串st，然而，将理解的是，串st可彼此相同地配置。
227.串st可包括多个存储器单元mc1至mc16、至少一个第一选择晶体管和至少一个第二选择晶体管。
228.多个存储器单元mc1至mc16可在源极选择晶体管sst与漏极选择晶体管dst之间彼此串联连接。
229.存储器单元mc1至mc16的栅极可分别连接到多个字线wl1至wl16。因此，一个串st中包括的多个存储器单元mc1至mc16的数量可等于多个字线wl1至wl16的数量。
230.多个存储器单元mc1至mc16之中的任意一个存储器单元可被配置为例如单层单元(slc)、多层单元(mlc)、三层单元(tlc)和四层单元(qlc)中的任意一个。
231.不同串st中包括的存储器单元之中连接到相同字线的一组存储器单元可被称为物理页面pg。因此，存储块mbi可包括物理页面pg，该物理页面pg的数量对应于字线wl1至wl16的数量。在下文中，假设物理页面pg中包括的存储器单元(例如，mc3)是选择的存储器单元。
232.第一选择晶体管可以是例如源极选择晶体管sst。在下文中，假设第一选择晶体管是源极选择晶体管sst。
233.源极选择晶体管sst的第一电极可连接到源极线sl。源极选择晶体管sst的第二电极可连接到多个存储器单元mc1至mc16之中的第一存储器单元mc1。源极选择晶体管sst的栅电极可连接到源极选择线ssl。
234.第二选择晶体管可以是例如漏极选择晶体管dst。在下文中，假设第二选择晶体管是漏极选择晶体管dst。
235.漏极选择晶体管dst的第一电极可连接到多个存储器单元mc1至mc16之中的第十六存储器单元mc16。漏极选择晶体管dst的第二电极可连接到第一位线bl1。漏极选择晶体管dst的栅电极可连接到漏极选择线dsl。
236.图16是示出根据本公开的实施例的存储器控制器的示图。
237.参照图16，存储器控制器200可包括处理器201、ram 202、错误校正码(ecc)电路203、主机接口204、rom 205和闪存接口206。
238.处理器201可控制存储器控制器200的全部操作。
239.ram 202可用作存储器控制器200的缓冲存储器、高速缓存存储器、工作存储器等。例如，ram 202可以是缓冲存储器。
240.ecc电路203可生成用于校正从存储器装置100接收的数据的失败位或错误位的
ecc。
241.ecc电路203可通过对提供到存储器装置100的数据执行ecc编码来生成添加了奇偶校验位的数据。奇偶校验位(未示出)可存储在存储器装置100中。
242.ecc电路203可对从存储器装置100输出的数据执行ecc解码。ecc电路203可通过使用奇偶校验来校正错误。
243.例如，ecc电路203可通过使用诸如ldpc码、bch码、涡轮码、里德-所罗门(reed-solomon)码、卷积码、rsc、tcm和bcm的各种编码调制来校正错误。
244.ecc电路203可在编程操作中计算待被编程到存储器装置100的数据的ecc值。
245.ecc电路203可基于ecc值对在读取操作中从存储器装置100读取的数据执行错误校正操作。
246.ecc电路203可在失败数据的恢复操作中对从存储器装置100恢复的数据执行错误校正操作。
247.存储器控制器200可通过主机接口204与外部装置(例如，主机400、应用处理器等)通信。
248.rom 205可以固件的形式来存储存储器控制器200的操作中所需的各种信息。
249.存储器控制器200可通过闪存接口206与存储器装置100通信。存储器控制器200可通过闪存接口206向存储器装置100传输命令cmd、地址addr、控制信号ctrl等，并且可接收数据data。
250.闪存接口206可包括例如nand接口。
251.图17是示出根据本公开的实施例的应用存储装置的存储卡系统的框图。
252.参照图17，存储卡系统2000包括存储器装置2100、存储器控制器2200和连接器2300。
253.举例来说，存储器装置2100可利用诸如以下的各种非易失性存储器装置来实施：电可擦除可编程rom(eeprom)、nand闪速存储器、nor闪速存储器、相变ram(pram)、电阻式ram(reram)、铁电ram(fram)以及自旋转移力矩磁性ram(stt-mram)。
254.存储器控制器2200连接到存储器装置2100。存储器控制器2200可访问存储器装置2100。例如，存储器控制器2200可控制存储器装置2100的读取操作、写入操作、擦除操作和后台操作。存储器控制器2200提供存储器装置2100和主机host之间的接口。存储器控制器2200驱动固件以用于控制存储器装置2100。存储器控制器2200可与参照图1描述的存储器控制器200相同地实施。
255.举例来说，存储器控制器2200可包括诸如随机存取存储器(ram)、处理单元、主机接口、存储器接口和错误校正器的组件。
256.存储器控制器2200可通过连接器2300与外部装置通信。存储器控制器2200可根据特定通信协议与外部装置(例如，主机400)通信。例如，存储器控制器2200可通过诸如以下的各种通信协议中的至少一种与外部装置通信：通用串行总线(usb)、多媒体卡(mmc)、嵌入式mmc(emmc)、外围组件互连(pci)、高速pci(pcie)、高级技术附件(ata)、串行ata(sata)、并行ata(pata)、小型计算机系统接口(scsi)、增强型小型磁盘接口(esdi)、电子集成驱动器(ide)、火线、通用闪存(ufs)、wi-fi、蓝牙和nvme。例如，连接器2300可由上述各种通信协议中的至少一种来限定。
257.存储器装置2100和存储器控制器2200可被集成到单个半导体装置中，以构成存储卡。例如，存储器控制器2200和存储器装置2100可构成诸如以下的存储卡：pc卡(个人计算机存储卡国际协会(pcmcia))、紧凑型闪存(cf)卡、智能媒体卡(sm和smc)、记忆棒、多媒体卡(mmc、rs-mmc、微型mmc和emmc)、sd卡(sd、迷你sd、微型sd和sdhc)以及通用闪存(ufs)。
258.图18是示出根据本公开的实施例的应用存储装置的固态驱动器(ssd)系统的框图。
259.参照图18，ssd系统包括主机400和ssd 3000。
260.ssd 3000通过信号连接器3001与主机400交换信号sig，并且通过电源连接器3002接收电力pwr。ssd 3000包括ssd控制器3200，多个闪速存储器3100_1、3100_2至3100_n，辅助电源3300和缓冲存储器3400。
261.根据本公开的实施例，ssd控制器3200可执行与参照图1描述的存储器控制器200相同的功能。
262.ssd控制器3200可响应于从主机400接收的信号sig来控制多个闪速存储器3100_1、3100_2至3100_n。例如，信号sig可以是基于主机400和ssd 3000之间的接口的信号。例如，信号sig可以是由诸如以下的接口中的至少一种来限定的信号：通用串行总线(usb)、多媒体卡(mmc)、嵌入式mmc(emmc)、外围组件互连(pci)、高速pci(pcie)、高级技术附件(ata)、串行ata(sata)、并行ata(pata)、小型计算机系统接口(scsi)、增强型小型磁盘接口(esdi)、电子集成驱动器(ide)、火线、通用闪存(ufs)、wi-fi、蓝牙和nvme。
263.辅助电源3300通过电源连接器3002连接到主机400。辅助电源装置3300可接收从主机400输入的电力pwr，并且利用电力pwr充电。当来自主机400的电力供应不平稳时，辅助电源3300可提供ssd 3000的电力。例如，辅助电源3300可位于ssd 3000中，或者位于ssd 3000的外部。例如，辅助电源3300可位于主板上，并且向ssd 3000提供辅助电力。
264.缓冲存储器3400可临时存储数据。例如，缓冲存储器3400可临时存储从主机400接收的数据或从多个闪速存储器3100_1、3100_2至3100_n接收的数据，或者临时存储闪速存储器3100_1、3100_2至3100_n的元数据(例如，映射表)。缓冲存储器3400可包括诸如dram、sdram、ddr sdram、lpddr sdram和gram的易失性存储器或诸如fram、reram、stt-mram和pram的非易失性存储器。
265.图19是示出根据本公开的实施例的应用存储装置的用户系统的框图。
266.参照图19，用户系统4000包括应用处理器4100、存储器模块4200、网络模块4300、存储模块4400和用户接口4500。
267.应用处理器4100可驱动包括在用户系统4000中的组件、操作系统(os)、用户程序等。例如，应用处理器4100可包括用于控制包括在用户系统4000中的组件的控制器、接口、图形引擎等。应用处理器4100可被设置为片上系统(soc)。
268.存储器模块4200可作为用户系统4000的主存储器、工作存储器、缓冲存储器或高速缓存存储器操作。存储器模块4200可包括诸如dram、sdram、ddr sdram、ddr2 sdrm、ddr3 sdram、lpddr sdram、lpddr2 sdram和lpddr3 sdram的易失性随机存取存储器或者诸如pram、reram、mram和fram的非易失性随机存取存储器。例如，应用处理器4100和存储器模块4200可通过基于堆叠封装(pop)进行封装而被设置为一个半导体封装。
269.网络模块4300可与外部装置通信。例如，网络模块4300可支持诸如码分多址
(cdma)、全球移动通信系统(gsm)、宽带cdma(wcdma)、cdma-2000、时分多址(tdma)、长期演进(lte)、wimax、wlan、uwb、蓝牙和wi-fi的无线通信。举例来说，网络模块4300可被包括在应用处理器4100中。
270.存储模块4400可存储数据。例如，存储模块4400可存储从应用处理器4100接收的数据。可选地，存储模块4400可将其中存储的数据传输到应用处理器4100。例如，存储模块4400可利用诸如以下的非易失性半导体存储器装置来实施：相变ram(pram)、磁性ram(mram)、电阻式ram(rram)、nand闪存、nor闪存或具有三维结构的nand闪存。例如，存储模块4400可被设置为可移动驱动器，诸如用户系统4000的存储卡或外部驱动器。
271.例如，存储模块4400可与参照图1描述的存储装置1000相同地操作。存储模块4400可包括多个非易失性存储器装置，并且多个非易失性存储器装置可与参照图1描述的存储器装置100相同地操作。
272.用户接口4500可包括用于向应用处理器4100输入数据或命令、或者将数据输出到外部装置的接口。例如，用户接口4500可包括诸如以下的用户输入接口：键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、摄像机、麦克风、陀螺仪传感器、振动传感器和压电元件。用户接口4500可包括诸如以下的用户输出接口：液晶显示器(lcd)、有机发光二极管(oled)显示装置、有源矩阵oled(amoled)显示装置、led、扬声器和监视器。
273.根据本公开，可提供一种能够通过减少在诸如垃圾收集的后台操作中检查存储块以选择诸如牺牲块的源块的次数来提高性能的存储装置及该存储装置的操作方法。
274.虽然已参照本公开的某些示例性实施例示出和描述了本公开，但本领域技术人员将理解的是，在不脱离由所附权利要求及其等同方案限定的本公开的精神和范围的情况下，可在其中进行形式和细节上的各种改变。因此，本公开的范围不应限于上述示例性实施例，而是应当不仅由所附权利要求、而且由其等同方案来确定。
275.在上述实施例中，可选择性地执行所有步骤或部分步骤，并且可省略步骤。在每个实施例中，步骤不一定按照所描述的顺序执行，并且可被重新排列。本说明书和附图中公开的实施例仅为示例以帮助理解本公开，并且本公开不限于此。也就是说，对于本领域技术人员应显而易见的是，可基于本公开的技术范围进行各种修改。
276.同时，已在附图和说明书中描述了本公开的示例性实施例。虽然此处使用了特定的术语，但这些术语仅用于解释本公开的实施例。因此，本公开不限于上述实施例，并且在本公开的精神和范围内可进行许多变化。对于本领域技术人员应显而易见的是，除本文公开的实施例之外，还可基于本公开的技术范围进行各种修改。