一种时钟频率测试方法、装置、电子设备及存储介质与流程

1.本技术涉及芯片技术领域，具体而言，涉及一种时钟频率测试方法、装置、电子设备及存储介质。


背景技术：

2.主控芯片通常采用qspi（qual spi）总线与spi flash（串行存储芯片）通讯。
3.qspi是专门针对spi flash的硬件通讯接口，用于连接单、双或四条数据线的spi flash存储介质。
4.qspi的时钟信号clk频率由主控芯片来控制，clk的频率大小决定了主控芯片读取flash 数据的速度；主控芯片设置的时钟信号频率根据不同的应用场景有所不同，该频率最低只有几兆赫兹，最高高达上百兆赫兹，故spi flash使用前需要进行扫描测试以获取其数据读取的时钟频率。
5.现有的spi flash 数据读取的时钟全频率的测试方法一般只能测取有限的频点，不能做到全频率覆盖，对于不在频率点上的时钟频率只能取近似值匹配，存在精确度不足的问题。
6.针对上述问题，目前尚未有有效的技术解决方案。


技术实现要素：

7.本技术的目的在于提供一种时钟频率测试方法、装置、电子设备及存储介质，实现freq的全频率覆盖，以精确地获取spi flash数据读取的时钟频率。
8.第一方面，本技术提供了一种时钟频率测试方法，用于扫描测试spi flash数据读取的时钟频率，所述方法包括以下步骤：设置线性变化的系统时钟频率fsys，所述系统时钟频率fsys满足：fsys = fs*(plln/(pllm*pllp))；其中，fs为内部晶振，plln为主锁相环倍频系数，pllm为主锁相环分频系数，pllp为系统时钟分频系数；设置qspi时钟频率freq，所述qspi时钟频率freq满足：freq = fsys/div；其中，div为qspi的时钟分频系数；根据线性变化的所述系统时钟频率fsys调节所述div的大小以获取不同变化范围的所述qspi时钟频率freq；根据不同变化范围的qspi时钟频率freq测试获取所述spi flash数据读取的时钟频率。
9.本技术的一种时钟频率测试方法，根据线性变化的fsys能获取相应的freq，使得freq能跟随fsys线性变化而进行线性变化，并通过调节div获取不同变化范围freq，实现freq的全频率覆盖，以精确地获取spi flash数据读取的时钟频率，并避免系统时钟频率
fsys设置过低导致测试过慢。
10.所述的一种时钟频率测试方法，其中，所述pllm和所述pllp为预设的正数定值。
11.在该示例的时钟频率测试方法中，将pllm和pllp预设正数定值，有效减少系统变量，使得系统时钟频率fsys能根据plln改变量而进行精确调节。
12.所述的一种时钟频率测试方法，其中，所述pllm和所述pllp为根据所述fs选定，满足：pllm*pllp/fs=1mhz-1
，使得plln=freq*div*1mhz-1
。
13.在该示例的时钟频率测试方法中，plln的值的大小与系统时钟频率fsys的频率值的大小相等，进而能方便、准确地根据plln调节系统时钟频率fsys。
14.所述的一种时钟频率测试方法，其中，所述div=1,2,4,8,20,50,100。
15.所述的一种时钟频率测试方法，其中，所述系统时钟频率fsys的变化范围为50mhz-216mhz。
16.所述的一种时钟频率测试方法，其中，所述div为由小到大或由大到小进行调节。
17.在该示例的时钟频率测试方法中，div递增或递减的调节方式均能使spi flash数据读取的时钟频率的获取过程有序进行。
18.所述的一种时钟频率测试方法，其中，所述系统时钟频率fsys为直线变化，当所述系统时钟频率fsys变化至变化范围边界值时，调节所述div大小，并改变所述系统时钟频率fsys线性变化方向。
19.第二方面，本技术还提供了一种时钟频率测试装置，用于扫描测试spi flash数据读取的时钟频率，所述装置包括：设置模块，用于设置线性变化的系统时钟频率fsys和qspi时钟频率freq，所述系统时钟频率fsys满足：fsys = fs*(plln/(pllm*pllp))；其中，fs为内部晶振，plln为主锁相环倍频系数，pllm为主锁相环分频系数，pllp为系统时钟分频系数；所述qspi时钟频率freq满足：freq = fsys/div；其中，div为qspi的时钟分频系数；调节模块，用于根据线性变化的所述系统时钟频率fsys调节所述div的大小以获取不同变化范围的所述qspi时钟频率freq；测试模块，用于根据不同变化范围的qspi时钟频率freq测试获取所述spi flash数据读取的时钟频率。
20.本技术的一种时钟频率测试装置，根据线性变化的fsys能获取相应的freq，使得freq能跟随fsys线性变化而进行线性变化，并通过调节模块调节div获取不同变化范围freq，实现freq的全频率覆盖，以使测试模块精确地获取spi flash数据读取的时钟频率，并避免系统时钟频率fsys设置过低导致测试过慢。
21.第三方面，本技术还提供了一种电子设备，包括处理器以及存储器，所述存储器存储有计算机可读取指令，当所述计算机可读取指令由所述处理器执行时，运行如上述第一方面提供的所述方法中的步骤。
22.第四方面，本技术还提供了一种存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时运行如上述第一方面提供的所述方法中的步骤。
23.由上可知，本技术提供了一种时钟频率测试方法、装置、电子设备及存储介质，其中，方法根据线性变化的fsys能获取相应的freq，使得freq能跟随fsys线性变化而进行线性变化，并通过调节div获取不同变化范围freq，实现freq的全频率覆盖，以精确地获取spi flash数据读取的时钟频率，并避免系统时钟频率fsys设置过低导致测试过慢。
附图说明
24.图1为本技术实施例提供的一种时钟频率测试方法的流程图。
25.图2为本技术实施例提供的一种时钟频率测试装置的结构示意图。
26.图3为本技术实施例提供的电子设备的结构示意图。
具体实施方式
27.下面将结合本技术实施例中附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本技术实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本技术的实施例的详细描述并非旨在限制要求保护的本技术的范围，而是仅仅表示本技术的选定实施例。基于本技术的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本技术保护的范围。
28.应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本技术的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
29.spi flash数据读取的时钟频率的扫描测试一般基于mcu进行，传统的基于mcu进行的spi flash数据读取的时钟频率测试方法的系统时钟固定不变，只能通过分频的方式获取特点频率点测试spi flash数据读取的时钟频率，大多时候无法获取精确的spi flash数据读取的时钟频率，只能以近似值替代，一定程度上影响数据传输能力。
30.第一方面，请参照图1，图1是本技术一些实施例中的一种时钟频率测试方法，用于扫描测试spi flash数据读取的时钟频率，方法包括以下步骤：s1、设置线性变化的系统时钟频率fsys，系统时钟频率fsys满足：fsys = fs*(plln/(pllm*pllp))
ꢀꢀꢀꢀꢀꢀꢀ
（1）其中，fs为内部晶振，plln为主锁相环倍频系数，pllm为主锁相环分频系数，pllp为系统时钟分频系数；具体地，本技术实施例的方法基于mcu测试方法进行改进，将mcu中的系统时钟频率fsys设置为动态改变进行实现。
31.更具体地，线性变化的系统时钟频率fsys，可以是直线变化，还可以是曲线变化。
32.更具体地，线性变化的系统时钟频率fsys在一次变化过程中，为递增变化或递减变化，即在变化范围内的一边界值递增变化或递减变化至另一边界值，使得系统时钟频率fsys变化过程遍历其变化范围内的所有频率值。
33.更具体地，pllm用于对主pll进行分频，pllp用于主pll对系统时钟进行分频， pll
为锁相环(phaselockedloop)。
34.s2、设置qspi时钟频率freq，qspi时钟频率freq满足：freq = fsys/div
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
（2）其中，div为qspi的时钟分频系数；s3、根据线性变化的系统时钟频率fsys调节div的大小以获取不同变化范围的freq；s4、根据不同变化范围的qspi时钟频率freq测试获取spi flash数据读取的时钟频率。
35.具体地，由公式（2）可知，系统时钟频率fsys为qspi时钟频率freq的div倍，因此，在系统时钟频率fsys线性变化范围确定的情况下，改变div的值可获取不同范围的qspi时钟频率freq；换而言之，若需要获取不同范围的qspi时钟频率freq，无需改变系统时钟频率fsys的线性变化范围，仅需改变div的值即可，使得系统时钟频率fsys能维持在合适的变化范围内，避免系统时钟频率fsys设置过低导致测试过程中系统测试程序执行速度过慢的问题，确保本技术实施例的方法能高效获取spi flash数据读取的时钟频率。
36.更具体地，步骤s3中div的大小设定，需使得对应获取的freq的变化范围叠加后实现全频率覆盖，以确保本技术的方法能精确获取spi flash数据读取的时钟频率。
37.更具体地，全频率覆盖指的是freq的频率变化范围叠加后获取的整个变化范围，能全面覆盖所有不同的spi flash数据读取的时钟频率，如spi flash数据读取的时钟频率最大值为216mhz，最小值为1mhz，则freq的频率变化范围叠加后获取的整个变化范围为1mhz-216mhz，便能实现全频率覆盖。
38.更具体地，步骤s4中，freq调节至能与spi flash通讯时，则此时freq的频率值为spi flash数据读取的时钟频率。
39.本技术实施例的一种时钟频率测试方法，根据线性变化的fsys能获取相应的freq，使得freq能跟随fsys线性变化而进行线性变化，并通过调节div获取不同变化范围freq，实现freq的全频率覆盖，以精确地获取spi flash数据读取的时钟频率，并避免系统时钟频率fsys设置过低导致测试过慢。
40.在一些优选的实施方式中，pllm和pllp为预设的正数定值。
41.具体地，本技术实施例的方法基于mcu测试方法进行改进设计，主要利用pll (phase locked loop，锁相回路或锁相环)来统一整合时钟信号，使高频器件正常工作；其中，plln、pllm和pllp均为pll的调节参数，可根据使用需求进行调节。
42.具体地，pllm和pllp为预先设定的正数定值，在整个测试过程中不会产生变化，而fs一般为固定值，由公式（1）可知，系统时钟频率fsys的频率值最终取决于plln；在本技术实施例中，plln为动态数值，且为线性变化，用于使系统时钟频率fsys产生需要的线性变化并用于限定系统时钟频率fsys的变化范围。
43.更具体地，将pllm和pllp预设正数定值，有效减少系统变量；在pllm和pllp确定的情况下，根据公式（1）可知系统时钟频率fsys由fs和plln决定，而fs为定值，则使得系统时钟频率fsys与plln为成正比关系，使得系统时钟频率fsys能根据plln改变量而进行精确调节。
44.在一些优选的实施方式中，pllm和pllp为根据fs选定，满足：
pllm*pllp/fs=1mhz-1
，使得plln=freq*div*1mhz-1
；如内部晶振fs=16mhz，将pllm预设为8，pllp预设为2，则有plln=freq*div*1mhz-1
。
45.具体地，根据pllm*pllp/fs=1mhz-1
条件设置pllm和pllp，可使得plln的值的大小与系统时钟频率fsys的频率值的大小相等，进而能方便、准确地根据plln调节系统时钟频率fsys。
46.具体地，由于plln=freq*div*1mhz-1
且plln的值的大小与系统时钟频率fsys的频率值的大小相等，故div等分plln即可直接获取freq的值。
47.更具体地，div的可选数值，基于系统时钟频率fsys的变化范围和满足freq的全频率覆盖这一条件进行确定，在一些优选的实施方式中，div=1,2,4,8,20,50,100。
48.在一些优选的实施方式中，系统时钟频率fsys的变化范围为50mhz-216mhz。
49.具体地，div设置值最小为1，而spi flash数据读取的时钟频率最大值为216mhz，故本技术实施例中，fsys的上限值设置为216mhz，而为了避免系统时钟频率fsys设置过低导致测试过慢，fsys的下限值设置为50mhz；将fsys的变化范围设置在50mhz-216mhz中，可确保本技术实施例的方法能顺利高效、精确地获取spi flash数据读取的时钟频率。
50.在一些优选的实施方式中，spi flash数据读取的时钟频率最大值为216mhz，最小值为1mhz，本技术实施例的方法将fsys的变化范围设为80mhz-216mhz；相应地，当div分别为1,2,4,8,20,50,100时，获得的freq的变化范围分别为80mhz-216mhz，40mhz-108mhz，20mhz-54mhz，10mhz-27mhz，4mhz-10.8mhz，1.6mhz-4.32mhz，0.8mhz-2.16mhz，使得freq的变化范围叠加后为0.8mhz-216mhz，包含了1 mhz
ꢀ‑
216 mhz 的频率范围，实现全频率覆盖。
51.在一些优选的实施方式中，spi flash数据读取的时钟频率最大值为216mhz，最小值为1mhz，本技术实施例的方法将fsys的变化范围设为88mhz-216mhz；相应地，当div分别为1,2,4,8,20,50,100时，获得的freq的变化范围分别为88mhz-216mhz，44mhz-108mhz，22mhz-54mhz，11mhz-27mhz，4.4mhz-10.8mhz，1.76mhz-4.32mhz，0.88mhz-2.16mhz，使得freq的变化范围叠加后为0.88mhz-216mhz，包含了1 mhz
ꢀ‑
216 mhz 的频率范围，实现全频率覆盖。
52.在一些优选的实施方式中，spi flash数据读取的时钟频率最大值为216mhz，最小值为1mhz，本技术实施例的方法将fsys的变化范围设为100mhz-250mhz；相应地，当div分别为1,2,4,8,20,50,100时，获得的freq的变化范围分别为100mhz-250mhz，50mhz-125mhz，20mhz-62.5mhz，10mhz-31.25mhz，5mhz-12.5mhz，2mhz-5mhz，1mhz-2.5mhz，使得freq的变化范围叠加后为0.88mhz-250mhz，包含了1 mhz
ꢀ‑
216 mhz 的频率范围，实现全频率覆盖。
53.在一些优选的实施方式中，spi flash数据读取的时钟频率最大值为216mhz，最小值为1mhz，本技术实施例的方法将div=1时，fsys的变化范围设为80mhz-216mhz，将div≠1时，fsys的变化范围设为80mhz-200mhz；相应地，当div分别为1,2,4,8,20,50,100时，获得的freq的变化范围分别为80mhz-216mhz，40mhz-100mhz，20mhz-50mhz，10mhz-25mhz，4mhz-10mhz，1.6mhz-4mhz，0.8mhz-2mhz，使得freq的变化范围叠加后为0.8mhz-216mhz，包含了1 mhz
ꢀ‑
216 mhz 的频率范围，实现全频率覆盖。
54.在一些优选的实施方式中，div为由小到大或由大到小进行调节。
55.具体地，div由小到大进行调节，能使得freq的变化范围从高频率范围逐步改变到
低频率范围，如fsys的变化范围为80mhz-216mhz时，div由1调节至2，即可将freq变化范围从80mhz-216mhz调节到40mhz-108mhz；同理，div为由大到小进行调节，能使得freq的变化范围从低频率范围逐步改变到高频率范围；div递增或递减的调节方式均能使spi flash数据读取的时钟频率的获取过程有序进行。
56.在一些优选的实施方式中，系统时钟频率fsys为直线变化，系统时钟频率fsys变化至变化范围边界值时，调节div大小，并改变系统时钟频率fsys线性变化方向。
57.具体地，fsys为直线变化，即沿一定的递增或递减速率进行变化；fsys从一边界值变化至另一边界值时，表明当前基于fsys和div确定的freq的变化范围内的频率值均已进行测试，而在该freq变化范围内未能匹配获取spi flash数据读取的时钟频率，故调节改变div的大小，进行下一变化范围内的freq调节测试。
58.更具体地，由于div调节改变时，fsys位于一边界值上，为避免fsys瞬间跳动影响测试过程，将fsys线性变化方向改变，从该边界值上进行反向调节，确保测试过程稳定，如fsys从216mhz递减调节至80mhz，此时div从1改变为2，则为了避免fsys瞬间跳动至216mhz影响测试过程，将fsys改变为递增调节，从80mhz开始逐步递增至216mhz以使freq从40mhz逐步调节至108mhz。
59.在一些优选的实施方式中，系统时钟频率fsys为直线变化，系统时钟频率fsys变化至变化范围边界值时，调节div大小，将系统时钟频率fsys返回另一变化范围内的边界值。
60.更具体地，该调节方式能保证fsys在整个测试过程中均为单一方向变化，能更有序地测试获取spi flash数据读取的时钟频率。
61.实施例1本技术实施例的一种时钟频率测试方法，基于mcu进行spi flash数据读取的时钟频率的测取，其中，mcu的内部晶振fs为16mhz，将pll中的pllm预设为8，pllp预设为2，使得plln=freq*div*1mhz-1
。
62.将plln的变化范围设置为80-216，设div=1,2,4,8,20,50,100。
63.起始时，将div设为1，将plln从变化范围的一边界值朝另一边界值进行调节，调节过程中，实时检测freq是否与spi flash通讯，若通讯即确定该时刻的freq为spi flash数据读取的时钟频率；若plln变化至另一变化范围边界值的整个过程，freq均未与spi flash通讯，则将div递增至下一数值，再次进行plln的调节，如此重复直至获取spi flash数据读取的时钟频率。
64.实施例2本技术实施例的一种时钟频率测试方法，基于mcu进行spi flash数据读取的时钟频率的测取，其中，mcu的内部晶振fs为16mhz，将pll中的pllm预设为8，pllp预设为2，使得plln=freq*div*1mhz-1
。
65.将plln的变化范围设置为50-216，设div=1,4,16,50。
66.起始时，将div设为1，将plln从变化范围的一边界值朝另一边界值进行调节，调节过程中，实时检测freq是否与spi flash通讯，若通讯即确定该时刻的freq为spi flash数据读取的时钟频率；若plln变化至另一变化范围边界值的整个过程，freq均未与spi flash通讯，则将div递增至下一数值，再次进行plln的调节，如此重复直至获取spi flash数据读
取的时钟频率。
67.实施例3本技术实施例的一种时钟频率测试方法，基于mcu进行spi flash数据读取的时钟频率的测取，其中，mcu的内部晶振fs为16mhz，将pll中的pllm预设为8，pllp预设为2，使得plln=freq*div*1mhz-1
。
68.将plln的变化范围设置为88-216，设div=1,2,4,8,20,50,100。
69.起始时，将div设为100，将plln从变化范围的一边界值朝另一边界值进行调节，调节过程中，实时检测freq是否与spi flash通讯，若通讯即确定该时刻的freq为spi flash数据读取的时钟频率；若plln变化至另一变化范围边界值的整个过程，freq均未与spi flash通讯，则将div递减至下一数值，再次进行plln的调节，如此重复直至获取spi flash数据读取的时钟频率。
70.实施例4本技术实施例的一种时钟频率测试方法，基于mcu进行spi flash数据读取的时钟频率的测取，其中，mcu的内部晶振fs为16mhz，将pll中的pllm预设为8，pllp预设为2，使得plln=freq*div*1mhz-1
。
71.将plln的变化范围设置为80-216，设div=1,2,4,8,20,50,100。
72.起始时，将div设为100，将plln从变化范围的一边界值朝另一边界值进行调节，调节过程中，实时检测freq是否与spi flash通讯，若通讯即确定该时刻的freq为spi flash数据读取的时钟频率；若plln变化至另一变化范围边界值的整个过程，freq均未与spi flash通讯，则将div递增至下一数值，并将plln的变化范围设置为80-200，再次进行plln的调节，如此重复直至获取spi flash数据读取的时钟频率。
73.第二方面，请参照图2，图2是本技术一些实施例中提供的一种时钟频率测试装置，用于扫描测试spi flash数据读取的时钟频率，装置包括：设置模块201，用于设置线性变化的系统时钟频率fsys和qspi时钟频率freq，系统时钟频率fsys满足：fsys = fs*(plln/(pllm*pllp))；其中，fs为内部晶振，plln为主锁相环倍频系数，pllm为主锁相环分频系数，pllp为系统时钟分频系数；qspi时钟频率freq满足：freq = fsys/div；其中，div为qspi的时钟分频系数；调节模块202，用于根据线性变化的fsys调节div的大小以获取不同变化范围的freq；测试模块203，用于根据不同变化范围的qspi时钟频率freq测试获取spi flash数据读取的时钟频率。
74.本技术实施例的一种时钟频率测试装置，根据线性变化的fsys能获取相应的freq，使得freq能跟随fsys线性变化而进行线性变化，并通过调节模块202调节div获取不同变化范围freq，实现freq的全频率覆盖，以使测试模块203精确地获取spi flash数据读取的时钟频率，并避免系统时钟频率fsys设置过低导致测试过慢。
75.在一些优选的实施方式中，采用该时钟频率测试装置执行上述第一方面的时钟频率测试方法。
76.第三方面，请参照图3，图3为本技术实施例提供的一种电子设备的结构示意图，本技术提供一种电子设备3，包括：处理器301和存储器302，处理器301和存储器302通过通信总线303和/或其他形式的连接机构（未标出）互连并相互通讯，存储器302存储有处理器301可执行的计算机程序，当计算设备运行时，处理器301执行该计算机程序，以执行时执行上述实施例的任一可选的实现方式中的方法。
77.第四方面，本技术实施例提供一种存储介质，其上存储有计算机程序，计算机程序被处理器执行时，执行上述实施例的任一可选的实现方式中的方法。其中，存储介质可以由任何类型的易失性或非易失性存储设备或者它们的组合实现，如静态随机存取存储器（static random access memory, 简称sram），电可擦除可编程只读存储器（electrically erasable programmable read-only memory, 简称eeprom），可擦除可编程只读存储器（erasable programmable read only memory, 简称eprom），可编程只读存储器（programmable red-only memory, 简称prom），只读存储器（read-only memory, 简称rom），磁存储器，快闪存储器，磁盘或光盘。
78.综上，本技术实施例提供了一种时钟频率测试方法、装置、电子设备及存储介质，其中，方法根据线性变化的fsys能获取相应的freq，使得freq能跟随fsys线性变化而进行线性变化，并通过调节div获取不同变化范围freq，实现freq的全频率覆盖，以精确地获取spi flash数据读取的时钟频率，并避免系统时钟频率fsys设置过低导致测试过慢。
79.在本技术所提供的实施例中，应该理解到，所揭露装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
80.另外，作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
81.再者，在本技术各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。
82.在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
83.以上所述仅为本技术的实施例而已，并不用于限制本技术的保护范围，对于本领域的技术人员来说，本技术可以有各种更改和变化。凡在本技术的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本技术的保护范围之内。