芯片失效分析的样品制备方法及样品制备设备与流程

1.本技术涉及半导体技术领域，具体而言，涉及一种芯片失效分析的样品制备方法及样品制备设备。


背景技术：

2.一般来说，集成电路在研制、生产和使用过程中失效不可避免。随着人们对产品质量和可靠性要求的不断提高，失效分析工作也显得越来越重要，通过芯片失效分析，可以帮助集成电路设计人员找到设计上的缺陷、工艺参数的不匹配或设计与操作中的不当等问题。
3.在失效分析过程中，往往需要对芯片内固定的某一层或多层的内部结构电路进行观察和分析。随着制程的不断提高，产品中封装芯片的最小尺寸在不断缩小，产品的面积也在不断缩小，产品功能增多，芯片引线的数量不断增加，即铝垫或者引线的截面增多。目前针对上述封装芯片的失效分析的常用做法是先去除包裹芯片的封装膜塑，然后对封装芯片的铝垫或者引线的截面进行热点定位分析时执行点针操作。
4.然而，常规的点针操作，即使用探针对铝垫或者线的截面加电进行检测，该点针操作一次性最多测8个点，若封装芯片的铝垫或者线的截面过多，点针操作较耗时，导致失效分析的效率不高。


技术实现要素：

5.本技术实施例的目的在于提供一种芯片失效分析的样品制备方法及样品制备设备，解决了现有技术存在的上述问题，提高了失效分析效率
。
6.第一方面，提供了一种芯片失效分析的样品制备方法，所述待处理芯片具有正面以及与所述正面相对的背面，该方法可以包括：
7.对待处理芯片的背面进行去除，直至得到暴露出所述待处理芯片中裸片的背面和芯片引线截面的处理后的芯片，所述芯片引线截面的直径为13um-15um范围内的任一值；
8.将所述处理后的芯片的正面固定在固定板上；
9.采用预设的焊线机，基于配置的焊线调试参数，通过目标导线将所述芯片引线截面与分析电路板电连接，所述目标导线的直径为0.4mil-0.5mil范围内的任一值。
10.在一个可选的实现中，所述芯片引线截面的直径为15um。
11.在一个可选的实现中，所述芯片引线截面的材料为铜、金、银和铝中的一种。
12.在一个可选的实现中，所述预设的焊线机的焊针口径为15um。
13.在一个可选的实现中，所述目标导线的直径为0.5mil。
14.在一个可选的实现中，所述目标导线的材料为含金量为99％，含铂量为1％的金线。
15.在一个可选的实现中，所述焊线调试参数包括：30～40ms的焊接时长、190～210ma的焊接电流、10～14g的焊接压力、25～35ma的电子火焰熄灭操作电流、34～38um的焊球尺
寸和120-140℃的焊接温度。
16.在一个可选的实现中，对待处理芯片的背面进行去除，直至暴露出所述待处理芯片中裸片的背面和包裹在封装体内的芯片引线截面，包括：
17.采用定位设备，确定所述待处理芯片中裸片的背面的边缘位置；
18.采用研磨方式，对待处理芯片的背面进行研磨，研磨至所述裸片的背面的边缘位置，暴露出所述待处理芯片中裸片的背面和包裹在封装体内的芯片引线截面。
19.在一个可选的实现中，采用研磨方式，对待处理芯片的背面进行研磨，研磨至所述裸片的背面的边缘位置，包括：
20.采用100目的砂纸进行一次研磨，研磨至与所述边缘位置预设距离；
21.采用2500目的砂纸进行二次研磨，研磨至所述裸片的背面的边缘位置。
22.第二方面，提供了一种样品制备设备，该设备包括处理器、通信接口、存储器和通信总线，其中，处理器，通信接口，存储器通过通信总线完成相互间的通信；
23.存储器，用于存放计算机程序；
24.处理器，用于执行存储器上所存放的程序时，实现上述第一方面中任一所述的方法步骤。
25.本技术提供的芯片失效分析的样品制备方法在对待处理芯片的背面进行去除，直至得到暴露出所述待处理芯片中裸片的背面和芯片引线截面的处理后的芯片后，将处理后的芯片的正面固定在固定板上；采用预设的焊线机，基于配置的焊线调试参数，通过目标导线将芯片引线截面与分析电路板电连接。该方法克服了现有技术无法采用焊线机对小尺寸的芯片进行焊线的问题，实现了对该小尺寸芯片的失效分析，同时提高了失效分析效率
。
附图说明
26.为了更清楚地说明本技术实施例的技术方案，下面将对本技术实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本技术的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
27.图1为本技术实施例提供的一种芯片失效分析的样品制备方法的流程示意图；
28.图2为本技术实施例提供的一种待处理芯片的结构示意图；
29.图3为本技术实施例提供的一种处理后的芯片的结构示意图；
30.图4为本技术实施例提供的一种固定处理后的芯片的示意图；
31.图5为本技术实施例提供的一种失效分析芯片样品的示意图；
32.图6为本技术实施例提供的一种样品制备设备的结构示意图。
具体实施方式
33.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本技术一部分实施例，并不是全部的实施例。基于本技术实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
34.图1为本技术实施例提供的一种芯片失效分析的样品制备方法的流程示意图。如
图1所示，该方法可以包括：
35.步骤s110、对待处理芯片的背面进行去除，直至得到暴露出待处理芯片中裸片的背面和包裹在封装体内的芯片引线截面的处理后的芯片。
36.如图2所示，待处理芯片包括封装膜塑、导电支架、引线和裸片。待处理芯片具有正面和与正面相对的背面，裸片也具有相应的正面和与该正面相对的背面。该待处理芯片可以是sop、qfn、qfp、bga等封装形式，且该待处理芯片中引线数量大于8根。
37.其中，对于面积小，功能多的产品，芯片引线的数量一般较多，且为了满足小尺寸，芯片引线截面的直径会变小，范围可在13um-15um间，如该直径可具体为15um，具体的，芯片引线截面一般为椭圆形，该椭圆形存在最大直径和最小直径，如最大直径可以为29.99um，最小直径可以为13um。
38.可以理解的是，芯片引线截面也可以是直径为13um-29.99um的圆形，或近似圆形，本技术在此不做限定。
39.该芯片引线截面的材料可以为铜、金、银、铝等可做引线的其他金属中的一种。封装膜塑的材料可以是环氧树脂，也可以是其他封装聚合物，本技术在此不做限定。
40.具体实施中，可以采用物理研磨方式，对待处理芯片的背面的封装膜塑进行去除，直至得到暴露出待处理芯片中裸片的背面和包裹在封装体内的芯片引线截面的处理后的芯片，如图3所示。
41.在一些实施例中，可以先采用定位设备，如x-ray定位设备，确定待处理芯片中裸片的背面的边缘位置；然后采用物理研磨方式，对待处理芯片的背面进行研磨，研磨至裸片的背面的边缘位置，暴露出待处理芯片中裸片的背面和包裹在封装体内的芯片引线截面。
42.研磨可以具体为：采用100目的砂纸对半导体芯片沿着平行于打线位置的方向进行研磨，直至研磨面距离打线位置达到预设距离，如10微米；接着，采用1500目的砂纸对半导体芯片沿着平行于打线位置的方向进行研磨，直至研磨而距离打线位置达到5微米；然后，采用2500目的砂纸对半导体芯片沿着平行于打线位置的方向进行研磨，研磨至所述裸片的背面的边缘位置，以暴露出所述待处理芯片中裸片的背面和包裹在封装体内的芯片引线截面。
43.最后，可以对芯片引线截面使用4000目的砂纸进行充分研磨，而后进行抛光处理。研磨完毕后，采用超声波用去离子水清洗，以实现芯片引线截面的光滑，提高焊接的成功率，且依次使用100目、1500目、2500目、4000目的砂纸可减低研磨时间。
44.在一些实施例中，若待处理芯片尺寸过小，可以先将待处理芯片固定于承载片上，然后再对待处理芯片进行研磨，可以增加研磨的均匀性和平坦性。
45.需要说明的是，研磨时，可加入水和二氧化硅颗粒作为助磨剂。预设距离可以根据实际需求进行设置，本技术在此不做限定。
46.步骤s120、将处理后的芯片的正面固定在固定板上。
47.具体实施中，将处理后的芯片的正面朝下，并将处理后的芯片的正面固定在固定板，如玻璃或pcb板上，如图4所示。
48.其中，可以通过粘合剂，如无影胶将处理后的芯片的正面固定在固定板上。
49.步骤s130、采用预设的焊线机，基于配置的焊线调试参数，通过目标导线将芯片引线截面与分析电路板电连接。
50.本领域技术人员常规使用的焊线机的焊针口径为22um及以上的焊针，且在打线中，常规使用直径不小于0.6mil的金线，而对于直径为13um-15um间芯片引线截面，上述焊针口径和金线直径并不适用。
51.而本技术为了能够实现对小尺寸芯片进行准确的失效分析，且基于反复试验，得到预设的焊线机的焊针口径范围可定制为13um-15um，也就是说，本技术可实现最小直径为13um-15um的芯片引线截面的焊接。
52.为了能够与芯片引线截面充分焊接，提高焊接的成功率，目标导线的直径范围可为0.4mil-0.5mil，也就是说，目标导线的直径可具体为0.5mil。
53.由于产品功能增多，芯片引线的数量不断增加，在一定产品体积内，芯片引线的直径后也会变细，导致焊点接触面积变小，因该情况本技术上述实施例中芯片引线截面的最小直径可具体为15um。由于常规使用的是直径不小于0.6mil的金线(0.6mil＝15.24um)大于15um，导致焊接不稳定。而本技术上述实施例中的目标导线的直径0.5mil(0.5mil＝12.7um)小于15um，提高了焊接的稳定性和成功率。
54.进一步的，为了保证导电性良好，以及导线的柔韧性，即解决现有采用含金量为99.9％的导线进行打线时易断的问题，目标导线的材料可以为含金量为99％，含铂量为1％的金线。
55.需要说明的是，也可以将目标导线材料中的铂换成其他能够提高柔韧性的其他材料，本技术在此不做限定。
56.本技术实施例采用的是热超声键合法(或称“热超声键合工艺”)，将目标导线分别与芯片引线截面和分析电路板进行焊接。具体的，采用预设的焊线机对预定量的目标导线进行电子火焰熄灭(electronic flame-off，efo)操作，目标导线在脱离焊针顶端时形成无空气球(free air ball，fab)，并在焊接压力、焊接时长、一定超声波能量和温度的共同作用下将目标导线的一端“焊接”到芯片引线截面，以及将目标导线的另一端“焊接”到分析电路板，如pcb板上，得到失效分析芯片样品，如图5所示。
57.其中，预设的焊线机的焊线调试参数可以包括：焊接时长(bond time)：30～40ms、焊接电流(bond power)：190～210ma、焊接压力(bond force)：10～14g、efo current：25～35ma、焊球尺寸(fab size)：34～38um；焊接温度：120-140℃；焊接电流决定了焊线机产生的焊接的超声波能量。
58.最后，将芯片引线截面与分析电路板电连接后，对分析电路板的引线施加电信号，激发漏电路径，采用传统的失效定点设备进行失效定点，即可进行后续的样品分析。
59.本技术提供的芯片失效分析的样品制备方法在对待处理芯片的背面进行去除，直至得到暴露出所述待处理芯片中裸片的背面和芯片引线截面的处理后的芯片后，将处理后的芯片的正面固定在固定板上；采用预设的焊线机，基于配置的焊线调试参数，通过目标导线将芯片引线截面与分析电路板电连接。该方法克服了现有技术无法采用焊线机对小尺寸的芯片进行焊线的问题，实现了对该小尺寸芯片的失效分析，同时提高了失效分析效率
。
60.本技术实施例还提供了一种样品制备设备，如图6所示，包括处理器610、通信接口620、存储器630和通信总线640，其中，处理器610，通信接口620，存储器630通过通信总线640完成相互间的通信。
61.存储器630，用于存放计算机程序；
62.处理器610，用于执行存储器630上所存放的程序时，实现如下步骤：
63.对待处理芯片的背面进行去除，直至得到暴露出所述待处理芯片中裸片的背面和芯片引线截面的处理后的芯片，所述芯片引线截面的直径为13um-15um范围内的任一值；
64.将所述处理后的芯片的正面固定在固定板上；
65.采用预设的焊线机，基于配置的焊线调试参数，通过目标导线将所述芯片引线截面与分析电路板电连接，所述目标导线的直径为0.4mil-0.5mil范围内的任一值。
66.在一个可选的实现中，所述芯片引线截面的直径为15um。
67.在一个可选的实现中，所述芯片引线截面的材料为铜、金、银和铝中的一种。
68.在一个可选的实现中，所述预设的焊线机的焊针口径为15um。
69.在一个可选的实现中，所述目标导线的直径为0.5mil。
70.在一个可选的实现中，所述目标导线的材料为含金量为99％，含铂量为1％的金线。
71.在一个可选的实现中，所述焊线调试参数包括：30～40ms的焊接时长、190～210ma的焊接电流、10～14g的焊接压力、25～35ma的电子火焰熄灭操作电流、34～38um的焊球尺寸和120-140℃的焊接温度。
72.在一个可选的实现中，对待处理芯片的背面进行去除，直至暴露出所述待处理芯片中裸片的背面和包裹在封装体内的芯片引线截面，包括：
73.采用定位设备，确定所述待处理芯片中裸片的背面的边缘位置；
74.采用研磨方式，对待处理芯片的背面进行研磨，研磨至所述裸片的背面的边缘位置，暴露出所述待处理芯片中裸片的背面和包裹在封装体内的芯片引线截面。
75.在一个可选的实现中，采用研磨方式，对待处理芯片的背面进行研磨，研磨至所述裸片的背面的边缘位置，包括：
76.采用100目的砂纸进行一次研磨，研磨至与所述边缘位置预设距离；
77.采用2500目的砂纸进行二次研磨，研磨至所述裸片的背面的边缘位置。
78.上述提到的通信总线可以是外设部件互连标准(peripheral component interconnect，pci)总线或扩展工业标准结构(extended industry standard architecture，eisa)总线等。该通信总线可以分为地址总线、数据总线、控制总线等。为便于表示，图中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。
79.通信接口用于上述电子设备与其他设备之间的通信。
80.存储器可以包括随机存取存储器(random access memory，ram)，也可以包括非易失性存储器(non-volatile memory，nvm)，例如至少一个磁盘存储器。可选的，存储器还可以是至少一个位于远离前述处理器的存储装置。
81.上述的处理器可以是通用处理器，包括中央处理器(central processing unit，cpu)、网络处理器(network processor，np)等；还可以是数字信号处理器(digital signal processing，dsp)、专用集成电路(application specific integrated circuit，asic)、现场可编程门阵列(field-programmable gate array，fpga)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。
82.由于上述实施例中样品制备设备的各器件解决问题的实施方式以及有益效果可以参见图1所示的实施例中的各步骤来实现，因此，本技术实施例提供的样品制备设备的具
体工作过程和有益效果，在此不复赘述。
83.尽管已描述了本技术实施例中的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本技术实施例中范围的所有变更和修改。
84.显然，本领域的技术人员可以对本技术实施例中实施例进行各种改动和变型而不脱离本技术实施例中实施例的精神和范围。这样，倘若本技术实施例中实施例的这些修改和变型属于本技术实施例中权利要求及其等同技术的范围之内，则本技术实施例中也意图包含这些改动和变型在内。