功率放大电路及集成电路的制作方法

1.本发明涉及无线通信技领域，特别是涉及一种功率放大电路及集成电路。


背景技术：

2.随着通信技术的迅猛发展，逐渐提高的数据传输速率对电子系统的带宽提出了更高要求。功率放大器作为射频前端的核心部件，其性能的好坏决定了信号传播的距离。除此之外，功率放大器不仅是收发系统中功率损耗最大的模块，同时其性能好坏也直接影响宽带无线通信系统信噪比、小信号增益、输出功率、线性度等性能。
3.功率放大器中分布式放大器是将晶体管的寄生电容与电感元件吸收到低通人工传输线中，从而克服寄生电容带来的增益滚降特性，突破了传统放大器的增益带宽积的限制，但是由于晶体管放大的输出电流在漏级人工传输线上的传输是双向的，所以会有相当一部分信号能量被漏级端接电阻所消耗，因此该匹配结构功率放大器的效率偏低。由于漏级人工传输线的特殊结构，在该传输线上双向传输的漏级输出电流大小几乎是相等的。所以传统分布式放大器在a类功率放大器的限制下，理论上能够达到的最大效率仅仅只有25％。
4.在实现本公开构思的过程中，发明人发现相关技术中至少存在如下问题：传统分布式放大器的放大效率较低。


技术实现要素：

5.为克服上述问题的至少一个方面，本公开提供了一种功率放大电路，包括：
6.第一匹配电路、rc并联电路、非均匀晶体管电路和第二匹配电路；
7.第一匹配电路的输入端与信号源输出端连接；
8.rc并联电路的输入端与第一匹配电路的输出端连接，rc并联电路用于与第一匹配电路结合，减小非均匀晶体管电路的栅极电容以稳定地传送信号；
9.非均匀晶体管电路的输入端与rc并联电路的输出端连接，非均匀晶体管电路用于将信号进行功率放大，输出放大信号；
10.第二匹配电路的输入端与非均匀晶体管电路的输出端连接，第二匹配电路用于减少放大信号的损耗，并输出放大信号至终端负载。
11.根据本公开的实施例，第一匹配电路包括n条并联的第一匹配传输线，第二匹配电路包括n条并联的非均匀匹配传输线，rc并联电路包括n组并联的电阻-电容电路，非均匀晶体管电路包括n个并联的共源晶体管；
12.每个共源晶体管一端通过一组电阻-电容电路与一条第一匹配传输线串联，另一端与一条非均匀匹配传输线串联。
13.根据本公开的实施例，n条第一匹配传输线和n条非均匀匹配传输线均为弯折型，可折叠以减小功率放大电路的尺寸。
14.根据本公开的实施例，n组电阻-电容电路中电阻的阻值范围为1ω-80ω。
15.根据本公开的实施例，n组电阻-电容电路中电容的容值范围为1pf-100pf。
16.根据本公开的实施例，通过改变每条非均匀匹配传输线或每条第一匹配传输线的宽度和长度使非均匀晶体管电路的输出端或输入端实现宽带匹配。
17.根据本公开的实施例，通过改变每条非均匀匹配传输线或每条第一匹配传输线的宽度使非均匀晶体管电路的输出端或输入端实现宽带匹配。
18.根据本公开的实施例，通过改变每条非均匀匹配传输线或每条第一匹配传输线的长度使非均匀晶体管电路的输出端或输入端实现宽带匹配。
19.根据本公开的实施例，n个并联的共源晶体管构成1-n级晶体管；其中每级晶体管的栅长逐级减小。
20.本公开还提供了一种集成电路，集成电路上设置有上述任一所述的功率放大电路。
21.基于上述技术方案可知，本公开至少具有以下有益效果：
22.本公开提供了一种功率放大电路，通过将第一匹配电路的输入端与信号源输出端连接；rc并联电路的输入端与第一匹配电路的输出端连接，非均匀晶体管电路的输入端与rc并联电路的输出端连接，第二匹配电路的输入端与非均匀晶体管电路的输出端连接，可以使得非均匀晶体管电路的阻抗匹配达到最优，增大功率放大电路的放大功率与效率。
附图说明
23.为了更完整地理解本公开及其优势，现在将参考结合附图的以下描述，其中：
24.图1是本公开实施例的功率放大电路的结构示意图；
25.图2是本公开另一实施例的功率放大电路的结构示意图；
26.图3是本公开实施例的功率放大电路的信号输入回波损耗以及增益的曲线图；
27.图4是本公开实施例的功率放大电路的漏极效率和饱和输出功率的曲线图。
具体实施方式
28.以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。在下面的详细描述中，为便于解释，阐述了许多具体的细节以提供对本公开实施例的全面理解。然而，明显地，一个或多个实施例在没有这些具体细节的情况下也可以被实施。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
29.在此使用的术语仅仅是为了描述具体实施例，而并非意在限制本公开。在此使用的术语“包括”、“包含”等表明了所述特征、步骤、操作和/或部件的存在，但是并不排除存在或添加一个或多个其他特征、步骤、操作或部件。
30.在此使用的所有术语(包括技术和科学术语)具有本领域技术人员通常所理解的含义，除非另外定义。应注意，这里使用的术语应解释为具有与本说明书的上下文相一致的含义，而不应以理想化或过于刻板的方式来解释。
31.需要说明的是，除非有所知名为相反之意，本说明书及所附权利要求中的数值参数是近似值，能够根据通过本公开的内容所得的所需特性改变。具体而言，所有使用于说明书及权利要求中表示组成的含量、反应条件等等的数字，应理解为在所有情况中是受到“约”的用语所修饰。一般情况下，其表达的含义是指包含由特定数量在一些实施例中
±
10％的变化、在一些实施例中
±
5％的变化、在一些实施例中
±
1％的变化、在一些实施例中
±
0.5％的变化。
32.再者，单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。
33.说明书与权利要求中所使用的序数例如“第一”、“第二”、“第三”等的用词，以修饰相应的元件，其本身并不意味着该元件有任何的序数，也不代表某一元件与另一元件的顺序、或是制造方法上的顺序，该些序数的使用仅用来使具有某命名的一元件得以和另一具有相同命名的元件能做出清楚区分。
34.图1是本公开实施例的功率放大电路的结构示意图；如图1所示，本发明公开了一种功率放大电路，该电路包括：
35.第一匹配电路1、rc并联电路2、非均匀晶体管电路3和第二匹配电路4；第一匹配电路1的输入端与信号源输出端连接；rc并联电路2的输入端与第一匹配电路1的输出端连接，rc并联电路2用于与第一匹配电路1结合，减小非均匀晶体管电路3的栅极电容以稳定地传送信号；非均匀晶体管电路3的输入端与rc并联电路2的输出端连接，非均匀晶体管电路3用于将信号进行功率放大，输出放大信号；第二匹配电路4的输入端与非均匀晶体管电路3的输出端连接，第二匹配电路4用于减少放大信号的损耗，并输出放大信号至终端负载。传统的功率放大器是使用均匀晶体管电路，均匀晶体管电路中每级晶体管的负载是相同的，至多只有一半的输出功率到达输出端，导致功率放大器的放大效率较低，而本技术使用非均匀晶体管电路3，非均匀晶体管电路3中每级晶体管的负载是不同的，从而可以使晶体管的阻抗匹配达到最优，使功率放大电路的放大效率增大。
36.根据本公开的实施例，通过在非均匀晶体管电路3的漏极连接第二匹配电路4，在非均匀晶体管电路3的栅极通过低损耗rc并联电路2连接第一匹配电路1，可以使非均匀晶体管电路3的阻抗匹配达到最优，提高功率放大电路的放大功率和效率。
37.图2是本公开另一实施例的功率放大电路的结构示意图；如图2所示，本发明公开了一种功率放大电路，该电路包括：
38.第一匹配电路1包括n条并联的第一匹配传输线；第二匹配电路4包括n条并联的非均匀匹配传输线；rc并联电路2包括n组并联的电阻-电容电路，非均匀晶体管电路3包括n个并联的共源晶体管，n个并联的共源晶体管构成1-n级晶体管；其中每级晶体管的栅长逐级减小；每个共源晶体管一端通过一组电阻-电容电路与一条第一匹配传输线串联，另一端与一条非均匀匹配传输线串联。
39.以n是5为例，如图2所示，第一匹配电路1包括5条并联的第一匹配传输线z
gx
(x为1-5任意一个数值)；rc并联电路2包括5组并联的电阻-电容电路，每组电阻-电容电路包括一个电阻r
gx
和一个电容c
gx
(x为1-5任意一个数值)；非均匀晶体管电路3包括5个并联的共源晶体管q
x
(x为1-5任意一个数值)；第二匹配电路4包括5条并联的非均匀匹配传输线z
ox
(x为1-5任意一个数值)。每个共源晶体管q
x
一端通过一组电阻-电容电路与一条第一匹配传输线z
gx
串联，另一端与一条非均匀匹配传输线z
ox
串联，例如，共源晶体管q1的栅极通过电阻r
g1
和电容c
g1
组成的电阻-电容电路与第一匹配传输线z
g1
串联，共源晶体管q1的漏极与非均匀匹配传输线z
o1
串联。共源晶体管q1和q2并联构成2级晶体管。当加入输入信号后，第x级晶
体管产生漏极电流，电流会沿着非均匀匹配传输线z
ox
双向传输，流向非终端的电流与前x-1个共源晶体管产生的总的漏极电流的反射电流相抵消。
40.本公开的实施例通过在共源晶体管q
x
的栅极串联电容c
gx
来减小非均匀晶体管电路3的栅极总电容，电容c
gx
的容值越小，第一匹配传输线z
gx
的截止频率越高，功率放大电路的带宽越宽；但是当非均匀晶体管电路3的栅极总电容太小时，共源晶体管q
x
的栅极串联电容c
gx
较低，会降低功率放大电路的信号增益，电容c
gx
的容值越小，功率放大电路的信号增益越小。因此本公开提供的rc并联电路2采用容值较大的电容c
gx
，电容c
gx
的容值范围为1pf-100pf，采用的电容c
gx
在实现减小共源晶体管q
x
栅极总电容，扩展功率放大电路的带宽，提高功率放大电路的稳定性的同时，还能保证尽可能多的信号流入到前级晶体管，提高信号输出功率。共源晶体管q
x
栅极串联电容c
gx
可以阻断栅极直流偏置，因此通过在电容c
gx
上并联一个电阻r
gx
来为共源晶体管q
x
提供栅极偏置通路，本公开提供的rc并联电路2采用阻值较小的电阻r
gx
，电阻r
gx
的阻值范围为1ω-80ω，这样可以在给信号提供直流通路的同时还能够减小信号在传输过程中的损耗。
41.作为一种可选实施例，n条第一匹配传输线和n条非均匀匹配传输线均为弯折型，可折叠以减小功率放大电路的尺寸。
42.本公开的实施例通过在共源晶体管的栅极串联低损耗rc并联电路2，并采用弯折型匹配传输线进行匹配，可以减小共源晶体管的总电容，提高功率放大电路的稳定性，减小功率放大电路的占用面积，扩展功率放大电路的带宽。
43.作为一种可选实施例，通过改变每条非均匀匹配传输线或每条第一匹配传输线的宽度和/或长度使非均匀晶体管电路3的输出端或输入端实现宽带匹配。传输线的宽度越大，其特征阻抗越小，第一条非均匀匹配传输线匹配的是第一级晶体管，第二条非均匀匹配传输线匹配的是第二级体管，第二级晶体管是通过两个共源晶体管并联的，以此类推，可以通过调整每条非均匀匹配传输线或每条第一匹配传输线的宽度和/或长度使非均匀晶体管电路3的输出端或输入端实现宽带匹配，增大功率放大电路的信号增益和放大效率。
44.图3是本公开实施例的功率放大电路的信号输入回波损耗以及增益的曲线图；图4是本公开实施例的功率放大电路的漏极效率和饱和输出功率的曲线图。如图3和图4所示：
45.基于0.25μm gan hemt工艺进行了功率放大电路仿真与性能验证，在0.03-2.5ghz的频率范围内，如图3所示，信号的输入功率为30dbm时，回波损耗在-10.7db以下，信号的增益在低频时压缩较深，使得增益平坦度达到
±
1db，并且在该频段内均大于10db，增益最高达到了11.1db。如图4所示，非均匀晶体管电路3的漏极效率在0.03-2.5ghz范围内大于45％，最低为48.3％，最高达到了71.5％；饱和输出功率0.03-2.5ghz范围内大于40dbm，最低为40.07dbm，最高达到为41.1dbm。功率放大电路实现了较高的增益和较好的匹配，功率放大电路的放大效率较高。
46.基于上述功率放大电路，本公开还提供了一种集成电路，集成电路上设置有图1和图2中任一描述的功率放大电路。需要说明的是，本公开的实施例中功率放大电路部分与本公开的实施例中集成电路部分是相对应的，集成电路部分的描述具体参考功率放大电路部分，在此不再赘述。
47.综合考虑工作频率、带宽、功率、效率、一致性、成品率、成本，以适当的半导体技术制造，可以采用gaas或gan材料作为集成电路的基片，但不限于此。
48.在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其它实施例的相关描述。
49.以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。