一种多处理器的指令执行方法、计算设备及存储介质与流程

1.本发明涉及计算机指令执行领域，特别涉及一种多处理器的指令执行方法、计算设备及存储介质。


背景技术：

2.随着计算机技术的不断发展，开发出越来越多的应用。相应的，应用的数据也越来越多，数据结构也越来越复杂。因此，系统对内存中复杂数据结构的访问性能也越来越重要，直接影响着关键应用程序的运行速度。在数据存储时，经常会出现特殊的存储情况，应用在访问这些存储的数据时，处理器不支持对数据的特殊的访问指令，会出现报错的情况，处理器无法直接处理这类访问指令读取数据。
3.为此，在现有技术中，为了访问这些存储数据，采用改变数据存储方式方法，这样应用访问这些数据的指令就变成正常指令，处理器能够执行进行数据的读取，但是由于应用程序的数量众多，需要修改的数据存储结构也十分庞大，有些数据存储结构还可能不便于进行修改，工作量不仅十分巨大而且不能解决所有数据存储的问题。这种方式在多处理器的情况下更加无法协调所要修改的数据存储结构。
4.为此，需要一种新的多处理器的指令执行方法。


技术实现要素：

5.为此，本发明提供一种多处理器的指令执行方法，以力图解决或者至少缓解上面存在的问题。
6.根据本发明的一个方面，提供一种多处理器的指令执行方法，适于在计算设备中执行，计算设备包括第一处理器、第二处理器、内部存储器，并运行有一个或多个应用，内部存储器的存储区域映射为存储空间，且应用以存储空间中的存储地址来访问内部存储器中的数据，方法包括步骤：将应用访问内部存储器中的数据的第一操作指令提交到第一处理器；当第一处理器由于第一操作指令所访问数据的存储地址不能正常执行第一操作指令时，根据第一处理器产生的数据访问异常消息生成第二操作指令，第二操作指令适于访问第一操作指令要访问的数据，且第一处理器和第二处理器在执行第二操作指令时不会产生数据访问异常消息；将第二操作指令提交到所述第一处理器，以便第一处理器根据第二操作指令访问内部存储器中的数据；当第二处理器执行第一操作指令时，将第二操作指令提交到第二处理器，以便第二处理器根据第二操作指令访问内部存储器中的数据。
7.可选地，在根据本发明的方法中，根据第一处理器产生的数据访问异常消息生成第二操作指令包括步骤：判断第一操作指令所在指令流的指令地址是否设置了替换标识；若未设置替换标识，则根据数据访问异常消息生成第二操作指令；在第一操作指令所在指令流的指令地址设置替换标识。
8.可选地，在根据本发明的方法中，还包括步骤：当第二处理器执行第一操作指令产生数据访问异常消息时，判断第一操作指令的指令地址是否设置了替换标识；若设置了替
换标识，则忽略数据访问异常消息。
9.可选地，在根据本发明的方法中，计算设备还包括第二指令缓存，指令缓存中存储有多条待执行的操作指令，方法还包括步骤：当第二处理器从第二指令缓存中顺序提取指令缓存中的第一条操作指令进行执行时，将应用访问内部存储器中的数据的第二操作指令提交到第二指令缓存，以便第二处理器执行第二指令缓存中的其他待执行指令后，执行第二操作指令访问内部存储器中的数据。
10.可选地，在根据本发明的方法中，根据数据访问异常消息生成第二操作指令包括步骤：将第一操作指令的第一目标地址置换为第二目标地址；根据第二目标地址生成第二操作指令。
11.可选地，在根据本发明的方法中，将第一操作指令的第一目标地址置换为第二目标地址包括步骤：根据第一目标地址计算存储地址和偏移量；根据存储地址和偏移量生成第二目标地址。
12.可选地，在根据本发明的方法中，计算设备还包括第一指令缓存，将第二操作指令提交到第一处理器包括步骤：将第二操作指令提交到第一指令缓存，以便第一处理器从第一指令缓存获取并处理第二操作指令。
13.可选地，在根据本发明的方法中，第一操作指令包括不对界操作指令，第二操作指令包括对界操作指令。
14.根据本发明的再一方面，提供了一种计算设备，包括：一个或多个处理器；存储器；以及一个或多个程序，其中一个或多个程序存储在存储器中并被配置为由一个或多个处理器执行，一个或多个程序包括用于执行根据本发明的一种多处理器的指令执行方法的指令。
15.根据本发明的还有一个方面，提供了一种存储一个或多个程序的计算机可读存储介质，一个或多个程序包括指令，该指令当由计算设备执行时，使得计算设备执行根据本发明的一种多处理器的指令执行方法中的方法。
16.本发明中的多处理器的指令执行方法，适于在计算设备中执行，计算设备包括第一处理器、第二处理器、内部存储器，并运行有操作系统及一个或多个应用，所述内部存储器的存储区域映射为存储空间，且所述应用以所述存储空间中的存储地址来访问所述内部存储器中的数据，方法包括步骤：将应用访问内部存储器中的数据的第一操作指令提交到第一处理器，当第一处理器由于第一操作指令所访问数据的存储地址不能正常执行第一操作指令时，根据第一处理器产生的数据访问异常消息生成第二操作指令，第二操作指令适于访问第一操作指令要访问的数据，且第一处理器和第二处理器在执行第二操作指令时不会产生数据访问异常消息，从而解决处理执行操作指令报错的问题，使处理器根据第二操作指令能够正常访问数据。
17.并且第一处理器生成数据访问异常消息时，将第二操作指令提交到第一处理器，并不立即将第二操作指令提交到第二处理器，不进行不必要的刷缓存操作。当第二处理器需要执行第一操作指令时，再将第二操作指令提交到第二处理器，以便第二处理器根据第二操作指令访问内部存储器中的数据。从而在大多数情况下处理器不同时执行该指令时，减免对处理器进行刷缓存操作，提高系统运行效率。
附图说明
18.为了实现上述以及相关目的，本文结合下面的描述和附图来描述某些说明性方面，这些方面指示了可以实践本文所公开的原理的各种方式，并且所有方面及其等效方面旨在落入所要求保护的主题的范围内。通过结合附图阅读下面的详细描述，本发明公开的上述以及其它目的、特征和优势将变得更加明显。遍及本公开，相同的附图标记通常指代相同的部件或元素。
19.图1示出了根据本发明一个示范性实施例的计算设备中部署处理器的结构示意图；
20.图2示出了根据本发明一个示范性实施例的计算设备200的结构框图；
21.图3示出了根据本发明一个示范性实施例的多处理器的指令执行方法300的流程示意图；以及
22.图4示出了根据本发明一个示范性实施例的处理数据访问异常消息的流程示意图。
具体实施方式
23.下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。相同的附图标记通常指代相同的部件或元素。
24.图1示出了根据本发明一个示范性实施例的计算设备中部署处理器的结构示意图。如图1所示，计算设备100中包括第一处理器130和第二处理器140。第一处理器130和第二处理器140协同进行工作。计算设备100中还包括第一指令缓存131、第一数据缓存132、第二指令缓存141和第二数据缓存142。
25.根据本发明的一个实施例，第一指令缓存131和第一数据缓存132可集成在第一处理器130中，第二指令缓存141和第二数据缓存142可集成在第二处理器140中。本发明对第一指令缓存131、第一数据缓存132、第二指令缓存141和第二数据缓存142的部署方式不做限制，例如还可部署在内部存储器150上。为了方便对处理器的部署方式以及方法300进行说明，以分离的形式在图1中示出。
26.图1中还包括内部存储器150；计算设备100中还安装有操作系统120，操作系统120上运行有应用110。本发明对操作系统120的具体类型不做限制。图1所示的应用数量仅为示例性的。对操作系统120上运行的应用数量和类型不做限制。内部存储器150中适于存储操作系统120以及应用110的运行数据，第一处理器130和第二处理器140适于处理这些运行数据。
27.图1中计算设备200的具体结构由图2进行详细说明。图2示出了根据本发明一个示范性实施例的计算设备200的结构框图。如图2所示，在基本的配置202中，计算设备200典型地包括系统存储器206和一个或者多个处理器204。存储器总线208可以用于在处理器204和系统存储器206之间的通信。
28.取决于期望的配置，处理器204可以是任何类型的处理，包括但不限于：微处理器(μp)、微控制器(μc)、数字信息处理器(dsp)或者它们的任何组合。处理器204可以包括诸如
一级高速缓存210和二级高速缓存212之类的一个或者多个级别的高速缓存、处理器核心214和寄存器216。示例的处理器核心214可以包括运算逻辑单元(alu)、浮点数单元(fpu)、数字信号处理核心(dsp核心)或者它们的任何组合。示例的存储器控制器218可以与处理器204一起使用，或者在一些实现中，存储器控制器218可以是处理器204的一个内部部分。
29.取决于期望的配置，系统存储器206可以是任意类型的存储器，包括但不限于：易失性存储器(诸如ram)、非易失性存储器(诸如rom、闪存等)或者它们的任何组合。系统存储器206可以包括操作系统220、一个或者多个程序222以及程序数据228。在一些实施方式中，程序222可以布置为在操作系统上由一个或者多个处理器204利用程序数据228执行根据本发明的方法300的指令223。
30.计算设备200还可以包括储存接口总线234。储存接口总线234实现了从储存设备232(例如，可移除储存器236和不可移除储存器238)经由总线/接口控制器230到基本配置202的通信。操作系统220、程序222以及数据224的至少一部分可以存储在可移除储存器236和/或不可移除储存器238上，并且在计算设备200上电或者要执行程序222时，经由储存接口总线234而加载到系统存储器206中，并由一个或者多个处理器204来执行。
31.计算设备200还可以包括有助于从各种接口设备(例如，输出设备242、外设接口244和通信设备246)到基本配置202经由总线/接口控制器230的通信的接口总线240。示例的输出设备242包括图形处理单元248和音频处理单元250。它们可以被配置为有助于经由一个或者多个a/v端口252与诸如显示器或者扬声器之类的各种外部设备进行通信。示例外围接口244可以包括串行接口控制器254和并行接口控制器256，它们可以被配置为有助于经由一个或者多个i/o端口258和诸如输入设备(例如，键盘、鼠标、笔、语音输入设备、触摸输入设备)或者其他外设(例如打印机、扫描仪等)之类的外部设备进行通信。示例的通信设备246可以包括网络控制器260，其可以被布置为以便经由一个或者多个通信端口264与一个或者多个其他计算设备262通过网络通信链路的通信。
32.网络通信链路可以是通信介质的一个示例。通信介质通常可以体现为在诸如载波或者其他传输机制之类的调制数据信号中的计算机可读指令、数据结构、程序模块，并且可以包括任何信息递送介质。“调制数据信号”可以这样的信号，它的数据集中的一个或者多个或者它的改变可以在信号中编码信息的方式进行。作为非限制性的示例，通信介质可以包括诸如有线网络或者专线网络之类的有线介质，以及诸如声音、射频(rf)、微波、红外(ir)或者其它无线介质在内的各种无线介质。这里使用的术语计算机可读介质可以包括存储介质和通信介质二者。
33.在根据本发明的计算设备200中，程序222包括多处理器的指令执行方法300的多条程序指令，这些程序指令可以指示处理器204执行本发明的计算设备200中运行的多处理器的指令执行方法300中的部分步骤，以便计算设备200中的各部分通过执行本发明的多处理器的指令执行方法300来实现多处理器执行指令。
34.计算设备200可以实现为服务器，例如文件服务器240、数据库250、服务器、应用程序服务器等，这些电子设备可以是诸如个人数字助理(pda)、无线网络浏览设备、应用专用设备、或者可以包括上面任何功能的混合设备。可以实现为包括桌面计算机和笔记本计算机配置的个人计算机，也在一些实施例中，计算设备200被配置为多处理器的指令执行方法300。
35.图3示出了根据本发明一个示范性实施例的多处理器的指令执行方法300的流程示意图。本发明中的多处理器的指令执行方法300适于在计算设备中执行，并进一步的适于由如图1所示的操作系统120中执行。如图3所示，指令执行方法300始于步骤s310，将应用110访问内部存储器中的数据的第一操作指令提交到第一处理器130。应用110需要读取内部存储器150中的数据时，需要经由操作系统120将读取数据的第一操作指令提交到第一处理器130执行。内部存储器的存储区域映射为存储空间，且应用110以存储空间中的存储地址来访问内部存储器中的数据。
36.随后，执行步骤s320，当第一处理器130由于第一操作指令所访问数据的存储地址不能正常执行第一操作指令时，根据第一处理器130产生的数据访问异常消息生成第二操作指令，第二操作指令适于访问第一操作指令要访问的数据，且第一处理器130和第二处理器在执行第二操作指令时不会产生数据访问异常消息。
37.当数据在内部存储器150中以特殊情况存储时，处理器(处理器包括第一处理器130和第二处理器140)无法执行该特殊的操作指令，便会产生数据访问异常消息。根据本发明的一个实施例，当应用110要读取的数据在内部存储器150中存储不对界时，第一操作指令便为不对界内存访问指令，数据访问异常消息即为不对界内存访问异常。不对界是指数据在内存中存放的起始位置与该类型数据在内存中顺序存放的自然边界不对齐。例如某32位的寄存器，当正常存放数据时，该寄存器完整存放一个32位的数据，数据存放的首地址即为寄存器的首地址。但当存储不对界时，该计算器只存放32位数据的一部分，32位数据的首地址与寄存器的首地址发生偏移，数据的首地址在寄存器的中间某个地址。32位数据的另一部分顺延存放到下一个寄存器中。不对界内存访问异常指在不支持直接访问不对界数据的处理器上，直接访问不对界的数据，将使处理器抛出异常。处理器不能将分来存放的32位的数据根据一个指令将数据完全取出，因此处理器会抛出异常。
38.数据访问异常消息包括第一操作指令的指令地址和异常类型。应用110在运行中会生成一系列操作指令，这些操作指令汇集起来构成指令流。第一操作指令为应用110的指令流中的一个操作指令，第一操作指令的指令地址即为第一操作指令在指令流中的位置。异常类型为处理器不能正常执行第一操作指令时，该种情况属于哪种异常。根据本发明的一个实施例，异常类型包括不对界访问异常。当第一操作指令为不对界访问指令，相应的异常类型为不对界访问异常。
39.根据第一处理器130产生的数据访问异常消息生成第二操作指令时，判断第一操作指令所在指令流的指令地址是否设置了替换标识。若未设置替换标识，则根据数据访问异常消息生成第二操作指令，在第一操作指令所在指令流的指令地址设置替换标识。
40.在第一操作指令第一次触发数据访问异常消息时，对数据访问异常消息进行处理，将第一操作指令替换为第二操作指令；在替换换成后，根据指令地址设置替换标识，标识该指令地址下的第一操作指令已经进行过处理，不需要再重复的进行指令替换操作。
41.图4示出了根据本发明一个示范性实施例的处理数据访问异常消息的流程示意图。如图4所示，每次处理数据异常消息时，先判断该指令地址下有没有替换标识。通过判断有无替换标识，判断是否是首次处理该指令触发的数据异常消息。若该指令地址下没有替换标示，则对该指令进行替换操作。随后，在该指令地址的若该指令地址下有替换标识，则忽略数据访问异常消息，不对其进行多余处理。。
42.当处理器150由于第一操作指令所访问数据的存储地址而产生数据访问异常消息，根据数据访问异常消息生成第二操作指令时，根据数据访问异常消息生成第一数据块。第一数据块包括指令地址和异常类型，捕获处理器150产生的数据访问异常消息，根据数据访问异常消息生成第一数据块时，将指令地址和异常类型打包，便于对数据访问异常消息进行处理。
43.随后根据第一数据块确定数据异常访问消息的指令置换策略。计算设备中还存储有指令置换策略表，指令置换策略表由开发人员预先编写并存储到计算设备中。置换策略表包括异常类型和置换策略。每一个异常类型均对应于一个置换策略。根据第一数据块中的异常类型，查询指令置换策略表，确定数据异常访问消息的指令置换策略，根据第一数据块和指令置换策略生成第二数据块。置换策略包括是否对指令进行置换，以及进行何种置换。置换策略表的异常类型包括不对界访问异常，相应的置换策略为将不对界访问指令置换为对界访问指令。将不对界访问指令置换为对界访问指明确了要对指令进行置换，并且是将不对界访问指令置换为对界访问指令。
44.执行根据指令置换策略生成第二操作指令，第二操作指令适于访问第一操作指令要访问的数据，且处理器在执行第二操作指令时不会产生数据访问异常消息。根据指令置换策略生成第二操作指令时，根据第一目标地址计算存储地址和偏移量，根据存储地址和偏移量生成第二目标地址。根据本发明的一个实施例，当第一操作指令为不对界访问指令，异常类型为不对界访问异常，生成第二操作指令时根据指令置换策略将第一操作指令的第一目标地址置换为第二目标地址，根据第二目标地址生成第二操作指令。第一目标地址和第二目标地址均为应用110想要读取的数据在存储空间中的地址。但数据在第一目标地址形式下所存储的地址不对界，数据在第二目标地址形式下存储的地址对界。
45.根据指令置换策略将第一操作指令的第一目标地址置换为第二目标地址时，指令置换策略为将不对界访问指令置换为对界访问指令，第二操作指令为对界访问指令。第二操作指令与第一操作指令逻辑等价。
46.将第一操作指令的第一目标地址置换为第二目标地址时，根据第一目标地址计算存储地址和偏移量，根据存储地址和偏移量生成第二目标地址。
47.根据本发明的一个实施例，第一操作指令为load ra.32，disp1(rb1.32)，第一操作指令为将第一目标地址为rb1 disp1的32位整数装入寄存器ra的指令。其中rb1表示寄存器rb的首地址，disp1为32位整数在寄存器rb的首地址上的偏移量。
48.为了将分开在连续两个寄存器中的32位数据取出，需要将第一操作指令的位数加倍，即将内部存储器160中每连续的两个32位的寄存器视为一个整体进行操作。例如：将第0个32位寄存器和第1个32位寄存器视为一个64位的寄存器进行操作，后续的寄存器依次类推。
49.计算第二操作指令的存储地址时，原寄存器rb的地址根据合并情况进行计算。原寄存器rb为第i个寄存器，当i为奇数时原寄存器rb与后一个寄存器进行合并视为一个整体得到合并后的寄存器rb，原寄存器rb的地址rb1仍为合并后的寄存器rb的地址rb2。当i为偶数时，原寄存器rb与前一个寄存器进行合并视为一个整体得到合并后的寄存器rb，将原寄存器rb的地址加操作位数，即rb1 32作为合并后的寄存器rb的地址rb2。
50.计算第二操作指令的偏移量时，使用下式计算偏移量：
51.disp2＝(rb1 disp1)-(rb1 disp1)％64
52.根据存储地址和偏移量生成第二目标地址rb2 disp2。
53.再根据第二目标地址生成第二操作指令：load ra.64，disp2(rb2.32)，第二操作指令标识将第二目标地址为rb2 disp2的32位整数，从以64位对齐的寄存器中进行读取到寄存器ra中。
54.随后，执行步骤s330，将第二操作指令提交到第一处理器130，以便第一处理器130根据第二操作指令访问内部存储器中的数据。将第二操作指令提交到第一处理器130时，将第二操作指令提交到第一指令缓存131，以便第一处理器130从第一指令缓存131获取并处理第二操作指令。
55.第一指令缓存131适于存储待执行的多条指令，将第二操作指令提交到第一处理器130时，将第二操作指令加入第一指令缓存131的指令序列，以便第一处理器130顺序后去第一指令缓存131中的多条指令进行执行。当第一处理执行到第二操作指令时，从第一指令缓存131中获取第二操作指令，对第二操作指令进行处理从内部存储器150中获取数据。内部存储器150此时将数据通过通信总线传输给第一处理器130，也将数据传输存储到第一数据缓存132。第一数据缓存132存储第一处理器130运算所需的数据。当下一次第一处理器130还需要相关数据时，直接从第一数据缓存132中查询数据，如果查询命中则从第一数据缓存132中获取数据，如果没有查询到再从内部存储器中查询数据。
56.计算机中还部署有第二处理器，当根据第一处理器130产生的数据访问异常消息生成第二操作指令，将第二操作指令提交到第一处理器130的第一指令缓存131时，现有技术中通常需要对第二处理器进行刷缓存操作，将第一处理器130和第二处理器所的指令缓存进行指令同步，避免出现cpu之间指令不一致的情况。
57.而本发明中不进行刷缓存操作，节约计算机资源，提高计算机中系统和应用110的运行效率。由于第二处理器相较于第一处理器130一般不同时执行第一操作指令，仅限于一个较低的概率第二处理器才会和第一处理器130同时执行第一操作指令，包括但不限于对同一数据的重复迭代，再计算等，在这种情况下不进行指令同步才会产生报错。因此，不需要第一处理器130中第一指令缓存131每一次载入第二操作指令，均进行刷缓存操作，造成极大的资源浪费。
58.本发明中对第二处理器异步执行第一操作指令和同步执行第一操作指令的方式进行分类讨论。大多数情况下，执行步骤s350，当第二处理器异步执行第一操作指令时，将第二操作指令提交到第二处理器，以便第二处理器根据第二操作指令访问内部存储器中的数据。
59.由于第二处理器是异步执行第一操作指令所在的指令流，操作系统120直接将指令替换完成的指令流提交到第二处理器，指令地址上已经是取代第一操作指令的第二操作指令。此时第二处理器所载入的指令流已经是指令替换完成的指令流，第二处理器执行到指令地址上时，直接根据第二操作指令从内存中读取数据即可，不会产生报错的情况。
60.在少数情况下，第二处理器是同步执行第一操作指令。此时第二处理器所对应的第二指令缓存141中仍然为第一操作指令。由于未进行指令同步操作，第二处理器同步执行第一操作指令产生数据访问异常消息。
61.但由于第一处理器130已经执行过该指令流，并且在执行时对异常消息进行处理，
还设置了替换标识。因此操作系统120当第二处理器同步执行第一操作指令产生数据访问异常消息时，判断第一操作指令的指令地址是否设置了替换标识。若设置了替换标识，则忽略数据访问异常消息。
62.第二处理器同步执行第一操作指令的数据异常消息被忽略后，第二处理器从第二指令缓存141中顺序提取指令缓存中的第一条操作指令进行执行。此时第二指令缓存141中出现一个空位，操作系统120将应用110访问内部存储器中的数据的第二操作指令提交到第二指令缓存141，添加到第二指令缓存141的指令队列中。第二处理器执行第二指令缓存141中的其他待执行指令后，执行第二操作指令访问内部存储器中的数据，从而达到访问内存的目的。同样的，内部存储器150此时将数据通过通信总线传输给第二处理器，也将数据传输存储到第二数据缓存142。第二数据缓存142存储第一处理器130运算所需的数据。当下一次第二处理器还需要相关数据时，直接从第一数据缓存132中查询数据，如果查询命中则从第二数据缓存142中获取数据，如果没有查询到再从内部存储器中查询数据。
63.本发明中的多处理器的指令执行方法，适于在计算设备中执行，计算设备包括第一处理器、第二处理器、内部存储器，并运行有操作系统及一个或多个应用，所述内部存储器的存储区域映射为存储空间，且所述应用以所述存储空间中的存储地址来访问所述内部存储器中的数据，方法包括步骤：将应用访问内部存储器中的数据的第一操作指令提交到第一处理器，当第一处理器由于第一操作指令所访问数据的存储地址不能正常执行第一操作指令时，根据第一处理器产生的数据访问异常消息生成第二操作指令，第二操作指令适于访问第一操作指令要访问的数据，且第一处理器和第二处理器在执行第二操作指令时不会产生数据访问异常消息，从而解决处理执行操作指令报错的问题，使处理器根据第二操作指令能够正常访问数据。
64.并且第一处理器生成数据访问异常消息时，将第二操作指令提交到第一处理器，并不立即将第二操作指令提交到第二处理器，不进行不必要的刷缓存操作。当第二处理器需要异步执行第一操作指令时，再将第二操作指令提交到第二处理器，以便第二处理器根据第二操作指令访问内部存储器中的数据。从而在大多数情况下处理器不同时执行该指令时，减免对处理器进行刷缓存操作，提高系统运行效率。
65.在此处所提供的说明书中，说明了大量具体细节。然而，能够理解，本发明的实施例可以在没有这些具体细节的情况下被实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。
66.a9、如a8所述的方法，其中，所述第一操作指令包括不对界操作指令，所述第二操作指令包括对界操作指令。
67.类似地，应当理解，为了精简本公开并帮助理解各个发明方面中的一个或多个，在上面对本发明的示例性实施例的描述中，本发明的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释成反映如下意图：即所要求保护的本发明要求比在每个权利要求中所明确记载的特征更多特征。
68.本领域那些技术人员应当理解在本文所公开的示例中的设备的模块或单元或组间可以布置在如该实施例中所描述的设备中，或者可替换地可以定位在与该示例中的设备不同的一个或多个设备中。前述示例中的模块可以组合为一个模块或者此外可以分成多个子模块。
69.本领域那些技术人员可以理解，可以对实施例中的设备中的模块进行自适应性地改变并且把它们设置在与该实施例不同的一个或多个设备中。可以把实施例中的模块或单元或组间组合成一个模块或单元或组间，以及此外可以把它们分成多个子模块或子单元或子组间。除了这样的特征和/或过程或者单元中的至少一些是相互排斥之外，可以采用任何组合对本说明书(包括伴随的权利要求、摘要和附图)中公开的所有特征以及如此公开的任何方法或者设备的所有过程或单元进行组合。除非另外明确陈述，本说明书(包括伴随的权利要求、摘要和附图)中公开的每个特征可以由提供相同、等同或相似目的的替代特征来代替。
70.此外，本领域的技术人员能够理解，尽管在此所述的一些实施例包括其它实施例中所包括的某些特征而不是其它特征，但是不同实施例的特征的组合意味着处于本发明的范围之内并且形成不同的实施例。
71.此外，所述实施例中的一些在此被描述成可以由计算机系统的处理器或者由执行所述功能的其它装置实施的方法或方法元素的组合。因此，具有用于实施所述方法或方法元素的必要指令的处理器形成用于实施该方法或方法元素的装置。此外，装置实施例的在此所述的元素是如下装置的例子：该装置用于实施由为了实施该发明的目的的元素所执行的功能。
72.这里描述的各种技术可结合硬件或软件，或者它们的组合一起实现。从而，本发明的方法和设备，或者本发明的方法和设备的某些方面或部分可采取嵌入有形媒介，例如软盘、cd-rom、硬盘驱动器或者其它任意机器可读的存储介质中的程序代码(即指令)的形式，其中当程序被载入诸如计算机之类的机器，并被所述机器执行时，所述机器变成实践本发明的设备。
73.在程序代码在可编程计算机上执行的情况下，计算设备一般包括处理器、处理器可读的存储介质(包括易失性和非易失性存储器和/或存储元件)，至少一个输入装置，和至少一个输出装置。其中，存储器被配置用于存储程序代码；处理器被配置用于根据该存储器中存储的所述程序代码中的指令，执行本发明的设备停机状态的判断方法。
74.以示例而非限制的方式，计算机可读介质包括计算机存储介质和通信介质。计算机可读介质包括计算机存储介质和通信介质。计算机存储介质存储诸如计算机可读指令、数据结构、程序模块或其它数据等信息。通信介质一般以诸如载波或其它传输机制等已调制数据信号来体现计算机可读指令、数据结构、程序模块或其它数据，并且包括任何信息传递介质。以上的任一种的组合也包括在计算机可读介质的范围之内。
75.如在此所使用的那样，除非另行规定，使用序数词“第一”、“第二”、“第三”等等来描述普通对象仅仅表示涉及类似对象的不同实例，并且并不意图暗示这样被描述的对象必须具有时间上、空间上、排序方面或者以任意其它方式的给定顺序。
76.尽管根据有限数量的实施例描述了本发明，但是受益于上面的描述，本技术领域内的技术人员明白，在由此描述的本发明的范围内，可以设想其它实施例。此外，应当注意，本说明书中使用的语言主要是为了可读性和教导的目的而选择的，而不是为了解释或者限定本发明的主题而选择的。因此，在不偏离所附权利要求书的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。对于本发明的范围，对本发明所做的公开是说明性的，而非限制性的，本发明的范围由所附权利要求书限定。