一种半导体芯片图像采集系统的制作方法

1.本发明属于半导体技术领域，具体涉及一种半导体芯片图像采集系统。


背景技术：

2.随着半导体技术的发展，高速图像芯片(例如tof芯片和cmos图像芯片)的分辨率越来越高，接口也开始定制化，而且由于产能的需求，需要多个芯片并行采集，这样就进一步加大了图像采集的困难。目前市场上主要痛点和难点：
3.接口不能满足，mipi/lvds/dvp三种接口，或者是客户自定义的lvds接口；
4.速率要求达不到(4.8gbps),目前除了少数进口设备可以达到，国内基本都达不到；
5.无ppmu单元(需要具有ppmu单元，进行芯片图像管脚的开短路测试)；
6.无激光驱动接口，无法驱动外界激光。


技术实现要素：

7.本发明的目的在于提供一种半导体芯片图像采集系统，以解决上述背景技术中提出的问题。
8.为实现上述目的，本发明提供如下技术方案：一种半导体芯片图像采集系统，包括图像采集卡、二个ppmu子板和一个pcie板组成，所述图像采集卡以xilinx的kintexultrascale 系列中xcku5p-2ffvd900i为核心，用于实现将外部mipi/lvds/dvp的数据缓存到ddr4后转发到sfp 光口；还包括使用2片xcku5p-2ffvd900ifpga可将4路mipi/lvds/dvp转成4路sfp 光口，并通过光纤传输到pcie卡，所述pcie卡可将4路sfp 中收到的数据转发到pcie接口，最终将数据送达pc机器，供用户实时使用；还包括使用三片xilinx的xc7a15t-csg324-2系列fpga芯片，其中二片所述fpga芯片用于分别控制二个ppmu模块，另外一片所述fpga芯片专门用于mipi/lvds/dvp接口切换到ppmu接口的控制。
9.优选的，所述fpga芯片通过mipi/lvds接收图像输入信号，再通过所述fpga芯片内部sram进行缓存，再通过所述ddrmemory保持图像数据，然后通过所述fpga芯片控制将图像数据读出，并发给数据通路，所述数据通路通过光纤接入4个光口转所述pcie板，所述pcie板接入上位工作站。
10.优选的，所述mipi转接板的图像传输速度为150mbps＝150*8mbps＝1.2gbps，所述ddr存储器采用64bit数据位宽，传输速度约为1.2g/64＝18.75mbps，即时钟频率超过20m，或者选择位宽为32bit的所述ddr存储器，则时钟频率40m。
11.优选的，所述ddrmemory图像数据量为150mb＝150m*8＝1.2gbit/s，所述mipi转接板的图像传输速度设计为40gbps，所述mipi转接板使用40gbps的光口图像模块。
12.优选的，所述fpga芯片与所述mipi转接板之间通过桥接芯片进行转接，将mipi信号转化为lvds信号，或者，所述fpga芯片直接与所述mipi转接板对接。
13.优选的，所述xcvu3p-2ffvc1517芯片上电性连接有mipia接口和mipib接口，所述
xcvu3p-2ffvc1517芯片通过中继与所述lvds接口、所述mipia接口和所述mipib接口实现数据传输。
14.优选的，两组所述xcvu3p-2ffvc1517芯片之间共同电性连接有pum模块，两组所述xcvu3p-2ffvc1517芯片上还分别电性连接有spi/iic/gpio/uar接口，所述icld板卡内还设有时钟模块。
15.优选的，所述ddr存储器的64bit需要占用6个bank，gth的需求为2个，所述gth的速率最大支持16.3gb/s，满足10gbps的需求，且mipi的速率的ultrascale 系列最大可支持1.5gbps的速率，满足1.2gbps的需求。
16.优选的，所述lvds在一个时钟内，每条数据线可以传输7bitdata，所述lvds信号在进行处理过后从而获取芯片的图像数据。
17.优选的，还包括有系统电路框图，所述系统电路框图采用4线方式，具有反馈模式，通过dac芯片，对加载在负载的电流和电压进行设置，采用远端测量实际电流电压的方式，跟所述dac芯片的设置值进行对比，通过运算放大器，将差值加载到负载，达到补偿压降损耗，使得dac的设置电流、电压和实际采样的远端电压电流一致。
18.与现有技术相比，本发明的有益效果是：
19.本系统完全满足三种接口，即mipi、lvds和dvp图像采集接口，并且支持客户自定义的lvds接口；
20.本系统速率，4通道，图像速率达到4.8gbps，达到国际先进水平；
21.本系统集成32路ppmu单元(每个ppmu子板为16路)，可以对芯片的图像管脚进行开短路测试；
22.本系统集成4路lvds激光驱动接口，驱动频率可编程。
附图说明
23.图1为本发明的系统框图；
24.图2为本发明的二种fpga的电源功率估算图；
25.图3为本发明的系统的power输入部分；
26.图4为本发明的5片fpga的电源设计图；
27.图5为本发明的4路高速串行接口；
28.图6为本发明的四路光口的设计；
29.图7为本发明的4路mipi d-phy的设计；
30.图8为本发明的4路lvds的设计；
31.图9为本发明的lvds的均衡设计；
32.图10为本发明的4路四路dvp接口；
33.图11为本发明的dvp接口缓冲设计；
34.图12为本发明的二片kup芯片之间的spi通讯设计；
35.图13为本发明的管脚切换的示意图；
36.图14为本发明的mipi和lvds信号实际切换的设计；
37.图15为本发明的dvp信号实际切换的设计；
38.图16为本发明的ppmu的示意图；
39.图17为本发明的ppmu一路电源的设计；
40.图18为本发明的ppmu子板的接口设计；
41.图19为本发明的其中一片a7 fpga的配置设计；
42.图20为本发明的ppmu的driver设计。
具体实施方式
43.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
44.请参阅图1-图20，本发明提供一种技术方案：一种半导体芯片图像采集系统，包括图像采集卡、二个ppmu子板和一个pcie板组成，所述图像采集卡以xilinx的kintexultrascale 系列中xcku5p-2ffvd900i为核心，用于实现将外部mipi/lvds/dvp的数据缓存到ddr4后转发到sfp 光口；还包括使用2片xcku5p-2ffvd900ifpga可将4路mipi/lvds/dvp转成4路sfp 光口，并通过光纤传输到pcie卡，所述pcie卡可将4路sfp 中收到的数据转发到pcie接口，最终将数据送达pc机器，供用户实时使用；还包括使用三片xilinx的xc7a15t-csg324-2系列fpga芯片，其中二片所述fpga芯片用于分别控制二个ppmu模块，另外一片所述fpga芯片专门用于mipi/lvds/dvp接口切换到ppmu接口的控制。
45.为了实现对图像信息进行有效的处理和存储，并且实现后续的传输出去，本实施例中，优选的，所述fpga芯片通过mipi/lvds接收图像输入信号，再通过所述fpga芯片内部sram进行缓存，再通过所述ddrmemory保持图像数据，然后通过所述fpga芯片控制将图像数据读出，并发给数据通路，所述数据通路通过光纤接入4个光口转所述pcie板，所述pcie板接入上位工作站。
46.为了提高对图像的传输速率，提高图像的传输精准度，本实施例中，优选的，所述mipi转接板的图像传输速度为150mbps＝150*8mbps＝1.2gbps，所述ddr存储器采用64bit数据位宽，传输速度约为1.2g/64＝18.75mbps，即时钟频率超过20m，或者选择位宽为32bit的所述ddr存储器，则时钟频率40m。
47.为了实现对图像进行快速的存储，本实施例中，优选的，所述ddrmemory图像数据量为150mb＝150m*8＝1.2gbit/s，所述mipi转接板的图像传输速度设计为40gbps，所述mipi转接板使用40gbps的光口图像模块。
48.为了实现对fpga芯片与mipi转接板之间的连接，本实施例中，优选的，所述fpga芯片与所述mipi转接板之间通过桥接芯片进行转接，将mipi信号转化为lvds信号，或者，所述fpga芯片直接与所述mipi转接板对接。
49.为了实现对xcvu3p-2ffvc1517芯片进行数据的传输，并且提高传输接口的多样性，本实施例中，优选的，所述xcvu3p-2ffvc1517芯片上电性连接有mipia接口和mipib接口，所述xcvu3p-2ffvc1517芯片通过中继与所述lvds接口、所述mipia接口和所述mipib接口实现数据传输。
50.为了对xcvu3p-2ffvc1517芯片进行有效地控制调节，并且实现稳定的输出周期，本实施例中，优选的，两组所述xcvu3p-2ffvc1517芯片之间共同电性连接有pum模块，两组
所述xcvu3p-2ffvc1517芯片上还分别电性连接有spi/iic/gpio/uar接口，所述icld板卡内还设有时钟模块。
51.为了提高存储量和存储效率，本实施例中，优选的，所述ddr存储器的64bit需要占用6个bank，gth的需求为2个，所述gth的速率最大支持16.3gb/s，满足10gbps的需求，且mipi的速率的ultrascale 系列最大可支持1.5gbps的速率，满足1.2gbps的需求。
52.为了实现快速的完成数据信息的传输，本实施例中，优选的，所述lvds在一个时钟内，每条数据线可以传输7bitdata，所述lvds信号在进行处理过后从而获取芯片的图像数据。
53.为了实现对系统进行反馈控制调节，本实施例中，优选的，还包括有系统电路框图，所述系统电路框图采用4线方式，具有反馈模式，通过dac芯片，对加载在负载的电流和电压进行设置，采用远端测量实际电流电压的方式，跟所述dac芯片的设置值进行对比，通过运算放大器，将差值加载到负载，达到补偿压降损耗，使得dac的设置电流、电压和实际采样的远端电压电流一致。
54.实施例2
55.为整个系统的框架设计，fpga通过spi/io/lvds配置vcsel driver，发出直流/调制光，然后通过mipi/lvds/dvp接口采集图像数据，经过fpga内部缓存，icld板上的ddr缓存，最后通过万兆光纤网络，以pcie接口，发送给上位工作站。
56.具体图像数据流说明如下：
57.1.mipi/lvds/dvp的图像输入信号，通过fpga内部sram进行缓存
58.2.再通过ddr memory保持图像数据
59.3.通过fpga控制可以将图像数据读出，并发给数据通路，数据通路采用万兆以太网方案实现
60.4.4路数据通过光纤接入4个光口转pcie的板卡，板卡接入上位工作站；
61.图像传输速度说明如下：
62.图像传输速度为150mbps＝150*8mbps＝1.2gbps，外部ddr采用48bit数据位宽，传输速度约为1.2g/48＝25mbps，也就是时钟频率超过25m即可；考虑到传输损耗和同时写入和读出，风险可控。每个sensor图像数据量为150mb＝150m*8＝1.2gbit/s，考虑到以太网帧格式中，有包头，crc校验等附加信息，约有20byte，一个数据库最多可以传输1500byte，按照1000byte计算，额外附加数据约有2％，在phy中有8-10bit编码或者64-66bit编码，附加最多约为25％，全部计算在一起按照30％附加数据计算，那么1.2g*130％＝1.56gbit/s，单路光纤3gbps完全满足。考虑到一共有四个die，那么在工作站一侧接受数据大约为每秒1.56*4＝6.24gbit，对于pcie来说，也可以承受。该板卡的pcie的速度设计为40gbps(10gbps*4)，完全可以满足图像数据的传输。图像采集fpga子系统包括fpga；配置flash和ddr4ddr4选用micron的mt40a1g16rc-62e。为了兼顾时钟晶振的选择，ddr4运行速率为2gbps，ddr4位宽为48bit，总带宽为48*2＝96gbps。每个sensor带宽为150mb/s,4个sensor总带宽为600mb/s，换算为bps为4.8gbps，只要ddr4的读写总效率大于7.5％即足够。容量选用单片16gbit，3片为48gbit,则总容量为6gbyte。fpga配置采用主动配置方式。配置flash选用512mbit的。考虑到后续如果程序容量继续上涨，则可以更换相应pin to pin的型号。
63.电源控制fpga配置也是采用主动配置方式。配置flash选用128mbit的。余量较大。
64.系统使用2片ku ，ku 之间使用1组spi和4组serdes进行互相通信。ku 和a7之间分别使用1组spi进行通信，3片a7共使用3组spi通信。
65.尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。