一种光接收机接收信号强度检测电路及其检测方法与流程

1.本发明属于光通信系统技术领域，具体涉及一种光接收机接收信号强度检测电路及其检测方法。


背景技术：

2.在高速光通信系统中，接收信号强度检测(received signal strength indication，rssi)位于光接收机中，以检测光电转换电流的强弱，光电转换电流的强弱与光强成正比。由于光通信中光强的变化较大，传统的rssi电路在整个接收的光电转换电流变化范围内无法保证足够的检测精度，这可能导致系统误判光功率的强度从而致使系统不稳定。因此设计出一款高精度、大范围的rssi电路对光通信系统而言意义重大。


技术实现要素：

3.发明目的：为了克服现有技术中存在的问题，本发明公开了一种光接收机接收信号强度检测电路及其检测方法，有效的扩大了接收信号强度检测的范围，同时保证整个检测范围内的检测精度。
4.技术方案：为实现上述发明目的，本发明采用如下技术方案：
5.一种光接收机信号强度检测电路，包括电流输入模块、电流比较阵列模块、电流转电压模块和模数转换模块，其中，电流输入模块的输出端连接电流比较阵列模块的输入端和电流转电压模块的输入端，电流比较阵列模块的输出端连接电流转电压模块的输入端，电流转电压模块的输出端连接模数转换模块的输入端。
6.优选地，电流输入模块包括nmos管mn0～mn2、nmos管组mn3、nmos管mn4、pmos管mp0～mp3和反相器，其中，nmos管组mn3包括nmos管mn31～mn37：
7.输入电流iin连接nmos管mn0的源极、pmos管mp1的源极以及nmos管mn1的漏极、pmos管mp0的漏极，nmos管mn1的栅极和pmos管mp0的栅极共同连接信号isink，nmos管mn0的栅极和pmos管mp1的栅极共同连接信号isinkb，信号isink和信号isinkb分别连接反相器两端；
8.nmos管mn0的漏极和pmos管mp0的源极共同连接pmos管mp2的漏极和栅极，pmos管mp2的栅极连接pmos管mp3的栅极，pmos管mp2的源极与pmos管mp3的源极连接电源；
9.nmos管mn1的源极、pmos管mp1的漏极、pmos管mp3的漏极共同连接nmos管mn2的漏极和栅极，nmos管mn2的栅极与nmos管mn31～mn37的栅极以及nmos管mn4的栅极共同连接，nmos管mn2的源极、nmos管mn31～mn37的源极和nmos管mn4的源极接地。
10.优选地，电流比较阵列模块包括pmos管mp4～mp11、缓冲输出级bf0～bf6，其中：
11.pmos管mp4～mp11的栅极共同连接，源极共同连接电源，pmos管mp11的漏极与栅极共同连接基准信号ibu；
12.pmos管mp4～mp10的漏极分别连接所述电流输入模块中nmos管mn31～mn37的漏极，pmos管mp4～mp10的漏极分别连接缓冲输出级bf0～bf6的输入端。
13.优选地，电流转电压模块包括由nmos管mn5～mn20、pmos管mp12～mp15以及电阻，其中：
14.pmos管mp12的栅极和漏极共同连接所述电流输入模块中nmos管mn4的漏极，pmos管mp13的栅极连接pmos管mp12的栅极，pmos管mp12～mp15的源极共同接电源；
15.pmos管mp13的漏极连接nmos管mn5的漏极和栅极，nmos管mn5的栅极连接nmos管mn6～mn13的栅极，nmos管mn5～mn13的源极共同接地；
16.nmos管mn14～mn20的源极分别连接nmos管mn7～mn13的漏极，nmos管mn14～mn20的栅极分别连接所述电流比较阵列模块中缓冲输出级bf6的输出端、缓冲输出级bf5的输出端、缓冲输出级bf4的输出端、缓冲输出级bf3的输出端、缓冲输出级bf2的输出端、缓冲输出级bf1的输出端和缓冲输出级bf0的输出端；
17.nmos管mn6的漏极、nmos管mn14～mn20的漏极共同连接pmos管mp14的栅极与漏极，pmos管mp14的栅极连接pmos管mp15的栅极，pmos管mp15的漏极连接电阻的一端和电流转电压模块的输出vout，电阻另外一端接地。
18.优选地，模数转换模块采用10bit sar adc。
19.一种光接收机信号强度检测方法，基于上述的光接收机信号强度检测电路，包括：
20.通过电流比较阵列模块得到输入电流所属的检测范围；
21.通过电流转电压模块得到输入电流转换成的输出电压值；
22.通过输入电流转换成的输出电压值，结合输入电流所述的检测范围对应的电流和电压的计算公式，计算得到输入电流的值。
23.有益效果：与现有技术相比较，本发明具有如下显著的有益效果：
24.1、本发明对输入电流的检测范围进行分段划分，在划分的每个检测范围内计算输入电流对应的电压值，最后通过输入电流所属的检测范围以及对应的电压计算输入电流的大小，在模式转换模块采样的电压范围一定的情况下，可以检测更大范围的输入电流；在检测的输入电流的范围一定的情况下，可以有效的减小模数转换模块所用adc的bit数，减小了芯片成本；
25.2、本发明中，电流转电压模块引入由电流比较阵列模块输出的输入电流的所属检测范围，将该检测范围内的输入电流通过特定的计算方法转换成电压，进一步提高了检测精度；
26.3、本发明在完成电流检测范围的划分后，电流比较阵列模块由于仅输出值0和1，不会额外增加功耗，因此在不增加功耗的情况下提高了检测精度；
27.4、本发明中，电流输入模块完成两种方向输入电流的接收，扩大了应用范围。
附图说明
28.图1为本发明所述接收信号强度检测电路的模块结构图；
29.图2为本发明中电流输入模块的电路结构示意图；
30.图3为图2中nmos管组mn3《6:0》的具体电路结构示意图；
31.图4为本发明中电流比较阵列模块的电路结构示意图；
32.图5为本发明中电流转电压模块的电路结构示意图。
具体实施方式
33.下面结合附图对本发明作更进一步的说明。
34.本发明公开了一种光接收机信号强度检测电路，如图1所示，包括电流输入模块、电流比较阵列模块、电流转电压模块、模数转换模块和处理器，其中，电流输入模块的输出端连接电流比较阵列模块的输入端和电流转电压模块的输入端，电流比较阵列模块的输出端连接电流转电压模块的输入端和处理器的输入端，电流转电压模块的输出端连接模数转换模块的输入端，模数转换模块的输出端连接处理器的输入端。电流输入模块接收输入电流，输入电流即光电转换电流，用于表示光接收机接收信号强度，电流输入模块镜像输出两路电流，其中一路输出送至电流比较阵列模块，电流比较阵列模块根据输入电流的大小范围输出7bit数字信号vbit《6:0》；电流输入模块的另外一路输出送至电流转电压模块，电流比较阵列模块输出的7bit数字信号vbit《6:0》控制电流转电压模块生成电压信号，模数转换模块采样电压信号输出得到10bit数字信号sbit《9:0》，将7bit数字信号vbit《6:0》和10bit数字信号sbit《9:0》输入处理器，可以计算得到输入电流的精确值。
35.如图2、图3所示，电流输入模块包括nmos管mn0、nmos管mn1、nmos管mn2、nmos管组mn3《6:0》、nmos管mn4、pmos管mp0、pmos管mp1、pmos管mp2、pmos管mp3和反相器，其中，nmos管组mn3《6:0》包括nmos管mn31、nmos管mn32、nmos管mn33、nmos管mn34、nmos管mn35、nmos管mn36、nmos管mn37：
36.输入电流iin连接nmos管mn0的源极、pmos管mp1的源极以及nmos管mn1的漏极、pmos管mp0的漏极，nmos管mn1的栅极和pmos管mp0的栅极共同连接信号isink，nmos管mn0的栅极和pmos管mp1的栅极共同连接信号isinkb，信号isink和信号isinkb分别连接反相器两端；
37.nmos管mn0的漏极和pmos管mp0的源极共同连接pmos管mp2的漏极和栅极，pmos管mp2的栅极连接pmos管mp3的栅极，pmos管mp2的源极与pmos管mp3的源极连接电源；
38.nmos管mn1的源极、pmos管mp1的漏极、pmos管mp3的漏极共同连接nmos管mn2的漏极和栅极，nmos管mn2的栅极与nmos管组mn3《6:0》中nmos管mn31的栅极、nmos管mn32的栅极、nmos管mn33的栅极、nmos管mn34的栅极、nmos管mn35的栅极、nmos管mn36的栅极、nmos管mn37的栅极以及nmos管mn4的栅极共同连接在一起，nmos管mn2的源极、nmos管组mn3《6:0》中nmos管mn31的源极、nmos管mn32的源极、nmos管mn33的源极、nmos管mn34的源极、nmos管mn35的源极、nmos管mn36的源极、nmos管mn37的源极和nmos管mn4的源极接地，nmos管组mn3《6:0》中：nmos管mn31的漏极连接电流输入模块的第一镜像输出iout0《6:0》的比特信号iout0《0》，nmos管mn32的漏极连接电流输入模块的第一镜像输出iout0《6:0》的比特信号iout0《1》，nmos管mn33的漏极连接电流输入模块的第一镜像输出iout0《6:0》的比特信号iout0《2》，nmos管mn34的漏极连接电流输入模块的第一镜像输出iout0《6:0》的比特信号iout0《3》，nmos管mn35的漏极连接电流输入模块的第一镜像输出iout0《6:0》的比特信号iout0《4》，nmos管mn36的漏极连接电流输入模块的第一镜像输出iout0《6:0》的比特信号iout0《5》，nmos管mn37的漏极连接电流输入模块的第一镜像输出iout0《6:0》的比特信号iout0《6》,nmos管mn4的漏极连接电流输入模块的第二镜像输出iout1。
39.nmos管mn31、nmos管mn32、nmos管mn33、nmos管mn34、nmos管mn35、nmos管mn36和nmos管mn37的漏极电流大小均与输入电流iin的大小相同，也即比特信号iout0《0》、iout0《
1》、iout0《2》、iout0《3》、iout0《4》、iout0《5》和iout0《6》的电流大小均与输入电流iin的大小相同。第二镜像输出iout1的电流大小与输入电流iin的大小相同。
40.电流输入模块中，nmos管mn0和pmos管mp0、nmos管mn1和pmos管mp1分别组成cmos开关，信号isink与信号isinkb控制这两组cmos开关：当输入电流iin为电流源时，信号isink设为高电平1，此时nmos管mn1和pmos管mp1组成的cmos开关打开，nmos管mn0和pmos管mp0组成的cmos开关关闭，输入电流iin通过nmos管mn2、nmos管组mn3《6:0》以及nmos管mn4组成的电流镜镜像输出；当输入电流iin为电流漏时，信号isink设为低电平0，此时nmos管mn1和pmos管mp1组成的cmos开关关闭，nmos管mn0和pmos管mp0组成的cmos开关打开，输入电流iin通过pmos管mp2镜像至pmos管mp3的漏极输出，再通过nmos管mn2、nmos管组mn3《6:0》以及nmos管mn4组成的电流镜镜像输出。该电流输入模块完成两种方向输入电流的接收，扩大了接收信号强度检测电路的应用范围。
41.如图4所示，电流比较阵列模块包括pmos管mp4、pmos管mp5、pmos管mp6、pmos管mp7、pmos管mp8、pmos管mp9、pmos管mp10、pmos管mp11、缓冲输出级bf0、缓冲输出级bf1、缓冲输出级bf2、缓冲输出级bf3、缓冲输出级bf4、缓冲输出级bf5和缓冲输出级bf6，其中，输出缓冲极bf0、缓冲输出级bf1、缓冲输出级bf2、缓冲输出级bf3、缓冲输出级bf4、缓冲输出级bf5和缓冲输出级bf6的结构均为两个反相器串联，即每个缓冲输出级中，第一个反相器的输出端连接第二个反相器的输入端，第一个反相器的输入端作为缓冲输出级的输入端，第二个反相器的输出端作为缓冲输出级的输出端：
42.pmos管mp4的栅极、pmos管mp5的栅极、pmos管mp6的栅极、pmos管mp7的栅极、pmos管mp8的栅极、pmos管mp9的栅极、pmos管mp10的栅极、pmos管mp11的栅极共同连接在一起，源极共同连接电源，pmos管mp11的漏极与栅极共同连接基准信号ibu；
43.pmos管mp4的漏极连接所述电流输入模块的第一镜像输出iout0《6:0》的比特信号iout0《0》以及缓冲输出级bf0的输入端，缓冲输出级bf0的输出端连接电流比较阵列模块的输出vbit《6:0》的比特信号vbit《0》；
44.pmos管mp5的漏极连接所述电流输入模块的第一镜像输出iout0《6:0》的比特信号iout1《1》以及缓冲输出级bf1的输入端，缓冲输出级bf1的输出端连接电流比较阵列模块的输出vbit《6:0》的比特信号vbit《1》；
45.pmos管mp6的漏极连接所述电流输入模块的第一镜像输出iout0《6:0》的比特信号iout1《2》以及缓冲输出级bf2的输入端，缓冲输出级bf2的输出端连接电流比较阵列模块的输出vbit《6:0》的比特信号vbit《2》；
46.pmos管mp7的漏极连接所述电流输入模块的第一镜像输出iout0《6:0》的比特信号iout1《3》以及缓冲输出级bf3的输入端，缓冲输出级bf3的输出端连接电流比较阵列模块的输出vbit《6:0》的比特信号vbit《3》；
47.pmos管mp8的漏极连接所述电流输入模块的第一镜像输出iout0《6:0》的比特信号iout1《4》以及缓冲输出级bf4的输入端，缓冲输出级bf4的输出端连接电流比较阵列模块的输出vbit《6:0》的比特信号vbit《4》；
48.pmos管mp9的漏极连接所述电流输入模块的第一镜像输出iout0《6:0》的比特信号iout1《5》以及缓冲输出级bf5的输入端，缓冲输出级bf5的输出端连接电流比较阵列模块的输出vbit《6:0》的比特信号vbit《5》；
49.pmos管mp10的漏极连接所述电流输入模块的第一镜像输出iout0《6:0》的比特信号iout1《6》以及缓冲输出级bf6的输入端，缓冲输出级bf6的输出端连接电流比较阵列模块的输出vbit《6:0》的比特信号vbit《6》。
50.电流比较阵列模块根据基准信号ibu，以及pmos管mp4、pmos管mp5、pmos管mp6、pmos管mp7、pmos管mp8、pmos管mp9、pmos管mp10、pmos管mp11之间的宽长比例关系，划分出8个检测范围，根据电流输入模块的第一镜像输出iout0《6:0》中的每个比特信号与每个检测范围的端点值进行比较，得到输入电流iin所属的检测范围，所述的检测范围用电流比较阵列模块的输出vbit《6:0》来表示。
51.一般光接收机接收到的光电转换电流为1ua-2000ua范围内，电流比较阵列模块将该范围内的光电转换电流进行检测范围划分。本发明的一种实施例中，以基准信号ibu为20ua为例，pmos管mp11的宽长比与pmos管mp4相同，pmos管mp4、pmos管mp5、pmos管mp6、pmos管mp7、pmos管mp8、pmos管mp9、pmos管mp10的宽长比为1：2：4：8：16：32：64，因此pmos管mp11的漏极电流，即基准信号ibu，与pmos管mp4的漏极电流相同，pmos管mp4、pmos管mp5、pmos管mp6、pmos管mp7、pmos管mp8、pmos管mp9、pmos管mp10的漏极电流比为1：2：4：8：16：32：64，即pmos管mp4、pmos管mp5、pmos管mp6、pmos管mp7、pmos管mp8、pmos管mp9、pmos管mp10的漏极电流分别为20ua、40ua、80ua、160ua、320ua、640ua和1280ua。电流比较阵列模块确定输入电流iin所属的检测范围，即：
52.当输入电流iin小于或等于20ua时，由于pmos管mp4、pmos管mp5、pmos管mp6、pmos管mp7、pmos管mp8、pmos管mp9、pmos管mp10的漏极电流大小分别大于或等于其各自连接的比特信号iout0《0》、iout0《1》、iout0《2》、iout0《3》、iout0《4》、iout0《5》和iout0《6》的电流大小，因此pmos管mp4、pmos管mp5、pmos管mp6、pmos管mp7、pmos管mp8、pmos管mp9、pmos管mp10的漏极输出均被拉高即均为高电平1，即vbit《6:0》为1111111。
53.当输入电流iin大于20ua、小于或等于40ua，由于pmos管mp4的漏极电流大小小于其连接的比特信号iout0《0》的电流大小，因此pmos管mp4的漏极输出被拉低即为低电平0，由于pmos管mp5、pmos管mp6、pmos管mp7、pmos管mp8、pmos管mp9、pmos管mp10的漏极电流大小分别大于或等于其各自连接的比特信号iout0《1》、iout0《2》、iout0《3》、iout0《4》、iout0《5》和iout0《6》的电流大小，因此pmos管mp5、pmos管mp6、pmos管mp7、pmos管mp8、pmos管mp9、pmos管mp10的漏极输出均为高电平1，即vbit《6:0》为0111111。
54.当输入电流iin大于40ua、小于或等于80ua，由于pmos管mp4、pmos管mp5的漏极电流大小小于其各自连接的比特信号iout0《0》、iout0《1》的电流大小，因此pmos管mp4、pmos管mp5的漏极输出均为低电平0，由于pmos管mp6、pmos管mp7、pmos管mp8、pmos管mp9、pmos管mp10的漏极电流大小分别大于或等于其各自连接的比特信号iout0《2》、iout0《3》、iout0《4》、iout0《5》和iout0《6》的电流大小，因此pmos管mp6、pmos管mp7、pmos管mp8、pmos管mp9、pmos管mp10的漏极输出均为高电平1，即vbit《6:0》为0011111。
55.当输入电流iin大于80ua、小于或等于160ua，由于pmos管mp4、pmos管mp5、pmos管mp6的漏极电流大小小于其各自连接的比特信号iout0《0》、iout0《1》、iout0《2》的电流大小，因此pmos管mp4、pmos管mp5、pmos管mp6的漏极输出均为低电平0，由于pmos管mp7、pmos管mp8、pmos管mp9、pmos管mp10的漏极电流大小分别大于或等于其各自连接的比特信号iout0《3》、iout0《4》、iout0《5》和iout0《6》的电流大小，因此pmos管mp7、pmos管mp8、pmos管
mp9、pmos管mp10的漏极输出均为高电平1，即vbit《6:0》为0001111。
56.当输入电流iin大于160ua、小于或等于320ua，由于pmos管mp4、pmos管mp5、pmos管mp6、pmos管mp7的漏极电流大小小于其各自连接的比特信号iout0《0》、iout0《1》、iout0《2》、iout0《3》的电流大小，因此pmos管mp4、pmos管mp5、pmos管mp6、pmos管mp7的漏极输出均为低电平0，由于pmos管mp8、pmos管mp9、pmos管mp10的漏极电流大小分别大于或等于其各自连接的比特信号iout0《4》、iout0《5》和iout0《6》的电流大小，因此pmos管mp8、pmos管mp9、pmos管mp10的漏极输出均为高电平1，即vbit《6:0》为0000111。
57.当输入电流iin大于320ua、小于或等于640ua，由于pmos管mp4、pmos管mp5、pmos管mp6、pmos管mp7、pmos管mp8的漏极电流大小小于其各自连接的比特信号iout0《0》、iout0《1》、iout0《2》、iout0《3》、iout0《4》的电流大小，因此pmos管mp4、pmos管mp5、pmos管mp6、pmos管mp7、pmos管mp8的漏极输出均为低电平0，由于pmos管mp9、pmos管mp10的漏极电流大小分别大于或等于其各自连接的比特信号iout0《5》和iout0《6》的电流大小，因此pmos管mp9、pmos管mp10的漏极输出均为高电平1，即vbit《6:0》为0000011。
58.当输入电流iin大于640ua、小于或等于1280ua，由于pmos管mp4、pmos管mp5、pmos管mp6、pmos管mp7、pmos管mp8、pmos管mp9的漏极电流大小小于其各自连接的比特信号iout0《0》、iout0《1》、iout0《2》、iout0《3》、iout0《4》、iout0《5》的电流大小，因此pmos管mp4、pmos管mp5、pmos管mp6、pmos管mp7、pmos管mp8、pmos管mp9的漏极输出均为低电平0，由于pmos管mp10的漏极电流大小大于或等于其连接的比特信号iout0《6》的电流大小，因此pmos管mp10的漏极输出均为高电平1，即vbit《6:0》为0000001。
59.当输入电流iin大于1280ua，由于pmos管mp4、pmos管mp5、pmos管mp6、pmos管mp7、pmos管mp8、pmos管mp9和pmos管mp10的漏极电流大小均小于其各自连接的比特信号iout0《0》、iout0《1》、iout0《2》、iout0《3》、iout0《4》、iout0《5》和iout0《6》的电流大小，因此pmos管mp4、pmos管mp5、pmos管mp6、pmos管mp7、pmos管mp8、pmos管mp9、pmos管mp10的漏极输出均为低电平0，即vbit《6:0》为0000000。
60.如图5所示，电流转电压模块包括由nmos管mn5、nmos管mn6、nmos管mn7、nmos管mn8、nmos管mn9、nmos管mn10、nmos管mn11、nmosmn12、nmos管mn13、nmos管mn14、nmos管mn15、nmos管mn16、nmos管mn17、nmos管mn18、nmos管mn19、nmos管mn20、pmos管mp12、pmos管mp13、pmos管mp14、pmos管mp15以及电阻，其中：
61.pmos管mp12的栅极和漏极共同连接所述电流输入模块的第二镜像输出iout1，pmos管mp13的栅极连接pmos管mp12的栅极，pmos管mp12的源极、pmos管mp13的源极、pmos管mp14的源极和pmos管mp15的源极共同接电源；
62.pmos管mp13的漏极连接nmos管mn5的漏极和栅极，nmos管mn5的栅极连接nmos管mn6的栅极、nmos管mn7的栅极、nmos管mn8的栅极、nmos管mn9的栅极、nmos管mn10的栅极、nmos管mn11的栅极、nmosmn12的栅极、nmos管mn13的栅极，nmos管mn5的源极、nmos管mn6的源极、nmos管mn7的源极、nmos管mn8的源极、nmos管mn9的源极、nmos管mn10的源极、nmos管mn11的源极、nmosmn12的源极、nmos管mn13的源极共同接地；
63.nmos管mn14的源极连接nmos管mn7的漏极，nmos管mn14的栅极连接所述电流比较阵列模块的输出vbit《6:0》的比特信号vbit《6》；
64.nmos管mn15的源极连接nmos管mn8的漏极，nmos管mn15的栅极连接所述电流比较
阵列模块的输出vbit《6:0》的比特信号vbit《5》；
65.nmos管mn16的源极连接nmos管mn9的漏极，nmos管mn16的栅极连接所述电流比较阵列模块的输出vbit《6:0》的比特信号vbit《4》；
66.nmos管mn17的源极连接nmos管mn10的漏极，nmos管mn17的栅极连接所述电流比较阵列模块的输出vbit《6:0》的比特信号vbit《3》；
67.nmos管mn18的源极连接nmos管mn11的漏极，nmos管mn18的栅极连接所述电流比较阵列模块的输出vbit《6:0》的比特信号vbit《2》；
68.nmos管mn19的源极连接nmos管mn12的漏极，nmos管mn19的栅极连接所述电流比较阵列模块的输出vbit《6:0》的比特信号vbit《1》；
69.nmos管mn20的源极连接nmos管mn13的漏极，nmos管mn20的栅极连接所述电流比较阵列模块的输出vbit《6:0》的比特信号vbit《0》；
70.nmos管mn6的漏极、nmos管mn14的漏极、nmos管mn15的漏极、nmos管mn16的漏极、nmos管mn17的漏极、nmos管mn18的漏极、nmos管mn19的漏极、nmos管mn20的漏极共同连接pmos管mp14的栅极与漏极，pmos管mp14的栅极连接pmos管mp15的栅极，pmos管mp15的漏极连接电阻的一端和连接电流转电压模块的输出电压vout，电阻另外一端接地。
71.pmos管mp12和pmos管mp13的宽长比为1:1，pmos管mp14和pmos管mp15的宽长比为1:1，nmos管mn5、nmos管mn6、nmos管mn7、nmos管mn8、nmos管mn9、nmos管mn10、nmos管mn11、nmosmn12、nmos管mn13的宽长比为16：1：1：2：4：8：16：32：64。因此，pmos管mp12和pmos管mp13的漏极电流大小相同，且均与输入电流iin大小相同；又pmos管mp13的漏极与nmos管mn5的漏极连接，因此nmos管mn5的漏极电流也与输入电流iin大小相同；因此nmos管mn5、nmos管mn6、nmos管mn7、nmos管mn8、nmos管mn9、nmos管mn10、nmos管mn11、nmosmn12、nmos管mn13的漏极电流比为16：1：1：2：4：8：16：32：64，即nmos管mn5、nmos管mn6、nmos管mn7、nmos管mn8、nmos管mn9、nmos管mn10、nmos管mn11、nmosmn12、nmos管mn13的漏极电流分别为1
×
iin、0.0625
×
iin、0.125
×
iin、0.25
×
iin、0.5
×
iin、1
×
iin、2
×
iin和4
×
iin。当nmos管mn14、nmos管mn15、nmos管mn16、nmos管mn17、nmos管mn18、nmos管mn19、nmos管mn20分别打开时，nmos管mn14、nmos管mn15、nmos管mn16、nmos管mn17、nmos管mn18、nmos管mn19、nmos管mn20的漏极电流分别为0.0625
×
iin、0.125
×
iin、0.25
×
iin、0.5
×
iin、1
×
iin、2
×
iin和4
×
iin。
72.当输入电流小于或等于20ua时，vbit《6:0》＝1111111，此时nmos管mn14、nmos管mn15、nmos管mn16、nmos管mn17、nmos管mn18、nmos管mn19、nmos管mn20全部打开，pmos管mp15的漏极电流为8
×
iin，vout＝8
×
iin
×
r，其中r为电阻阻值，此情况下vout最大值为8
×
20ua
×
r，最小值为0。
73.当输入电流大于20ua、小于或等于40ua时，vbit《6:0》＝0111111，此时nmos管mn20关闭，nmos管mn14、nmos管mn15、nmos管mn16、nmos管mn17、nmos管mn18、nmos管mn19打开，pmos管mp15的漏极电流为：4
×
iin，vout＝4
×
iin
×
r，此情况下vout的最大值为4
×
40ua
×
r，最小值为4
×
20ua
×
r。
74.当输入电流大于40ua、小于或等于80ua时，vbit《6:0》＝0011111，此时nmos管mn19、nmos管mn20关闭，nmos管mn14、nmos管mn15、nmos管mn16、nmos管mn17、nmos管mn18打开，pmos管mp15的漏极电流为：2
×
iin，vout＝2
×
iin
×
r，此情况下vout最大值为2
×
80ua
×
r，最小值为2
×
40ua
×
r。
75.当输入电流大于80ua、小于或等于160ua时，vbit《6:0》＝0001111，此时nmos管mn18、nmos管mn19、nmos管mn20关闭，nmos管mn14、nmos管mn15、nmos管mn16、nmos管mn17打开，pmos管mp15的漏极电流为：1
×
iin，vout＝1
×
iin
×
r，此情况下vout最大值为1
×
160ua
×
r，最小值为1
×
80ua
×
r。
76.当输入电流大于160ua、小于或等于320ua时，vbit《6:0》＝0000111，此时nmos管mn17、nmos管mn18、nmos管mn19、nmos管mn20关闭，nmos管mn14、nmos管mn15、nmos管mn16打开，pmos管mp15的漏极电流为：0.5
×
iin，vout＝0.5
×
iin
×
r，此情况下vout最大值为0.5
×
320ua
×
r，最小值为0.5
×
160ua
×
r。
77.当输入电流大于320ua、小于或等于640ua时，vbit《6:0》＝0000011，此时nmos管mn16、nmos管mn17、nmos管mn18、nmos管mn19、nmos管mn20关闭，nmos管mn14、nmos管mn15打开，pmos管mp15的漏极电流为：0.25
×
iin，vout＝0.25
×
iin
×
r，此情况下vout最大值为0.25
×
640ua
×
r，最小值为0.25
×
320ua
×
r。
78.当输入电流大于640ua、小于或等于1280ua时，vbit《6:0》＝0000001，此时nmos管mn15、nmos管mn16、nmos管mn17、nmos管mn18、nmos管mn19、nmos管mn20关闭，nmos管mn14打开，pmos管mp15的漏极电流为：0.125
×
iin，vout＝0.125
×
iin
×
r，此情况下vout最大值为0.125
×
1280ua
×
r，最小值为0.125
×
640ua
×
r。
79.当输入电流大于1280ua时，vbit vbit《6:0》＝0000000，此时nmos管mn14、nmos管mn15、nmos管mn16、nmos管mn17、nmos管mn18、nmos管mn19、nmos管mn20全部关闭，pmos管mp15的漏极电流为：0.0625
×
iin，vout＝0.0625
×
iin
×
r，此情况下vout最小值为0.0625
×
1280ua
×
r。
80.模数转换模块中采用10bit sar adc，对电流转电压模块的输出电压vout进行采样得到10bit数字信号sbit《9:0》,根据vbit《6:0》,以及sbit《9:0》的数值可精确得到被检测的输入电流iin的大小：
81.由sbit《9:0》的数值得到电流转电压模块的输出电压vout的电压值；
82.根据vbit《6:0》的数值得到具体的输入电流iin所属的检测范围以及对应检测范围内电流和电压的计算公式；
83.根据电流转电压模块的输出电压vout的电压值以及电流和电压的计算公式，计算得到输入电流iin的精确值。
84.本发明首先划分电流的检测范围，并在每个检测范围内通过不同的电流和电压的计算公式，将输入电流iin转换成输出电压vout，相比于不划分检测范围，直接将输入电流iin转换成输出电压，通过输出电压确定输入电流iin大小，本发明通过输出电压vout和检测范围共同确定输入电流iin大小，得到的输出电压vout的范围更小，因此能够有效的减小模数转换模块所用adc的bit数，例如采用低成本的10bit sar adc可完成17bit adc的检测精度，减小了芯片成本。也即，模数转换模块所用adc的bit数相同的情况下，通过本发明可以检测更大范围的输入电流iin。
85.基于上述光接收机接收信号强度检测电路，本发明公开了一种光接收机接收信号强度检测方法，包括：
86.通过电流比较阵列模块得到输入电流所属的检测范围；
87.通过电流转电压模块得到输入电流转换成的输出电压值；
88.通过输入电流转换成的输出电压值，结合输入电流所属的检测范围对应的电流和电压的计算公式，计算得到输入电流的值。
89.以上所述仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。