半导体结构的制作方法与流程

技术特征：
1.一种半导体结构的制作方法，其特征在于，包括：提供基底；在所述基底上形成具有第一掩膜图案的第一掩膜层，以所述第一掩膜层为掩膜刻蚀所述基底形成有源区；在所述有源区上形成若干分立的位线；在所述位线侧壁依次堆叠形成第一间隔层和第二间隔层；在相邻所述第二间隔层之间形成牺牲层；在所述牺牲层上形成具有第二掩膜图案的第二掩膜层，且所述第一掩膜图案和所述第二掩膜图案互补；以所述第二掩膜层为掩膜刻蚀所述牺牲层，形成多个接触孔结构；刻蚀所述第一间隔层，以在所述第二间隔层和所述位线之间形成空隙。2.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述第二间隔层还形成于所述位线顶部；在刻蚀所述第一间隔层之前，还包括：刻蚀去除位于高于所述位线顶部的所述第二间隔层，以暴露出所述第一间隔层。3.根据权利要求1所述的半导体结构的制作方法，其特征在于，还包括：在所述位线侧壁和所述第一间隔层之间形成第三间隔层，且所述第三间隔层的材料与所述第一间隔层的材料不同，所述第一间隔层的材料与所述第二间隔层的材料不同。4.根据权利要求3所述的半导体结构的制作方法，其特征在于，所述第一间隔层和所述第三间隔层还形成于所述位线顶部；在形成所述牺牲层之前，还包括：去除位于所述位线顶部的第二间隔层，以暴露出所述第一间隔层。5.根据权利要求3所述的半导体结构的制作方法，其特征在于，所述第一间隔层和所述第三间隔层还形成于所述位线顶部；在形成所述牺牲层之后，还包括：去除位于所述位线顶部的第二间隔层，以露出所述第一间隔层。6.根据权利要求1所述的半导体结构的制作方法，其特征在于，还包括：形成盖层，且所述盖层封住所述空隙。7.根据权利要求6所述的半导体结构的制作方法，其特征在于，形成所述盖层的工艺步骤包括：形成覆盖所述位线顶部以及所述第二隔离层顶部的所述盖层，且所述盖层还位于所述接触孔结构底部；在向所述接触孔结构中填充导电材料之前，去除位于所述接触孔结构底部的所述盖层。8.根据权利要求6所述的半导体结构的制作方法，其特征在于，形成所述盖层之前，还包括：向所述接触孔结构中填充导电材料形成接触结构，且所述接触结构位于所述位线和所述第二间隔层的顶部；在去除高于所述第二间隔层顶部的所述接触结构之后，在所述位线顶部以及所述第二间隔层的顶部形成盖层。9.根据权利要求1所述的半导体结构的制作方法，其特征在于，形成所述第一掩膜图案和所述第二掩膜图案的光掩模版相同。10.根据权利要求9所述的半导体结构的制作方法，其特征在于，所述第一掩膜图案包括长条状图形，所述第二掩膜图案包括长条状开口。11.根据权利要求10所述的半导体结构的制作方法，其特征在于，所述长条状图形和所述长条状开口的大小和形状一致，且在所述基底上的投影重叠。
12.根据权利要求9所述的半导体结构的制作方法，其特征在于，利用第一光掩膜版和第二光掩膜版形成所述第一掩膜图案；利用所述第一光掩膜版和所述第二光掩膜版形成所述第二掩膜图案。13.根据权利要求12所述的半导体结构的制作方法，其特征在于，所述利用第一光掩膜版和第二光掩膜版形成所述第一掩膜图案，包括：在所述基底上形成未图案化的所述第一掩膜层；利用第一光掩膜版在所述第一掩膜层上形成沿第一方向延伸的第一光刻胶线条；利用所述第一光刻胶线条刻蚀所述第一掩膜层形成第一掩膜线条；利用第二光掩膜版在所述第一掩膜线条上形成沿第二方向延伸的第二光刻胶线条；利用所述第二光刻胶线条刻蚀所述第一掩膜线条形成所述长条状图形。14.根据权利要求13所述的半导体结构的制作方法，其特征在于，所述利用第一光掩膜版和第二光掩膜版形成所述第二掩膜图案，包括：在所述牺牲层上形成未图案化的第二掩膜层；在所述第二掩膜层上形成第三掩膜层；利用第一光掩膜版在所述第三掩膜层上形成沿第一方向延伸的第一光刻胶开口；利用所述第一光刻胶开口刻蚀所述第三掩膜层形成第一掩膜开口；利用第二光掩膜版在所述第一掩膜开口上形成沿第二方向延伸的第二光刻胶开口；利用所述第二光刻胶开口和所述第一掩膜开口刻蚀所述第二掩膜层形成所述长条状开口。15.根据权利要求14所述的半导体结构的制作方法，其特征在于，形成所述第一光刻胶线条和所述第一光刻胶开口的光刻胶性质不同；形成所述第二光刻胶线条和所述第二光刻胶开口的光刻胶性质不同。16.根据权利要求10所述的半导体结构的制作方法，其特征在于，还包括：在所述长条状图形侧壁形成修复层。17.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述第二掩膜图案在所述基底上的投影完全覆盖所述第一掩膜图案在所述基底上的投影。18.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述第二掩膜图案的延伸方向与第一掩膜图案的延伸方向的夹角小于30度。19.根据权利要求1所述的半导体结构的制作方法，其特征在于，形成所述第一掩膜图案和所述第二掩膜图案的方法包括：双重图案自对准工艺和反向双重图案自对准工艺中的一种或其组合。

技术总结
本发明实施例提供一种半导体结构的制作方法，包括：提供基底；在基底上形成具有第一掩膜图案的第一掩膜层，以第一掩膜层为掩膜刻蚀基底形成有源区；在有源区上形成若干分立的位线；在位线侧壁依次堆叠形成第一间隔层和第二间隔层；在相邻第二间隔层之间形成牺牲层；在牺牲层上形成具有第二掩膜图案的第二掩膜层，且第一掩膜图案和第二掩膜图案互补；以第二掩膜层和位线为掩膜刻蚀牺牲层，形成多个接触孔结构；刻蚀第一间隔层，以在第二间隔层和位线之间形成空隙。本发明实施例有利于降低半导体结构的制作成本和提高半导体结构的电学性能。结构的制作成本和提高半导体结构的电学性能。结构的制作成本和提高半导体结构的电学性能。


技术研发人员：张魁 应战
受保护的技术使用者：长鑫存储技术有限公司
技术研发日：2020.09.18
技术公布日：2022/3/18