传感器感应图像降噪处理方法、系统、装置及存储介质与流程

1.本发明涉及人工智能技术领域，尤其是一种传感器感应图像降噪处理方法、系统、装置及存储介质。


背景技术：

2.基于电容像素阵列的传感器，通常是利用电容像素在外界感知下产生寄生电容而改变电容值，再利用测量电路将改变后的电容值测量出来转成数字量，然后交由处理器，由处理器对每个电容像素点所得到的代表电容值信息的数字量数据进行图像算法的处理计算得到结果。利用自动编码器算法可以实现例如风格学习、图像去噪等处理方法，其中基于卷积神经网络的编码器具有更好的二维表达能力而适用于图像。然而自然界中传感器获得的数据通常具有噪声，且测量每个像素点的电容值需要多次读取步骤和相应的电路，获得其数字量形式的数据需要较多的计算时间和较大存储空间，将整个图像的电容值进行神经网络算法计算也存在较大的算力需求，因此如何将卷积自动编码器与电容传感器相结合以实现传感器感知图像的降噪处理并提高降噪处理的效率是当前亟需解决的问题。


技术实现要素：

3.本发明的目的在于至少一定程度上解决现有技术中存在的技术问题之一。
4.为此，本发明实施例的一个目的在于提供一种传感器感应图像降噪处理方法，该方法利用电容的电学特性使用模拟电容值参与运算，可以有效简化电路资源、加快神经网络中的计算过程，可实现传感器感应图像的降噪处理，并且在硬件映射时有利于加快计算速度、降低数据带宽以及简化硬件资源，降低了对系统存储空间和算力的要求，提高了传感器感应图像的降噪处理效率。
5.本发明实施例的另一个目的在于提供一种传感器感应图像降噪处理系统。
6.为了达到上述技术目的，本发明实施例所采取的技术方案包括：
7.第一方面，本发明实施例提供了一种传感器感应图像降噪处理方法，包括以下步骤：
8.获取传感器感应图像的第一阵列数据，对所述第一阵列数据添加高斯噪声得到第二阵列数据；
9.对所述第二阵列数据进行函数关系转换，得到像素电容阵列，进而将所述像素电容阵列输入到预先训练好的卷积神经网络中；
10.通过所述卷积神经网络的卷积层对所述像素电容阵列进行卷积计算，得到传感器电荷量阵列；
11.对所述传感器电荷量阵列进行数据缩放得到第三阵列数据，并通过所述卷积神经网络的激活函数对所述第三阵列数据进行非线性变换得到第四阵列数据，进而对所述第四阵列数据进行归一化处理得到第五阵列数据；
12.通过所述卷积神经网络的解码层对所述第五阵列数据进行解码处理得到降噪后
的传感器感应图像。
13.进一步地，在本发明的一个实施例中，所述第二阵列数据通过下式计算得到：
14.p(ij)＝[1 σ(noise)
×
randn(0,1)]q(ij)
[0015]
其中，p(ij)表示所述第二阵列数据中第i行第j列的数据，q(ij)表示所述第一阵列数据中第i行第j列的数据，σ(noise)表示预设的噪声系数，randn(0,1)表示由中心为0、方差为1的高斯函数产生的随机数。
[0016]
进一步地，在本发明的一个实施例中，所述像素电容阵列通过下式计算得到：
[0017]
c(ij)＝[p(ij)
×
c0]/[p(ij) c0]
[0018]
其中，c(ij)表示所述像素电容阵列中第i行第j列的数据，p(ij)表示所述第二阵列数据中第i行第j列的数据，c0表示传感器原始电容。
[0019]
进一步地，在本发明的一个实施例中，所述通过所述卷积神经网络的卷积层对所述像素电容阵列进行卷积计算，得到传感器电荷量阵列这一步骤，其具体为：
[0020]
根据预设的第一权重参数对所述像素电容阵列进行卷积计算，得到所述传感器电荷量阵列；
[0021]
其中，所述第一权重参数用于表征施加在传感器像素电容上的电压值。
[0022]
进一步地，在本发明的一个实施例中，所述对所述传感器电荷量阵列进行数据缩放得到第三阵列数据，并通过所述卷积神经网络的激活函数对所述第三阵列数据进行非线性变换得到第四阵列数据，进而对所述第四阵列数据进行归一化处理得到第五阵列数据这一步骤，其具体包括：
[0023]
将所述传感器电荷量阵列除以预设的缩放因子得到第三阵列数据，所述缩放因子为ck×vlsb
，其中，ck表示预设的等效电容结构的电容值，v
lsb
表示预设的模数转换器精度；
[0024]
通过预设的激活函数对所述第三阵列数据进行非线性变换得到第四阵列数据，所述激活函数为sigmoid函数、tanh函数以及relu函数中的一种；
[0025]
通过批归一化方法对所述第四阵列数据进行归一化处理得到第五阵列数据。
[0026]
进一步地，在本发明的一个实施例中，所述通过所述卷积神经网络的解码层对所述第五阵列数据进行解码处理得到降噪后的传感器感应图像这一步骤，其具体包括：
[0027]
根据预设的第二权重参数通过反卷积算法对所述第五阵列数据进行初步解码处理，得到第六阵列数据；
[0028]
通过预设的激活函数对所述第六阵列数据进行非线性变换得到第七阵列数据；
[0029]
根据预设的第三权重参数通过反卷积算法对所述第七阵列数据进行深度解码处理，得到降噪后的传感器感应图像。
[0030]
进一步地，在本发明的一个实施例中，所述传感器感应图像降噪处理方法还包括训练卷积神经网络的步骤，其具体包括：
[0031]
确定训练数据集，将所述训练数据集输入到所述卷积神经网络，得到降噪处理结果；
[0032]
根据所述降噪处理结果和所述训练数据集确定所述卷积神经网络的损失值；
[0033]
根据所述损失值通过反向传播算法更新所述卷积层和所述解码层的权重参数；
[0034]
当损失值达到预设的第一阈值或迭代次数达到预设的第二阈值，停止训练，得到训练好的卷积神经网络。
[0035]
第二方面，本发明实施例提出了一种传感器感应图像降噪处理系统，包括：
[0036]
噪声添加模块，用于获取传感器感应图像的第一阵列数据，对所述第一阵列数据添加高斯噪声得到第二阵列数据；
[0037]
像素电容阵列确定模块，用于对所述第二阵列数据进行函数关系转换，得到像素电容阵列，进而将所述像素电容阵列输入到预先训练好的卷积神经网络中；
[0038]
卷积计算模块，用于通过所述卷积神经网络的卷积层对所述像素电容阵列进行卷积计算，得到传感器电荷量阵列；
[0039]
数据变换模块，用于对所述传感器电荷量阵列进行数据缩放得到第三阵列数据，并通过所述卷积神经网络的激活函数对所述第三阵列数据进行非线性变换得到第四阵列数据，进而对所述第四阵列数据进行归一化处理得到第五阵列数据；
[0040]
解码模块，用于通过所述卷积神经网络的解码层对所述第五阵列数据进行解码处理得到降噪后的传感器感应图像。
[0041]
第三方面，本发明实施例提供了一种传感器感应图像降噪处理装置，包括：
[0042]
至少一个处理器；
[0043]
至少一个存储器，用于存储至少一个程序；
[0044]
当所述至少一个程序被所述至少一个处理器执行时，使得所述至少一个处理器实现上述的一种传感器感应图像降噪处理方法。
[0045]
第四方面，本发明实施例还提供了一种计算机可读存储介质，其中存储有处理器可执行的程序，所述处理器可执行的程序在由处理器执行时用于执行上述的一种传感器感应图像降噪处理方法。
[0046]
本发明的优点和有益效果将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到：
[0047]
本发明实施例对传感器感应图像的第一阵列数据添加高斯噪声得到第二阵列数据，然后对第二阵列数据进行函数关系转换得到像素电容阵列，再将该像素电容阵列输入到训练好的卷积神经网络中，通过卷积层对该像素电容阵列进行卷积计算得到传感器电荷量阵列，再对该传感器电荷量阵列进行数据缩放得到第三阵列数据，对第三阵列数据进行非线性变换和归一化处理得到第五阵列数据，最后通过解码层解码得到降噪后的传感器感应图像。本发明实施例利用电容的电学特性使用模拟电容值参与运算，可以有效简化电路资源、加快神经网络中的计算过程，可实现传感器感应图像的降噪处理，并且在硬件映射时有利于加快计算速度、降低数据带宽以及简化硬件资源，降低了对系统存储空间和算力的要求，提高了传感器感应图像的降噪处理效率。
附图说明
[0048]
为了更清楚地说明本发明实施例中的技术方案，下面对本发明实施例中所需要使用的附图作以下介绍，应当理解的是，下面介绍中的附图仅仅为了方便清晰表述本发明的技术方案中的部分实施例，对于本领域的技术人员来说，在无需付出创造性劳动的前提下，还可以根据这些附图获取到其他附图。
[0049]
图1为本发明实施例提供的一种传感器感应图像降噪处理方法的步骤流程图；
[0050]
图2为本发明实施例提供的卷积神经网络的训练及降噪处理流程示意图；
[0051]
图3为本发明实施例提供的电容传感器受外界刺激引入寄生电容的示意图；
[0052]
图4为本发明实施例提供的像素电容阵列的计算过程示意图；
[0053]
图5为本发明实施例提供的卷积计算过程示意图；
[0054]
图6为本发明实施例提供的编码解码过程示意图；
[0055]
图7为本发明实施例提供的一种传感器感应图像降噪处理系统的结构框图；
[0056]
图8为本发明实施例提供的一种传感器感应图像降噪处理装置的结构框图。
具体实施方式
[0057]
下面详细描述本发明的实施例，实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。对于以下实施例中的步骤编号，其仅为了便于阐述说明而设置，对步骤之间的顺序不做任何限定，实施例中的各步骤的执行顺序均可根据本领域技术人员的理解来进行适应性调整。
[0058]
在本发明的描述中，多个的含义是两个或两个以上，如果有描述到第一、第二只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。此外，除非另有定义，本文所使用的所有的技术和科学术语与本技术领域的技术人员通常理解的含义相同。
[0059]
电容像素阵列传感器中，通常利用外部感应产生寄生电容，使电容像素的电容值改变，用特点电路测量出每个像素点的电容值转换成数字量数据传递给处理器作为输入特征图像，再经过处理器中一系列神经网络算法计算，得到经过优化处理的输出图像。其中，对每个电容值的读取和转换为数字量需要大量时间、对电容阵列图像数据进行存储要求存储空间、进行图像数据识别计算涉及大量卷积计算。
[0060]
本发明实施例以电容结构的指纹传感器为例进行算法描述和电路映射，电容式指纹传感器由电容阵列组成，每个单元称为一个像素，每个电容的初始电容值为c0。当指纹按压在传感器上时，手指给每个电容都带来了寄生电容，其中寄生电容的大小与手指上皮细胞层到传感器的距离有关，即手指的沟槽指纹信息会给传感器带来寄生电容信息，寄生电容与初始电容串联，进而改变每个像素电容值。如图3所示为本发明实施例提供的电容传感器受外界刺激引入寄生电容的示意图，波浪曲线表示手指表皮，虚线框内的电容ci表示手指引入的寄生电容，虚框外的电容c0表示原始电容，电容形成串联结构，并且寄生电容的非串联节点连接电平地。
[0061]
参照图1，本发明实施例提供了一种传感器感应图像降噪处理方法，具体包括以下步骤：
[0062]
s101、获取传感器感应图像的第一阵列数据，对第一阵列数据添加高斯噪声得到第二阵列数据。
[0063]
具体地，第一阵列数据为二维阵列数据，用于模拟表示电容阵列传感器在感应外界时引入的寄生电容。
[0064]
进一步作为可选的实施方式，第二阵列数据通过下式计算得到：
[0065]
p(ij)＝[1 σ(noise)
×
randn(0,1)]q(ij)
[0066]
其中，p(ij)表示第二阵列数据中第i行第j列的数据，q(ij)表示第一阵列数据中
第i行第j列的数据，σ(noise)表示预设的噪声系数，randn(0,1)表示由中心为0、方差为1的高斯函数产生的随机数。
[0067]
具体地，对第一阵列数据进行高斯噪声添加处理，具体为将第一阵列数据的每个数据都乘以[1 (noise)
×
randn(0,1)]，这样可以模拟现实电路中电容阵列接收外界信息时存在的噪声，使寄生电容值有微量噪声波动。
[0068]
s102、对第二阵列数据进行函数关系转换，得到像素电容阵列，进而将像素电容阵列输入到预先训练好的卷积神经网络中。
[0069]
具体地，对第二阵列数据进行电容串联公式转换，输出的像素电容阵列对应于寄生电容和原始电容串联后的总电容，映射到电路上为电容阵列传感器接收外界信息产生寄生电容，寄生电容与原始电容形成串联结构，因此应用电容串联公式计算出像素总电容。
[0070]
进一步作为可选的实施方式，像素电容阵列通过下式计算得到：
[0071]
c(ij)＝[p(ij)
×
c0]/[p(ij) c0]
[0072]
其中，c(ij)表示像素电容阵列中第i行第j列的数据，p(ij)表示第二阵列数据中第i行第j列的数据，c0表示传感器原始电容。
[0073]
具体地，计算得到的像素电容阵列中每一个数据都对应着寄生电容与原始电容的串联电容值。如图4为本发明实施例提供的像素电容阵列的计算过程示意图，通过对第一阵列数据加噪声得到第二阵列数据，再对第二阵列数据进行数据变换得到像素电容阵列。
[0074]
s103、通过卷积神经网络的卷积层对像素电容阵列进行卷积计算，得到传感器电荷量阵列。
[0075]
具体地，卷积层输入的是经过电容串联公式转换得到的像素电容阵列，卷积核权重对应于施加在像素电容阵列上的电压，输出对应于像素电容阵列上的电荷量，卷积过程相当于在电容上施加电压，然后得到电荷量的数值。卷积计算用于实现对传感器感应图像的编码处理。
[0076]
进一步作为可选的实施方式，通过卷积神经网络的卷积层对像素电容阵列进行卷积计算，得到传感器电荷量阵列这一步骤，其具体为：
[0077]
根据预设的第一权重参数对像素电容阵列进行卷积计算，得到传感器电荷量阵列；
[0078]
其中，第一权重参数用于表征施加在传感器像素电容上的电压值。
[0079]
具体地，对像素电容施加电压可以收集电荷，将像素的电荷收集到一个统一的电路结构中，可以得到总电荷量，本发明实施例中，卷积层对电容数据进行以电压数据为权重的卷积计算。当对m
×
n个像素进行此处理后，得到电荷量为：
[0080][0081]
其中，v表示第一权重参数，其也可以为阵列形式。
[0082]
上述公式可以模拟卷积窗口的计算，如图5所示为本发明实施例提供的卷积计算过程示意图，通过卷积计算得到传感器电荷量阵列。
[0083]
s104、对传感器电荷量阵列进行数据缩放得到第三阵列数据，并通过卷积神经网络的激活函数对第三阵列数据进行非线性变换得到第四阵列数据，进而对第四阵列数据进
行归一化处理得到第五阵列数据。
[0084]
具体地，读取电荷量的做法可以将电荷量转移到已知容量的电容c_k中，此时电容两端模拟电压为：
[0085]va
＝q/c_k
[0086]
为了读取这个电压需要使用模数转换器将电压转换为数字量，记模数转换器的精度为v
lsb
，则转换后的数字电压数据为：
[0087]vd
＝va/v
lsb
[0088]
本发实施例中，通过数据缩放实现数字电压的转换，然后再通过激活函数进行非线性变换。步骤s104具体包括以下步骤：
[0089]
s1041、将传感器电荷量阵列除以预设的缩放因子得到第三阵列数据，缩放因子为ck×vlsb
，其中，k表示预设的等效电容结构的电容值，v
lsb
表示预设的模数转换器精度；
[0090]
s1042、通过预设的激活函数对第三阵列数据进行非线性变换得到第四阵列数据，激活函数为sigmoid函数、tanh函数以及relu函数中的一种；
[0091]
s1043、通过批归一化方法对第四阵列数据进行归一化处理得到第五阵列数据。
[0092]
具体地，将传感器电荷量阵列除以缩放因子后输出，缩放因子为ck×vlsb
，其中，左边项对应于容值为ck的等效电容结构，电荷量除以电容对应于等效电容两端的电压；右边项对应于使用精度为v
lsb
的模数转换器读取等效电容两端的电压得到的二进制数据。
[0093]
将得到的电压的二进制数据传递到数字处理器进行激活函数的计算，此时不涉及模拟计算和电路参数映射，通过激活函数对第三阵列数据进行非线性变换得到第四阵列数据，再通过批归一化方法对第四阵列数据进行归一化处理，防止数据范围过大使得网络训练时难以收敛。
[0094]
s105、通过卷积神经网络的解码层对第五阵列数据进行解码处理得到降噪后的传感器感应图像。
[0095]
具体地，通过步骤s101至s104可实现对传感器感应图像的编码，解码部分采用两个解码层和一个激活层的结构，对第五阵列数据进行初步解码、激活函数转换、深度解码从而得到降噪处理后的传感器感应图像，输出的图像尺寸与原始传感器感应图像相同。步骤s105具体包括以下步骤：
[0096]
s1051、根据预设的第二权重参数通过反卷积算法对第五阵列数据进行初步解码处理，得到第六阵列数据；
[0097]
s1052、通过预设的激活函数对第六阵列数据进行非线性变换得到第七阵列数据；
[0098]
s1053、根据预设的第三权重参数通过反卷积算法对第七阵列数据进行深度解码处理，得到降噪后的传感器感应图像。
[0099]
具体地，采用解码层预设的第二权重参数对第五阵列数据进行初步解码，可以使用反卷积算法、上采样层(或反池化层)与卷积层的组合算法，得到初步解码处理后的第六阵列数据；对第六阵列数据再次进行激活函数转换，得到第七阵列数据，其中激活函数可以是relu函数、tanh函数、sigmoid函数中的一种；采用解码层预设的第三权重参数对第七阵列数据进行深度解码，可以使用反卷积算法、上采样层(或反池化层)与卷积层的组合算法，得到的降噪后的传感器感应图像。
[0100]
进一步作为可选的实施方式，传感器感应图像降噪处理方法还包括训练卷积神经
网络的步骤，其具体包括：
[0101]
a1、确定训练数据集，将训练数据集输入到卷积神经网络，得到降噪处理结果；
[0102]
a2、根据降噪处理结果和训练数据集确定卷积神经网络的损失值；
[0103]
a3、根据损失值通过反向传播算法更新卷积层和解码层的权重参数；
[0104]
a4、当损失值达到预设的第一阈值或迭代次数达到预设的第二阈值，停止训练，得到训练好的卷积神经网络。
[0105]
具体地，通过前述步骤s101至s105可以完成一个完整的卷积神经网络编码解码的降噪过程，而要实现该卷积神经网络的训练过程还需要计算损失值和更新权重参数。如图2所示为本发明实施例提供的卷积神经网络的训练及降噪处理流程示意图，本发明实施例中，对卷积神经网络进行训练时的数据处理流程与降噪处理时的数据处理流程类似，在此不作赘述，区别之处在于，训练模型时，将得到的降噪处理结果和原始的训练数据集进行损失值的计算，再利用原始的权重参数计算损失值对权重参数的梯度，在调整学习率的情况下更新权重参数，并输出到卷积层和解码层替换原来的权重参数，直至当损失值达到预设的第一阈值或迭代次数达到预设的第二阈值，即可完成训练。
[0106]
如图6所示为本发明实施例提供的编码解码过程示意图，原始传感器感应图像的第一阵列数据经过添加高斯噪声和函数关系转换得到像素电容阵列，像素电容阵列通过卷积计算和数据缩放得到第三阵列数据，第三阵列数据通过非线性变换得到第四阵列数据，从而完成传感器感应图像的编码过程，第四阵列数据通过归一化处理和初步解码处理得到第六阵列数据，第六阵列数据通过非线性变换和深度解码即可得到降噪后的传感器感应图像。
[0107]
以上对本发明的方法步骤进行了说明。可以认识到，本发明实施例利用电容的电学特性使用模拟电容值参与运算，可以有效简化电路资源、加快神经网络中的计算过程，可实现传感器感应图像的降噪处理，并且在硬件映射时有利于加快计算速度、降低数据带宽以及简化硬件资源，降低了对系统存储空间和算力的要求，提高了传感器感应图像的降噪处理效率。
[0108]
参照图7，本发明实施例提供了一种传感器感应图像降噪处理系统，包括：
[0109]
噪声添加模块，用于获取传感器感应图像的第一阵列数据，对第一阵列数据添加高斯噪声得到第二阵列数据；
[0110]
像素电容阵列确定模块，用于对第二阵列数据进行函数关系转换，得到像素电容阵列，进而将像素电容阵列输入到预先训练好的卷积神经网络中；
[0111]
卷积计算模块，用于通过卷积神经网络的卷积层对像素电容阵列进行卷积计算，得到传感器电荷量阵列；
[0112]
数据变换模块，用于对传感器电荷量阵列进行数据缩放得到第三阵列数据，并通过卷积神经网络的激活函数对第三阵列数据进行非线性变换得到第四阵列数据，进而对第四阵列数据进行归一化处理得到第五阵列数据；
[0113]
解码模块，用于通过卷积神经网络的解码层对第五阵列数据进行解码处理得到降噪后的传感器感应图像。
[0114]
上述方法实施例中的内容均适用于本系统实施例中，本系统实施例所具体实现的功能与上述方法实施例相同，并且达到的有益效果与上述方法实施例所达到的有益效果也
相同。
[0115]
参照图8，本发明实施例提供了一种传感器感应图像降噪处理装置，包括：
[0116]
至少一个处理器；
[0117]
至少一个存储器，用于存储至少一个程序；
[0118]
当上述至少一个程序被上述至少一个处理器执行时，使得上述至少一个处理器实现上述的一种传感器感应图像降噪处理方法。
[0119]
上述方法实施例中的内容均适用于本装置实施例中，本装置实施例所具体实现的功能与上述方法实施例相同，并且达到的有益效果与上述方法实施例所达到的有益效果也相同。
[0120]
本发明实施例还提供了一种计算机可读存储介质，其中存储有处理器可执行的程序，该处理器可执行的程序在由处理器执行时用于执行上述一种传感器感应图像降噪处理方法。
[0121]
本发明实施例的一种计算机可读存储介质，可执行本发明方法实施例所提供的一种传感器感应图像降噪处理方法，可执行方法实施例的任意组合实施步骤，具备该方法相应的功能和有益效果。
[0122]
本发明实施例还公开了一种计算机程序产品或计算机程序，该计算机程序产品或计算机程序包括计算机指令，该计算机指令存储在计算机可读存介质中。计算机设备的处理器可以从计算机可读存储介质读取该计算机指令，处理器执行该计算机指令，使得该计算机设备执行图1所示的方法。
[0123]
在一些可选择的实施例中，在方框图中提到的功能/操作可以不按照操作示图提到的顺序发生。例如，取决于所涉及的功能/操作，连续示出的两个方框实际上可以被大体上同时地执行或上述方框有时能以相反顺序被执行。此外，在本发明的流程图中所呈现和描述的实施例以示例的方式被提供，目的在于提供对技术更全面的理解。所公开的方法不限于本文所呈现的操作和逻辑流程。可选择的实施例是可预期的，其中各种操作的顺序被改变以及其中被描述为较大操作的一部分的子操作被独立地执行。
[0124]
此外，虽然在功能性模块的背景下描述了本发明，但应当理解的是，除非另有相反说明，上述的功能和/或特征中的一个或多个可以被集成在单个物理装置和/或软件模块中，或者一个或多个功能和/或特征可以在单独的物理装置或软件模块中被实现。还可以理解的是，有关每个模块的实际实现的详细讨论对于理解本发明是不必要的。更确切地说，考虑到在本文中公开的装置中各种功能模块的属性、功能和内部关系的情况下，在工程师的常规技术内将会了解该模块的实际实现。因此，本领域技术人员运用普通技术就能够在无需过度试验的情况下实现在权利要求书中所阐明的本发明。还可以理解的是，所公开的特定概念仅仅是说明性的，并不意在限制本发明的范围，本发明的范围由所附权利要求书及其等同方案的全部范围来决定。
[0125]
上述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例上述方法的全部或部分步骤。
而前述的存储介质包括：u盘、移动硬盘、只读存储器(rom，read-only memory)、随机存取存储器(ram，random access memory)、磁碟或者光盘等各种可以存储程序代码的介质。
[0126]
在流程图中表示或在此以其他方式描述的逻辑和/或步骤，例如，可以被认为是用于实现逻辑功能的可执行指令的定序列表，可以具体实现在任何计算机可读介质中，以供指令执行系统、装置或设备(如基于计算机的系统、包括处理器的系统或其他可以从指令执行系统、装置或设备取指令并执行指令的系统)使用，或结合这些指令执行系统、装置或设备而使用。就本说明书而言，“计算机可读介质”可以是任何可以包含、存储、通信、传播或传输程序以供指令执行系统、装置或设备或结合这些指令执行系统、装置或设备而使用的装置。
[0127]
计算机可读介质的更具体的示例(非穷尽性列表)包括以下：具有一个或多个布线的电连接部(电子装置)，便携式计算机盘盒(磁装置)，随机存取存储器(ram)，只读存储器(rom)，可擦除可编辑只读存储器(eprom或闪速存储器)，光纤装置，以及便携式光盘只读存储器(cdrom)。另外，计算机可读介质甚至可以是可在其上打印上述程序的纸或其他合适的介质，因为可以例如通过对纸或其他介质进行光学扫描，接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得上述程序，然后将其存储在计算机存储器中。
[0128]
应当理解，本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列(pga)，现场可编程门阵列(fpga)等。
[0129]
在本说明书的上述描述中，参考术语“一个实施方式/实施例”、“另一实施方式/实施例”或“某些实施方式/实施例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施方式或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
[0130]
尽管已经示出和描述了本发明的实施方式，本领域的普通技术人员可以理解：在不脱离本发明的原理和宗旨的情况下可以对这些实施方式进行多种变化、修改、替换和变型，本发明的范围由权利要求及其等同物限定。
[0131]
以上是对本发明的较佳实施进行了具体说明，但本发明并不限于上述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可做作出种种的等同变形或替换，这些等同的变形或替换均包含在本技术权利要求所限定的范围内。