BMC信号接收方法、装置、USB电源及可读存储介质与流程

bmc信号接收方法、装置、usb电源及可读存储介质
技术领域
1.本发明涉及电源技术领域，具体涉及一种bmc信号接收方法、装置、usb电源及可读存储介质。


背景技术：

2.串行总线(universal serial bus，usb)type-c功率传输(power delivery，pd)协议，是一种基于type-c接口的功率传输协议。usb pd协议支持多种电压和电流的组合，最大可支持100w(20v/5a)的功率传输，同时支持供电角色转换，满足绝大部分电子设备供电需求。
3.在usb type-c接口中，以配置信道(configure channel，cc)线作为专用的插拔检测和pd通信通道。其采用半双工通信机制，使用双向标记编码(biphase mark coding，bmc)传输数据。bmc编码属于一种相位调制的编码技术，是将时钟和数据混合在一起传输的编码方法。将使用bms编码的信号称为bms信号。pd协议允许该编码有一定的频率偏差。
4.但在实际应用中，由于发送端与接收端之间存在波特率偏差，且本地时钟精度不同，使得通信信道容易受到传输介质本身负载、电源和地线的高压大电流以及噪声等的影响。通信信道被影响，会使得bmc信号被干扰，引起bmc信号因畸变而失真，最终导致通信失败。


技术实现要素：

5.本发明要解决的问题是：提高bmc信号传输的可靠性。
6.为解决上述问题，本发明实施例提供了一种bmc信号接收方法，所述方法包括：对接收到的bmc信号依次进行模拟滤波及第一级数字滤波，得到第一级数字滤波结果信号；对所述第一级数字滤波信号进行第二级数字滤波，得到第二级数字滤波结果信号；对所述第二级数字滤波结果信号进行采样，得到采样结果信号；对所述采样结果信号进行解码，得到所述bmc信号对应的解码信号；其中，若所述第一级数字滤波结果信号第i比特的预设中间位置，对应于所述第一级数字滤波结果信号第i比特的边缘，则所述第二级数字滤波结果信号的第i比特置起，否则保持为低电平；i为正整数；当i＞1时，所述预设中间位置，是根据所述第一级数字滤波结果信号前一比特的波特率和占空比确定的。
7.本发明实施例还提供了一种bmc信号接收装置，所述装置包括：模拟滤波电路，适于对接收到的bmc信号依次进行模拟滤波；第一级数字滤波电路，适于对模拟滤波后的bmc信号进行第一级数字滤波，得到第一级数字滤波结果信号；第二级数字滤波电路，适于对所述第一级数字滤波信号进行第二级数字滤波，得到第二级数字滤波结果信号；采样电路，适于对所述第二级数字滤波结果信号进行采样，得到采样结果信号；解码电路，适于对所述采样结果信号进行解码，得到所述bmc信号对应的解码信号；其中，若所述第一级数字滤波结果信号第i比特的预设中间位置，对应于所述第一级数字滤波结果信号第i比特的边缘，则所述第二级数字滤波结果信号的第i比特置起，否则保持为低电平；i为正整数；当i＞1时，
所述预设中间位置，是根据所述第一级数字滤波结果信号前一比特的波特率和占空比确定的。
8.本发明实施例还提供了一种usb电源，所述usb电源包括上述任一种所述的bmc信号接收装置。
9.本发明实施例还提供了一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行，以实现上述任一种所述方法的步骤。
10.本发明实施例还提供了一种usb电源，包括存储器和处理器，所述存储器上存储有能够在所述处理器上运行的计算机程序，所述处理器运行所述计算机程序时执行上述任一种所述方法的步骤。
11.与现有技术相比，本发明实施例的技术方案具有以下优点：
12.应用本发明的方案，在第一级数字滤波结果信号第i比特时间的中间位置，对应于第一级数字滤波结果信号第i比特的边缘时，第二级数字滤波结果信号的第i比特才置起，否则保持为低电平，由此可以尽量减少第一级数字滤波结果信号中干扰脉冲对第二级数字滤波的影响，提高bmc信号传输的可靠性。另外，由于第一级数字滤波结果信号第i比特的中间位置，是根据第一级数字滤波结果信号前一比特的波特率和占空比确定的，由此可以基于前一比特的波特率和占空比动态调整当前比特的第二级数字滤波结果，从而避免因发送端和接收端波特率失调或占空比失调导致的通信失败，进一步提高bmc信号传输的可靠性。
附图说明
13.图1是本发明实施例中一种bmc信号接收方法的流程图；
14.图2是bmc信号部分比特长度的示意图；
15.图3是bmc信号无干扰时各信号的一种正常波形示意图；
16.图4是bmc信号有干扰时各信号的一种波形示意图；
17.图5是本发明实施例中一种bmc信号接收装置50的结构示意图；
18.图6是本发明实施例中一种usb电源的结构示意图；
19.图7是本发明实施例中一种bmc信号接收的原理示意图。
具体实施方式
20.bmc编码属于一种相位调制的编码技术，是将时钟和数据混合在一起传输的编码方法。bmc编码的特点是：在每一比特开始时，电平都要进行跳变。在一个比特内采用电平变化来表示逻辑，如果电平在比特中间跳变，则表示逻辑“1”，否则表示逻辑“0”。使用bmc编码，可以让发送端与接收端只需一条数据线就可以将数据正确的传输与接收，并且在收发两端保持很好的同步性。
21.pd协议规定bmc信号传输频率为300k，即每个比特为3.33us。pd协议允许该编码有 /-10％的频率偏差。
22.但在实际应用中，bmc信号会被干扰，被干扰的bmc信号会存在占空比失调和波特率失调的情况，使得bmc信号的上升和下降时间不满足系统要求，最终导致bmc信号畸变、失真，通信失败。
23.针对该问题，本发明提供了一种bmc信号接收方法，在所述方法中，第一级数字滤
波结果信号每一比特的中间位置，可以根据前一比特的波特率和占空比进行动态调整，从而基于前一比特的波特率和占空比，动态调整当前比特的中间位置，并且可以尽量减少第一级数字滤波结果信号中干扰脉冲对第二级数字滤波的影响，可靠性有效提高。
24.为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例作详细地说明。
25.参照图1，本发明实施例提供了一种bmc信号接收方法，所述方法可以包括如下步骤：
26.步骤11，对接收到的bmc信号依次进行模拟滤波及第一级数字滤波，得到第一级数字滤波结果信号。
27.在具体实施中，bmc信号为模拟信号。对bmc信号进行模拟滤波时，可以进行低于30ns的低通滤波，使得低于30ns的bmc信号通过。
28.在一些实施例中，对bmc信号进行低通滤波后，可以再对低通滤波后的bmc信号进行去直流偏移(dc offset)处理，也就是消除交流信号中的直流偏移量，以将bmc信号因直流偏移产生的干扰信号滤除。
29.在具体实施中，对经去直流偏移处理后的bmc信号，可以进行第一级数字滤波。经去直流偏移处理后的bmc信号，在经过第一级数字滤波后，100ns～1000ns范围的毛刺脉冲被过滤。经过第一级数字滤波后，整体延后(latency)几个比特，可以根据编程设置的滤波器深度决定。比如，可以使用4级深度的触发器，进行第一级数字滤波后，经去直流偏移处理后的bmc信号整体延后1-16可编程个比特。第一级数字滤波后，得到的第一级数字滤波结果信号为数字信号。
30.步骤12，对所述第一级数字滤波信号进行第二级数字滤波，得到第二级数字滤波结果信号。
31.其中，若所述第一级数字滤波结果信号第i比特的预设中间位置，对应于所述第一级数字滤波结果信号的边缘，则所述第二级数字滤波结果信号的第i比特置起，否则保持为低电平。i为正整数；当i＞1时，所述预设中间位置，根据所述第一级数字滤波结果信号前一比特的波特率和占空比确定的。
32.在目前的usb通信标准协议中，bmc信号所允许的波特率范围是270kbps到330kbps。波特(baud)即调制速率，指的是有效数据信号调制载波的速率，即单位时间内载波调制状态变化的次数。波特率表示单位时间内传送的码元符号的个数，它是对码元符号传输速率的一种度量，它用单位时间内载波调制状态改变的次数来表示，波特率即指一个单位时间内传输码元符号的个数。码元，比如，二进制码元、十六进制码元等。在数字信号中，一个码元就是一个脉冲信号。
33.在具体实施中，所述第一级数字滤波结果信号第i比特的预设中间位置，并非实际传输过程中第i比特的中间位置，而是根据第i-1比特的波特率估算的中间位置。
34.在本发明的一实施例中，对所述第一级数字滤波信号进行第二级数字滤波，得到第二级数字滤波结果信号，可以包括：检测所述第一级数字滤波结果信号第i比特的边缘，得到边缘检测结果信号；判断所述第一级数字滤波信号第i比特的预设中间位置，是否对应于所述边缘检测结果信号第i比特的边缘脉冲，若是，则所述第二级数字滤波结果信号的第i比特置起，否则保持为低电平。
35.在具体实施中，可以采用多种方法确定第一级数字滤波结果信号第i比特的预设中间位置，此处不作限制。
36.在本发明的一实施例中，可以根据所述第一级数字滤波结果信号前一比特的波特率和占空比，确定所述第一级数字滤波结果信号第i比特的预设中间位置。
37.在具体实施中，可以对接收到的第一级数字滤波结果信号的每一比特进行单独计数。基于每一比特的单独计数结果，可以确定该比特的比特，从而确定该比特的波特率。
38.对于第i比特，可以先根据所述第一级数字滤波结果信号第i-1比特的比特，第一级数字滤波结果信号第i-1比特的波特率，再根据第一级数字滤波结果信号前一比特的占空比，判断是否要调整所述第一级数字滤波结果信号第i比特的波特率，最后根据判断结果确定所述第一级数字滤波结果信号第i比特的计数长度，并得到所述第一级数字滤波信号第i比特的预设中间位置。
39.通常情况下，第一级数字滤波结果信号每一比特的占空比应等于1。因此，在确定第i-1比特的波特率后，若所述第一级数字滤波结果信号前一比特的占空比小于1时，表明前一比特的计数长度大于实际长度，此时应减少所述第一级数字滤波结果信号第i比特的计数长度。若所述第一级数字滤波结果信号前一比特的占空比大于1时，表明前一比特的计数长度小于实际长度，此时应增大所述第一级数字滤波结果信号第i比特的计数长度。若所述第一级数字滤波结果信号前一比特的占空比等于1，表明计数长度等于实际长度，此时将前一比特的计数长度作为第i比特的计数长度即可。
40.比如，当第一级数字滤波结果信号第i-1比特的占空比小于1时，若第i-1比特的计数长度为8，则第i比特的计数长度应小于8。
41.在具体实施中，对第一级数字滤波结果信号的每一比特进行计数时，根据所确定的波特率，应先估算得到第一级数字滤波信号每一比特所需的预设时长，再基于该预设时长，调整计数器的步长，使得第一级数字滤波信号每一比特的计数长度，为偶数个计数器步长。比如，该预设时长为80ns，可以设定计数器步长为10ns，则第一级数字滤波信号每一比特对应计数长度为8个计数器步长。
42.在具体实施中，对于第一级数字滤波信号的每一比特，进行单独计数，比如，第一比特内，计数器从0开始计数，第二比特内，计数器重新从0开始计数。这样，每一比特对应计数长度的中间位置，即第一级数字滤波信号每一比特的预设中间位置。
43.基于第一级数字滤波结果信号前一比特的波特率和占空比，确定当前比特的预设中间位置，按照所确定的预设中间位置，对第一级数字滤波结果信号进行第二级数字滤波，就能够将不满足波特率要求的干扰脉冲滤除，从而使得所得到的第二级数字滤波结果信号就能够满足波特率要求，避免因波特率失调和占空比失调而引起的bcm信号畸变。
44.在具体实施中，对于第一级数字滤波结果信号的任意比特内，在未达到该比特的预设中间位置时，第二级数字滤波结果信号保持低电平。在达到该比特的预设中间位置处时，若此时刚好对应于第一级数字滤波结果信号的边缘，则第二级数字滤波结果信号置起，即由低电平转换为高电平并保持，直至该比特结束。
45.在具体实施中，判断某一时刻是否对应于第一级数字滤波结果信号的边缘，可以通过对第一级数字滤波结果信号进行边缘检测确定。具体地，可以先检测所述第一级数字滤波结果信号的边缘，得到边缘检测结果信号，再判断所述第一级数字滤波信号每一比特
的预设中间位置，是否对应于所述边缘检测结果信号的边缘脉冲，若是，则所述第二级数字滤波结果信号置起，否则保持为低电平。
46.在具体实施中，所述边缘检测结果信号，在未检测到第一级数字滤波结果信号的边缘时，保持低电平，而在检测到第一级数字滤波结果信号的边缘时，由低电平转换为高电平，表现为一边缘脉冲。在到达第一级数字滤波信号每一比特的预设中间位置处时，若同时对应于边缘检测结果信号的边缘脉冲，第二级数字滤波结果信号即置起，否则保持为低电平。
47.在实际应用中，接收端在接收一帧bmc信号过程中，通常会先接收该帧bmc信号对应的前导码，前导码中包括bmc信号的前几个比特。在接收前导码时，可以判断该前导码的每个比特的波特率，是否在允许的波特率范围内。若在允许的波特率范围内，则在接收前导码后，接收相应的bmc信号，否则停止接收后续的bmc信号。
48.在实际应用中，由于接收端存在高阻抗等因素，会使得第一级数字滤波信号中第一比特的占空比与其它比特的占空比不一致。具体地，参照图2，假设第一级数字滤波信号其它比特的长度为1ui，但是高阻抗的存在，使得接收端在接收到第一级数字滤波信号的第一比特时，实际高电平持续时间为tstartdrive。而tstartdrive的存在，使得第一级数字滤波信号的第一比特的长度大于1ui，即与其它比特的比特实际不一致，即占空比失调。
49.考虑到上述情况，为了避免第一级数字滤波信号的第一比特因被误认为干扰脉冲而被过滤，本发明一实施例中，对第一级数字滤波信号的第一比特进行特殊考虑，使得第一级数字滤波信号的第一比特能够被解码输出，从而得到该第一比特携带的数据信息。
50.具体地，可以设置第一级数字滤波信号第一比特对应的第二计数长度，大于所述第一级数字滤波信号其它比特的第一计数长度，由此，使得所述第二级数字滤波结果信号包含所述第一级数字滤波信号的第一比特。比如，当第一计数长度为8个计数步长时，可以设置第二计数长度为10个计数步长。
51.在具体实施中，当i＝1时，所述第一级数字滤波结果信号第一比特的预设中间位置，可以是根据bmc信号所允许的波特率范围(即270kbps～330*kbps)确定的。
52.在本发明的一实施例中，可以根据bmc信号所允许的最大波特率，确定第一级数字滤波结果信号第一比特的预设中间位置，由此使得第二级滤波结果信号最大限度地包含第一比特的信息。比如，bmc信号所允许的最大波特率为330kbps时，第一级数字滤波结果信号第一比特长度＝1/330k≈3.3us。相应地，第一比特的预设中间位置即151.5ns处。
53.在本发明的另一实施例中，也可以是在bmc信号所允许波特率范围的基础上，增加一定的时钟精度容忍度。比如，可以增加3％～5％的时钟精度容忍度，总误差范围可以扩大到15％。此时，允许波特率范围即270*(1-15％)kbps～330(1 15％)*kbps。
54.步骤13，对所述第二级数字滤波结果信号进行采样，得到采样结果信号。
55.在具体实施中，可以在所述第一级数字滤波结果信号每一比特的预设结束位置，判断是否对应于所述第一级数字滤波结果信号的边缘，若是，则对所述第二级数字滤波结果信号进行采样，否则不对所述第二级数字滤波结果信号进行采样。第一级数字滤波结果信号每一比特的预设结束位置同样是根据bmc信号所允许的波特率范围进行预先设定的。
56.所述第一级数字滤波结果信号每一比特的预设中间位置，即所述第一级数字滤波结果信号每一比特的预设开始位置与预设结束位置的中间位置。与第一级数字滤波结果信
号每一比特的预设中间位置类似，第一级数字滤波结果信号每一比特的预设结束位置，也是根据前一比特的波特率确定的。换言之，在基于前一比特的波特率，确定当前比特的波特率后，当前比特的预设中间位置及预设结束位置就是确定的。
57.在具体实施中，若所述第一级数字滤波结果信号第i比特的预设结束位置，对应于所述第一级数字滤波结果信号第i比特的边缘，则对所述第二级数字滤波结果信号的第i比特进行采样，否则不对所述第二级数字滤波结果信号的第i比特进行采样。所得到的采样结果信号，相对于第二级数字滤波结果信号存在一定的延迟。
58.通过设定第一级数字滤波结果信号每一比特的预设结束位置，对第二级数字滤波结果信号进行采样，可以避免第一级数字滤波结果信号的波特率失调和占空比失调而带来的采样错位。
59.步骤14，对所述采样结果信号进行解码，得到所述bmc信号对应的解码信号。
60.在具体实施中，若采样结果信号电平在第一级数字滤波结果信号的每一比特中间跳变，则解码输出逻辑“1”，否则解码输出逻辑“0”。
61.由上述内容可知，本发明实施例中的bmc信号接收方法，通过目的是动态监测波特率和占空比，然后设置合理采样点，保证通信可靠性。
62.下面结合图3及图4进行详细描述：
63.参照图3及图4，clk为本地时钟信号。bmc_in_glitch为第一级数字滤波结果信号，adge_both为边缘检测结果信号，bmc_bitwd_cnt为计数信号，bitone_keep为第二级数字滤波结果信号，rx_bitsample为采样触发信号，rx_bit_dec为采样结果信号。
64.图3为bmc信号无干扰时各信号的正常波形示意图。对第一级数字滤波结果信号bmc_in_glitch的边缘进行检测，得到边缘检测结果信号adge_both。边缘检测结果信号adge_both中对应第一级数字滤波结果信号bmc_in_glitch边缘的位置，表现为边缘脉冲。
65.当检测到第一级数字滤波结果信号bmc_in_glitch的边缘后，对第一级数字滤波结果信号bmc_in_glitch每一比特进行开始计数，如计数信号bmc_bitwd_cnt所示。第一级数字滤波结果信号bmc_in_glitch每一比特对应计数长度为8，计数值为0～7。第一级数字滤波结果信号bmc_in_glitch每一比特的预设中间位置，即计数值3结束位置。
66.在计数值3结束位置之前，第二级数字滤波结果信号bitone_keep保持为低电平。在计数值3结束位置后，若遇到边缘检测结果信号adge_both的边缘脉冲，则第二级数字滤波结果信号bitone_keep置起，直至该比特结束。
67.在第一级数字滤波结果信号bmc_in_glitch每一比特的计数结束位置，采样触发信号rx_bitsample为高电平，以触发对第二级数字滤波结果信号bitone_keep进行采样。
68.当采样触发信号rx_bitsample为高电平时，若遇到边缘检测结果信号adge_both的边缘脉冲，则采样结果信号rx_bit_dec为高电平，否则为低电平。
69.例如，在t1时刻，采样触发信号rx_bitsample为高电平，此时刚好遇到边缘检测结果信号adge_both的边缘脉冲，若第二级数字滤波结果信号bitone_keep为高电平，则采样结果信号rx_bit_dec延迟输出高电平的采样结果。在t2时刻，采样触发信号rx_bitsample为高电平，此时刚好遇到边缘检测结果信号adge_both的边缘脉冲，若第二级数字滤波结果信号bitone_keep为低电平，则采样结果信号rx_bit_dec延迟输出低电平的采样结果。
70.图4为bmc信号有干扰时各信号的波形示意图。参照图4，由于bmc信号存在干扰，使
得第一级数字滤波结果信号bmc_in_glitch在t2时刻存在低电平的干扰脉冲，在t3时刻存在高电平的干扰脉冲。
71.应用本发明实施例中bmc接收方法接收bmc信号时，对第一级数字滤波结果信号bmc_in_glitch的边缘进行检测，得到边缘检测结果信号adge_both。当检测到第一级数字滤波结果信号bmc_in_glitch的边缘后，对第一级数字滤波结果信号bmc_in_glitch每一比特进行开始计数，如计数信号bmc_bitwd_cnt所示。第一级数字滤波结果信号bmc_in_glitch每一比特的预设中间位置，仍然为计数值3结束位置。
72.在计数值3结束位置之前，第二级数字滤波结果信号bitone_keep保持为低电平。此时，即便在t2时刻存在低电平的干扰脉冲，第二级数字滤波结果信号bitone_keep仍保持为低电平，第二级数字滤波结果信号bitone_keep未受到该干扰脉冲的影响，即将该干扰脉冲过滤掉。
73.直到计数值3结束位置，并同时遇到边缘检测结果信号adge_both的边缘脉冲，第二级数字滤波结果信号bitone_keep才置起，直至该比特结束。
74.同理，在t3时刻，由于未遇到边缘检测结果信号adge_both的边缘脉冲则第二级数字滤波结果信号bitone_keep仍保持低电平。由于t3时刻并非该比特的预设结束位置，故采样结果信号rx_bit_dec也为低电平。
75.由此可以看出，采用本发明实施例中bmc信号的接收方法，即便前后比特内存在干扰，也可以被有效过滤，避免由于占空比失调带来的采样错位以及通信波特率失调导致的通信失败。
76.为了使本领域技术人员更好地理解和实现本发明，以下对上述方法对应的用户终端及计算机可读存储介质进行详细描述。
77.参照图5，本发明实施例提供了一种bmc信号接收装置50，所述装置50可以包括：模拟滤波电路51、第一级数字滤波电路52、第二级数字滤波电路53、采样电路54及解码电路55。其中：
78.所述模拟滤波电路51，适于对接收到的bmc信号依次进行模拟滤波；
79.所述第一级数字滤波电路52，适于对模拟滤波后的bmc信号进行第一级数字滤波，得到第一级数字滤波结果信号；
80.所述第二级数字滤波电路53，适于对所述第一级数字滤波信号进行第二级数字滤波，得到第二级数字滤波结果信号；
81.所述采样电路54，适于对所述第二级数字滤波结果信号进行采样，得到采样结果信号；
82.所述解码电路55，适于对所述采样结果信号进行解码，得到所述bmc信号对应的解码信号；
83.其中，若所述第一级数字滤波结果信号第i比特的预设中间位置，对应于所述第一级数字滤波结果信号第i比特的边缘，则所述第二级数字滤波结果信号的第i比特置起，否则保持为低电平；i为正整数；当i＞1时，所述预设中间位置，是根据所述第一级数字滤波结果信号前一比特的波特率和占空比确定的。
84.在本发明的一实施例中，所述第二级数字滤波电路53，可以包括：边缘检测模块531、判断模块532及输出模块533。其中：
85.所述边缘检测模块531，适于检测所述第一级数字滤波结果信号第i比特的边缘，得到边缘检测结果信号；
86.所述判断模块532，适于判断所述第一级数字滤波信号第i比特的预设中间位置，是否对应于所述边缘检测结果信号第i比特的边缘脉冲；
87.所述输出模块533，适于在所述判断模块判定所述第一级数字滤波信号第i比特的预设中间位置，对应于所述边缘检测结果信号的边缘脉冲时，将所输出的第二级数字滤波结果信号第i比特置起，否则保持为低电平。
88.在本发明的一实施例中，所述第二级数字滤波电路53，还可以包括：第一计数存储模块(未示出)及第二计数存储模块(未示出)。其中：
89.所述第一计数存储模块，适于存储所述第一级数字滤波信号中除第一比特外其它比特对应的第一计数长度；
90.所述第二计数存储模块，适于存储预设计数差值；所述预设计数差值与所述第一计数长度的和，为所述第一级数字滤波信号中第一比特对应的第二计数长度。
91.在具体实施中，所述装置50还可以设置计数器(未示出)，所述计数器可以按照所确定的各比特的计数长度，对第一级数字滤波结果信号各比特进行计数。该计数器可以与第一计数存储模块及第二计数存储模块相连接，当对第一级数字滤波结果信号的第一比特进行计数时，从第二计数存储模块中得到第二计数长度，并执行计数操作。当对第一级数字滤波结果信号的其它比特进行计数时，从第一计数存储模块中得到对应的第一计数长度，并执行计数操作。
92.在本发明的一实施例中，所述第一级数字滤波信号第一比特对应的第二计数长度，大于所述第一级数字滤波信号其它比特的第一计数长度，使得所述第二级数字滤波结果信号包含所述第一级数字滤波信号的第一比特。
93.在本发明的一实施例中，当i＝1时，所述第一级数字滤波结果信号第一比特的预设中间位置，是根据bmc信号所允许的最大波特率确定的。
94.在本发明的一实施例中，所述采样电路54，适于当所述第一级数字滤波结果信号第i比特时间的预设结束位置，对应于所述第一级数字滤波结果信号第i比特的边缘时，对所述第二级数字滤波结果信号的第i比特进行采样，否则不对所述第二级数字滤波结果信号的第i比特进行采样。
95.本发明实施例中的bmc信号接收装置50，规避了复杂的模拟电路滤波不易调整的问题，通过数字可编程方式来调整bmc通信鲁棒性。从成本上看，第一级数字滤波电路52，可以是一个4级深度触发器。第二级数字滤波电路53中的计数部分，硬件上可采用6bit的可调宽度计数器和2bit的波特率预设容差范围来计数。所述装置50，接受单比特的翻转，每比特结束计数器清零，同时解码输出对应的0或者1。整体触发器个数在20个内即可完成加噪信号的接收，不需要模拟辅助在现场可编程门阵列(field-programmable gate array，fpga)实测，就可以满足usb协议组织的功率输出确定性测试(power delivery determinstic test)。
96.本发明实施例还提供了一种usb电源，所述usb电源包括上述的bmc信号接收装置50。
97.具体地，参照图6，所述usb电源61，作为供电端，可以通过配置信道与设备端(即发
送端)62进行bmc通信。
98.设备端62发送的bmc信号经配置信道，被usb电源61接收后，先由bmc信号接收装置50对接收到的bmc信号进行解码，解码后的数据传输至协议层(prl)及策略管理层装置(pe)63，由协议层及策略管理层装置63按照传输协议，对解码后的数据去报头、报尾等操作，得到bmc信号中携带的有效信息。bmc信号中携带的有效信息在mcu核(core)64的控制下，经数据选择bus mux存储至相应的存储器65中，比如rom、ram等。
99.在本发明的实施例中，参照图7，在bmc信号接收装置50中，bmc信号经模拟滤波及去dc操作后，依次进行第一级数字滤波及第二级数字滤波，之后解码输出至usb电源61的协议层及策略管理层装置63。
100.在一些实施例中，对bmc信号进行第一级数字滤波时，mcu核64可以通过数字编程的方式，经数据选择器bus mux，将第一级数字滤波电路52的深度发送至第一级数字滤波电路52，以控制第一级数字滤波电路52的深度。对bmc信号进行第二级数字滤波时，mcu核64还可以通过数字编程的方式，经数据选择器bus mux，将第二级数字滤波电路53的波特率发送至第二级数字滤波电路53，以控制第二级数字滤波电路53对当前比特进行滤波的波特率。由此第一级数字滤波电路52可以在mcu核64的控制下，对bmc信号进行第一级数字滤波，第二级数字滤波电路53可以在mcu核64的控制下，对bmc信号进行第二级数字滤波。
101.在本发明的实施例中，mcu核64可以根据前一比特的波特率，自适应地确定当前比特的波特率，并控制第二级数字滤波电路53进行解码。
102.usb电源61还可以包括：其它处理模块，比如，模数转换(adc)电路、数模转换(dac)电路、数字处理模块(digital blocks)、模拟处理模块(analog blocks)等。mcu核64可以经由数据选择器，控制所述其它处理模块，对数据进行其它处理。
103.usb电源61还可以包括：直接存储器访问(direct memory access，dma)控制器66。在dma控制器66的控制下，usb电源61可以实现内部存储器与外部设备之间的直接数据传输，而不需要mcu核64的参与。
104.本发明实施例中的bmc信号接收装置50，可以应用于具有数模混合芯片的usb电源61中，由此可以避免设备端和供电端偏差引起的bmc通信故障，采用本方法可以动态适应外接设备的通信偏差，通过滤波电路算法和动态调整采样点的式，来对接收信号进行二级滤波并恢复数据，可靠性较高。
105.本发明实施例还提供了另一种计算机可读存储介质，其上存储有计算机指令，所述计算机指令运行时执行上述实施例中任一种所述bmc信号接收方法步骤，不再赘述。
106.在具体实施中，所述计算机可读存储介质可以包括：rom、ram、磁盘或光盘等。
107.本发明实施例还提供了一种usb电源，所述usb电源可以包括存储器和处理器，所述存储器上存储有能够在所述处理器上运行的计算机程序，所述处理器运行所述计算机程序时执行上述实施例中任一种所述电子设备的控制方法的步骤，不再赘述。
108.关于上述实施例中描述的各个装置、产品包含的各个模块/单元，其可以是软件模块/单元，也可以是硬件模块/单元，或者也可以部分是软件模块/单元，部分是硬件模块/单元。例如，对于应用于或集成于芯片的各个装置、产品，其包含的各个模块/单元可以都采用电路等硬件的方式实现，或者，至少部分模块/单元可以采用软件程序的方式实现，该软件程序运行于芯片内部集成的处理器，剩余的部分模块/单元可以采用电路等硬件方式实现；
对于应用于或集成于芯片模组的各个装置、产品，其包含的各个模块/单元可以都采用电路等硬件的方式实现，不同的模块/单元可以位于芯片模组的同一组件(例如芯片、电路模块等)或者不同组件中，或者，至少部分模块/单元可以采用软件程序的方式实现，该软件程序运行于芯片模组内部集成的处理器，剩余的部分模块/单元可以采用电路等硬件方式实现；对于应用于或集成于终端的各个装置、产品，其包含的各个模块/单元可以都采用电路等硬件的方式实现，不同的模块/单元可以位于终端内同一组件(例如，芯片、电路模块等)或者不同组件中，或者，至少部分模块/单元可以采用软件程序的方式实现，该软件程序运行于终端内部集成的处理器，剩余的部分模块/单元可以采用电路等硬件方式实现。
109.虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。