电荷泵电路及存储器的制作方法

1.本发明涉及集成电路技术领域，特别是涉及一种电荷泵电路及存储器。


背景技术：

2.在目前的非易失性存储器中，对存储单元进行数据写入和擦除时，都需要高出输入电压较多的编写电压和擦除电压支持。使用电荷泵来提供编写电压和擦除电压是一个比较好的选择，因其小面积的优势广泛用于各种存储器中。普通的差动电荷泵结构在电荷泵时钟切换的时候，会出现电流倒灌的现象，影响电荷泵的效率。


技术实现要素：

3.本发明的主要目的在于提供一种电荷泵电路及存储器，旨在使电荷泵时钟切换时避免电路电流倒灌。
4.为实现上述目的，本发明提供一种电荷泵电路，包括时钟输入单元、第一开关单元、第二开关单元、充放电单元和输出单元；所述时钟输入单元将时钟信号分别输入至所述充放电单元，用以为所述充放电单元充电；所述充放电单元连接于所述第一开关单元和所述第二开关单元，其通过所述时钟输入单元输入的时钟信号分时段控制所述第一开关单元和所述第二开关单元接通/关断；所述第一开关单元连接于输入电压和所述充放电单元，所述第一开关单元导通时，所述输入电压与所述充放电单元接通，以将所述充放电单元的电压恢复至输入电压；所述第二开关单元连接于所述充放电单元和输出单元，当所述第二开关单元接通时，所述充放电单元向输出单元放电，以使所述输出单元向后续电路提供输出电压。
5.优选地，所述充放电模块包括第一电容和第二电容，所述第一电容的一端连接于所述第二开关单元，另一端连接于所述时钟输入单元；所述第二电容的一端连接于所述第二开关单元，另一端连接于所述时钟输入单元；所述第二开关单元包括第一pmos管和第二pmos管，所述第一pmos管的源极连接于所述第一电容的一端，漏极连接于所述输出单元，栅极连接于所述第一开关单元和所述第二电容的一端；所述第二pmos管的源极连接于所述第二电容的一端，漏极连接于所述输出单元，栅极连接于所述第一开关单元和所述第一电容的一端；所述第一pmos管和所述第二pmos管根据所述第一时钟信号和所述第二时钟信号导通/关断，当所述第一pmos管导通时，所述第一电容向所述输出单元放电，当所述第二pmos管导通时，所述第二电容向所述输出单元放电，以使所述输出单元持续为后续电路提供高压的输出电压。
6.优选地，所述第一开关单元包括第一nmos管、第二nmos管、第三nmos管和第四nmos管；所述充放电模块还包括第三电容和第四电容；所述第三电容的一端连接于所述时钟输入单元，另一端连接于所述第一nmos管的栅极、第三nmos管的源极和第四nmos管的栅极；所述第四电容的一端连接于所述时钟输入
单元，另一端连接于所述第二nmos管的栅极、第三nmos管的栅极和第四nmos管的源极；所述第一nmos管、所述第二nmos管、所述第三nmos管和所述第四nmos管的漏极连接于输入电压；所述第一nmos管的源极连接于所述第一电容的一端，当所述第一nmos管导通时，所述电源电源接通所述第一电容的一端并为其恢复至输入电压；所述第二nmos管的源极连接于所述第二电容的一端，当所述第二nmos管导通时，所述输入电压接通所述第二电容的一端并为其恢复至输入电压。
7.优选地，所述时钟输入单元包括具有相位差的第一时钟信号、第二时钟信号、第三时钟信号和第四时钟信号，四个时钟信号分别连接于四个电容，用以分别为四个电容提供时钟信号。
8.优选地，所述时钟输入单元包括具有相位差的第一时钟信号和第二时钟信号；所述第一时钟信号连接于第三电容的另一端，所述第二时钟信号连接于第四电容的另一端，分别为所述第三电容和所述第四电容提供时钟信号；所述时钟输入单元还包括第一反相器和第二反相器：所述第一反相器的输入端接收第一时钟信号，输出端连接于所述第一电容的另一端，为所述第一电容提供第三时钟信号；所述第二反相器的输入端接收第二时钟信号，输出端连接于所述第二电容的另一端，为所述第二电容提供第四时钟信号。
9.优选地，所述第一电容与所述第二电容的电容值相同；所述第三电容和所述第四电容的电容值相同。
10.优选地，输出单元包括第五电容和电路输出端，第五电容为负载电容，其一端接地、另一端连接于第一pmos管、第二pmos管的漏极和电路输出端。
11.本发明还提供一种存储器，包括多个互相级联的如上所述的电荷泵电路，所述多个相互级联的电荷泵电路用于为所述存储器提供编程电压和/或擦除电压。
12.本发明技术方案通过分时段控制所述第一开关单元和所述第二开关单元接通/关断，避免输入电压与输出电压同时与开关单元接通，避免了电荷泵时钟切换时，电流倒灌的现象，提高了电荷泵的效率。
附图说明
13.图1为本发明电荷泵电路的原理示意图图2为本发明电荷泵电路的电路结构示意图；图3为本发明电荷泵电路的时钟信号示意图。
14.本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
15.具体实施方式
16.应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
17.下面结合附图对本发明进一步说明。
18.如图1所示，本发明的电荷泵电路包括时钟输入单元、第一开关单元、第二开关单元、充放电单元和输出单元；所述时钟输入单元将时钟信号分别输入至所述充放电单元，用以为所述充放电单元充电；所述充放电单元连接于所述第一开关单元和所述第二开关单
元，其通过所述时钟输入单元输入的时钟信号分时段控制所述第一开关单元和所述第二开关单元接通/关断；所述第一开关单元连接于输入电压vin和所述充放电单元，所述第一开关单元导通时，所述输入电压vin与所述充放电单元接通，以将所述充放电单元的电压恢复至输入电压vin；所述第二开关单元连接于所述充放电单元和输出单元，当所述第二开关单元接通时，所述充放电单元向输出单元放电，以使所述输出单元向后续电路提供输出电压。
19.如图2所示，在发明本实施例中，充放电模块包括第一电容c1和第二电容c2，第一电容c1的一端连接于第二开关单元，另一端连接于时钟输入单元；第二电容c2的一端连接于第二开关单元，另一端连接于时钟输入单元。第一电容c1和第二电容c2连接于时钟输入单元，当输入的时钟为高时，电容进行充电，当输入的时钟为低时，电容向第二开关单元放电，即当第二开关单元接通时，电容向输出单元放电，以使输出单元向后续电路输出电压。
20.充放电模块还包括第三电容c3和第四电容c4，第三电容c3的一端连接于时钟输入单元、另一端连接于第一开关单元，第四电容c4的一端连接于时钟输入单元、另一端连接于第一开关单元。当时钟输入单元输入的时钟为高时，电容充电；当输入的时钟为低时，电容向第一开关单元放电，以接通第一开关单元，当第一开关单元接通时，输入电压vin向第一电容c1和第二电容c2充电，以使第一电容c1和第二电容c2恢复至输入电压vin。
21.第一开关单元包括第一nmos管m1、第二nmos管m2、第三nmos管m3和第四nmos管m4；第三电容c3的一端连接于时钟输入单元，另一端连接于第一nmos管m1的栅极、第三nmos管m3的源极和第四nmos管m4的栅极；第四电容c4的一端连接于时钟输入单元，另一端连接于第二nmos管m2的栅极、第三nmos管m3的栅极和第四nmos管m4的源极；第一nmos管m1、第二nmos管m2、第三nmos管m3和第四nmos管m4的漏极连接于输入电压vin；第一nmos管m1的源极连接于第一电容c1的一端，当第一nmos管m1导通时，电源电源接通第一电容c1的一端并为其恢复至输入电压vin；第二nmos管m2的源极连接于第二电容c2的一端，当第二nmos管m2导通时，输入电压vin接通第二电容c2的一端并为其恢复至输入电压vin。
22.第二开关单元包括第一pmos管p1和第二pmos管p2，第一pmos管p1的源极连接于第一电容c1的一端，漏极连接于输出单元，栅极连接于第一开关单元和第二电容c2的一端；第二pmos管p2的源极连接于第二电容c2的一端，漏极连接于输出单元，栅极连接于第一开关单元和第一电容c1的一端；当第一pmos管p1导通时，第一电容c1向输出单元放电，当第二pmos管p2导通时，第二电容c2向输出单元放电，以使输出单元持续为后续电路提供高压的输出电压。
23.在另一些实施例中，若后续电路需要降压电压输出，也可以通过第一开关单元采用pmos管、第二开关单元采用nmos管来实现，本领域技术人员可根据场效应管的特性对应修改场效应管和其余元器件的连接关系即可。
24.时钟输入单元包括带相位差的第一时钟信号clk1、第二时钟信号clk2、第三时钟信号clk3和第四时钟信号clk4，四个时钟信号分别连接于四个电容，用以分别为四个电容提供时钟信号。四个时钟信号互不重叠，以便分时段控制第一开关单元和第二开关单元的接通/关断。
25.在具体实施例中：第一nmos管m1、第二nmos管m2、第三nmos管m3和第四nmos管m4的漏极连接于输入电压vin；第一nmos管m1的栅极通过连接第三电容c3接收第一时钟信号clk1，源极连接于第
一电容c1、第一pmos管p1的源极和第二pmos管p2的栅极（即点sw1）；第二nmos管m2的栅极通过连接第四电容c4接收第二时钟信号clk2，源极连接于第二电容c2、第二pmos管p2的源极和第一pmos管p1的栅极（即点sw2）；第一nmos管m1和第二nmos管m2用于为点sw1和点sw2恢复电压状态的开关，当第一nmos管m1接通时，输入电压vin接通点sw1，当第二nmos管m2接通时，输入电压vin接通点sw2。
26.第三nmos管m3的栅极通过连接第四电容c4接收第二时钟信号clk2，源极通过连接第三电容c3接收第一时钟信号clk1；第四nmos管m4的栅极通过连接第三电容c3接收第一时钟信号clk1，源极通过连接第四电容c4接收第二时钟信号clk2。第三nmos管m3和第四nmos管m4是用于为第一nmos管m1和第二nmos管m2的栅极恢复状态的开关；当第三nmos管m3接通时，输入电压vin与第一nmos管m1的栅极接通，第一nmos管m1的栅极可恢复至输入电压vin；当第四nmos管m4接通时，输入电压vin与第二nmos管m2的栅极接通，第二nmos管m2的栅极可恢复至输入电压vin。
27.第一pmos管p1和第二pmos管p2的漏极连接于输出单元；第一pmos管p1的源极和第二pmos管p2的栅极还通过连接第一电容c1接收第三时钟信号clk3；第一pmos管p1的栅极和第二pmos管p2的源极还通过连接第二电容c2接收第四时钟信号clk4。第一pmos管p1和第二pmos管p2用于接通或关断电路电荷传输的开关，当第一pmos管p1接通时，第一电容c1向输出单元放电，以使输出单元持续为后续电路提供高压的输出电压；当第二pmos管p2接通时，第二电容c2向输出单元放电，以使输出单元持续为后续电路提供高压的输出电压。
28.在另一些实施例中，时钟输入单元还包括第一反相器inv1和第二反相器inv2，第一反相器inv1的输入端接收第一时钟信号clk1、输出端连接于第一电容c1用以输出第三时钟信号clk3；第二反相器inv2的输入端接收第二时钟信号clk2、输出端连接于第二电容c2用以输出第四时钟信号clk4。第三时钟信号clk3是由第一反相器inv1接收第一时钟信号clk1进行反向后得到的。第四时钟信号clk4是由第二反相器inv2接收第二时钟信号clk2进行反向后得到的。第一时钟信号clk1与第二时钟信号clk2是由外部电路输入的带相位差的差动时钟信号，第三时钟信号clk3为第一时钟信号clk1的反向信号，第四时钟信号clk4为第二时钟信号clk2的反向信号。本发明实施例通过四种不同相位的时钟信号产生死区，避免了电路漏电。同时，通过反相器和带相位差的设置，本发明的时钟输入单元只需由一个时钟产生电路产生时钟、再由延时器和反相器即可满足需求，减少了设计难度、相应减少了电路面积。
29.第一pmos管p1和第二pmos管p2用于接通或关断电路电荷传输的开关；第一nmos管m1和第二nmos管m2是用于为点sw1和点sw2恢复电压状态的开关；第三nmos管m3和第四nmos管m4是用于为第一nmos管m1和第二nmos管m2的栅极恢复状态的开关。
30.输出单元包括第五电容c5和电路输出端vout，第五电容c5为负载电容，其一端接地gnd、另一端连接于第一pmos管p1、第二pmos管p2的漏极和电路输出端vout。
31.如图3所示，本发明技术方案的工作原理过程：在开始状态下：第一时钟信号clk1保持高电平，第二时钟信号clk2保持低电平，此时，第三时钟信号clk3为低电平、第四时钟信号clk4为高电平，第一nmos管m1、第二pmos管p2开启，第一pmos管p1、第二nmos管m2关闭；在第一状态下：第一时钟信号clk1下降，第二时钟信号clk2保持低电平，第三时钟
信号clk3保持低电平，第四时钟信号clk4保持高电平，此时，第一pmos管p1、第二nmos管m2保持关闭状态，第二pmos管p2保持开启状态，第一nmos管m1由于第一时钟信号clk1的下降，由开启状态变为关闭状态；在第二状态下：第一时钟信号clk1保持低电平，第二时钟信号clk2保持低电平，第三时钟信号clk3上升，第四时钟信号clk4保持高电平，此时，点sw1通过第一电容c1充电，第一nmos管m1、第二nmos管m2关闭、第一pmos管p1保持关闭状态，第二pmos管p2由于第三时钟信号clk3的上升，由开启状态变为关闭状态；在第三状态下：第一时钟保持低电平，第二时钟信号clk2上升，第三时钟信号clk3保持高电平，第四时钟信号clk4保持高电平，此时，由于第二时钟信号clk2上升，第二nmos管m2由关闭状态变为开启状态，第一nmos管m1、第一pmos管p1、第二pmos管p2均保持关闭状态；由于第一pmos管p1、第二pmos管p2均保持关闭状态，第二nmos管m2开启时，输出端vout的高压也不会倒灌至输入电压vin，避免电路漏电。
32.在第四状态下：第一时钟信号clk1保持低电平，第二时钟信号clk2保持高电平，第三时钟信号clk3保持高电平，第四时钟信号clk4下降，此时，点sw2的电压通过第二电容c2耦合而电压下降，从而第一pmos管p1开启；此时第二nmos管m2和第一pmos管p1开启，第一nmos管m1、第二pmos管p2均保持关闭状态；点sw1上电荷通过第一pmos管p1传输至电路输出端vout，完成半个周期的电荷传输，点sw2最后稳定在输入电压vin，sw1稳定在输出电压vout；由于pmos管和nmos管分别在不同时段开启，输出端vout的高压不会倒灌至输入电压vin，避免电路漏电。
33.在第五状态下：第一时钟信号clk1保持低电平，第二时钟信号clk2下降，第三时钟信号clk3保持高电平，第四时钟信号clk4保持低电平，由于第二时钟信号clk2下降，使得第二nmos管m2关闭，此时，第一nmos管m1、第二nmos管m2、第二pmos管p2关闭，第一pmos管p1开启；在第六状态下：第一时钟信号clk1保持低电平，第二时钟信号clk2保持低电平，第三时钟信号clk3保持高电平，第四时钟上升，点sw2通过第二电容c2充电，此时第一nmos管m1、第二nmos管m2、第一pmos管p1和第二pmos管p2均关闭；在第七状态下：第一时钟信号clk1上升，第二时钟信号clk2保持低电平，第三是指信号保持高电平，第四时钟信号clk4保持高电平，此时，第一nmos管m1开启，第二nmos管m2、第一pmos管p1和第二pmos管p2均关闭；在第八状态下：第一时钟信号clk1保持高电平，第二时钟信号clk2保持低电平，第三时钟信号clk3下降，第四时钟信号clk4保持高电平，此时点sw1的电压第一电容c1耦合而下降，从而使第二pmos管p2开启。此时第一nmos管m1、第二pmos管p2开启，第二nmos管m2、第一pmos管p1关闭；点sw2上的电荷通过第二pmos管p2传输到电路输出端vout，完成后半个周期的电荷传输。点sw1的电压最后稳定在输入电压vin，点sw2的电压稳定在输出电压vout。
34.电路经第一状态至第八状态，即完成一个周期的工作，第八状态后下一个周期又从第一状态开始，不断重复这个过程，以为后续电路持续提供高压输出。
35.应当理解的是，以上仅为本发明的优选实施例，不能因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。