半导体结构的形成方法及半导体结构与流程

1.本发明涉及半导体技术领域，尤其涉及一种半导体结构的形成方法及半导体结构。


背景技术：

2.现有的动态随机存取存储器(dram)在形成节点接触(nc)的工艺步骤时，为了保证有效节点接触的制程过程中的均匀性，会在边缘部分形成一些无效(dummy)的节点接触，例如伪阵列图案(array like pattern)，但是这些无效的节点接触的孔洞中的氧化硅在后续的制程中会存在一些不稳定的因素，从而造成不必要的器件失效。在实际工艺制程中，虽然有光阻(aos ph)可以盖住相关区域，但是当光阻的覆盖性或者黏附性不佳时，刻蚀溶液(例如氢氟酸，hf)会向外渗透而将氧化层掏去。如果氧化层被掏去，那后面将会完全影响产品阵列的制程工艺，导致多晶硅(poly)以及钨(w)填入，造成位线(bl)方向的位线短路不良或者节点接触方向的节点接触短路不良。


技术实现要素：

3.本发明的一个主要目的在于克服上述现有技术的至少一种缺陷，提供一种能够有效防止位线短路不良及节点接触短路不良的半导体结构的形成方法。
4.本发明的另一个主要目的在于克服上述现有技术的至少一种缺陷，提供一种第二区域的节点接触的稳定性较佳的半导体结构。
5.为实现上述目的，本发明采用如下技术方案：
6.根据本发明的一个方面，提供一种半导体结构的形成方法，其中，包含以下步骤：
7.提供一半导体基底，所述半导体基底具有衬底和设置于所述衬底上的第一氧化材料层，所述第一氧化材料层中包含设置有位线结构的第一区域和位于所述第一区域边缘的第二区域；
8.图形化刻蚀所述第一氧化材料层，去除所述第一区域的部分所述第一氧化材料层和所述第二区域的部分所述第一氧化材料层，以使所述第一区域剩余的所述第一氧化材料层在每个所述位线结构两侧形成氧化线结构，并使所述第二区域剩余的所述第一氧化材料层与所述第一区域之间形成环状的空槽结构；
9.在所述第一区域和所述第二区域回填第二材料，所述第二材料与第一氧化材料层的材料不同，位于所述第一区域的所述第二材料形成隔离线结构，位于所述第二区域的所述第二材料形成环状的无效隔离层；
10.图形化刻蚀去除所述氧化线结构，所述位线结构与两侧的所述隔离线结构共同形成露出所述衬底的通孔结构；
11.在所述通孔结构内形成导电材料层，以此形成半导体结构。
12.根据本发明的其中一个实施方式，对所述第一氧化材料层的图形化刻蚀包含以下步骤：
13.在所述第一氧化材料层上依次设置第二掩膜层和第一掩膜层；
14.图形化刻蚀所述第一掩膜层，形成第一掩膜图案；
15.在所述第一掩膜图案表面和所述第二掩膜层表面设置第二氧化材料层；
16.去除所述第二氧化材料层的位于所述第一掩膜图案顶部与两侧的部分，以形成第二掩膜图案；
17.在位于所述第二区域的所述第二掩膜图案的部分上设置第一光刻胶；
18.利用所述第二掩膜图案刻蚀去除所述第二掩膜层和部分所述第一氧化材料层。
19.根据本发明的其中一个实施方式，图形化刻蚀所述第一掩膜层包含以下步骤：
20.在所述第一掩膜层表面设置第二光刻胶；
21.图形化所述第二光刻胶；
22.利用所述第二光刻胶刻蚀所述第一掩膜层。
23.根据本发明的其中一个实施方式，形成所述第二掩膜图案包含以下步骤：
24.刻蚀去除所述第二氧化材料层的位于所述第一掩膜图案顶部的部分和位于所述第二掩膜层表面的部分；
25.刻蚀去除所述第一掩膜图案。根据本发明的其中一个实施方式，所述第一掩膜层与所述第二氧化材料层的刻蚀选择比大于1。
26.根据本发明的其中一个实施方式，设置所述第一光刻胶包含以下步骤：
27.在所述第一掩膜图案表面覆盖所述第一光刻胶；
28.图形化所述第一光刻胶，去除位于所述第一区域和邻接所述第一区域的一部分所述第二区域的所述第一光刻胶。
29.根据本发明的其中一个实施方式，图形化去除所述氧化线结构的步骤包含：
30.回填所述第二材料之后，在所述第二材料的表面覆盖第三光刻胶；
31.图形化所述第三光刻胶，去除位于所述第一区域的所述第三光刻胶；
32.利用所述第三光刻胶刻蚀，去除各所述氧化线结构。
33.根据本发明的其中一个实施方式，去除各所述氧化线结构，是利用刻蚀溶液冲洗去除所述第一氧化材料层。
34.根据本发明的其中一个实施方式，所述第二材料的材质包含氮化硅。
35.根据本发明的另一个方面，提供一种半导体结构，其中，所述半导体结构包含衬底、多个位线结构、多个隔离线结构、氧化材料层以及无效隔离层；所述衬底具有第一区域和第二区域；所述多个位线结构设置于所述衬底的第一区域；所述多个隔离线结构设置于所述衬底的第一区域，所述隔离线结构位于相邻两个所述位线结构之间，以使所述位线结构两侧分别形成露出所述衬底的通孔结构；所述氧化材料层设置于所述衬底的第二区域的边界部分；所述无效隔离层呈环状并设置于所述衬底的第二区域，所述无效隔离层介于所述第一区域与所述氧化材料层之间。
36.由上述技术方案可知，本发明提出的半导体结构的形成方法及半导体结构的优点和积极效果在于：
37.本发明提出的半导体结构的形成方法，能够在衬底的第二区域上形成呈环状的空槽结构，该空槽结构介于衬底的第一区域与第二区域剩余的氧化材料层之间。本发明在空槽结构内填充不同于氧化材料的第二材料，从而使得第二区域形成环状的介于第一区域与
氧化材料层之间的无效隔离层，使得在经由本发明提出的半导体结构的形成方法制成的半导体结构的节点接触结构中，有效防止位线短路不良及节点接触短路不良，位于第二区域中的节点接触的不稳定性大幅降低，提升半导体结构的稳定性和可靠性。
附图说明
38.通过结合附图考虑以下对本发明的优选实施方式的详细说明，本发明的各种目标、特征和优点将变得更加显而易见。附图仅为本发明的示范性图解，并非一定是按比例绘制。在附图中，同样的附图标记始终表示相同或类似的部件。其中：
39.图1是根据一示例性实施方式示出的一种半导体结构的形成方法的其中一个步骤中的半导体结构的示意图；
40.图2是根据一示例性实施方式示出的一种半导体结构的形成方法的其中另一个步骤中的半导体结构的示意图；
41.图3是根据一示例性实施方式示出的一种半导体结构的形成方法的其中另一个步骤中的半导体结构的示意图；
42.图4是根据一示例性实施方式示出的一种半导体结构的形成方法的其中另一个步骤中的半导体结构的示意图；
43.图5是根据一示例性实施方式示出的一种半导体结构的形成方法的其中另一个步骤中的半导体结构的示意图；
44.图6是根据一示例性实施方式示出的一种半导体结构的形成方法的其中另一个步骤中的半导体结构的示意图；
45.图7是根据一示例性实施方式示出的一种半导体结构的形成方法的其中另一个步骤中的半导体结构的示意图；
46.图8是根据一示例性实施方式示出的一种半导体结构的形成方法的其中另一个步骤中的半导体结构的示意图；
47.图9是根据一示例性实施方式示出的一种半导体结构的形成方法的其中另一个步骤中的半导体结构的示意图；
48.图10是根据一示例性实施方式示出的一种半导体结构的形成方法的其中另一个步骤中的半导体结构的示意图；
49.图11是图10示出的步骤中的半导体结构的俯视图。
50.附图标记说明如下：
51.110.衬底；
52.120.第一氧化材料层；
53.130.位线结构；
54.140.氧化线结构；
55.150.无效隔离层；
56.160.隔离线结构；
57.170.通孔结构；
58.180.空槽结构；
59.210.第一掩膜层；
60.220.第二掩膜层；
61.300.第二光刻胶；
62.400.第二氧化材料层；
63.500.第一光刻胶；
64.600.第二材料；
65.700.第三光刻胶；
66.d1.第一区域；
67.d2.第二区域；
68.m1.第一掩膜图案；
69.m2.第二掩膜图案。
具体实施方式
70.体现本发明特征与优点的典型实施例将在以下的说明中详细叙述。应理解的是本发明能够在不同的实施例上具有各种的变化，其皆不脱离本发明的范围，且其中的说明及附图在本质上是作说明之用，而非用以限制本发明。
71.在对本发明的不同示例性实施方式的下面描述中，参照附图进行，所述附图形成本发明的一部分，并且其中以示例方式显示了可实现本发明的多个方面的不同示例性结构、系统和步骤。应理解的是，可以使用部件、结构、示例性装置、系统和步骤的其他特定方案，并且可在不偏离本发明范围的情况下进行结构和功能性修改。而且，虽然本说明书中可使用术语“之上”、“之间”、“之内”等来描述本发明的不同示例性特征和元件，但是这些术语用于本文中仅出于方便，例如根据附图中所述的示例的方向。本说明书中的任何内容都不应理解为需要结构的特定三维方向才落入本发明的范围内。
72.在该示例性实施方式中，本发明提出的半导体结构的形成方法，是以应用于动态随机存取存储器的节点接触的形成为例进行说明的。本领域技术人员容易理解的是，为将本发明的相关设计应用于其他类型的半导体结构的节点接触的形成工艺中，而对下述的具体实施方式做出多种改型、添加、替代、删除或其他变化，这些变化仍在本发明提出的半导体结构的形成方法的原理的范围内。
73.参阅图1至10，其分别代表性地示出了本发明提出的半导体结构的形成方法的其中一个步骤中的半导体结构的示意图。配合参阅图11，图11中代表性地示出了图10示出的步骤中的半导体结构的俯视图。以下将结合上述附图，对本发明提出的半导体结构的形成方法的各主要组成步骤的工艺、方法和关系进行详细说明。
74.如图1至图10所示，在本实施方式中，本发明提出的半导体结构的形成方法包含以下步骤：
75.提供一半导体基底，半导体基底具有衬底110和设置于衬底110上的第一氧化材料层120，第一氧化材料层120中包含设置有位线结构130的第一区域d1和位于第一区域d1边缘的第二区域d2；
76.图形化刻蚀第一氧化材料层120，去除第一区域d1的部分第一氧化材料层120和第二区域d2的部分第一氧化材料层120，以使第一区域d1剩余的第一氧化材料层120在每个位线结构130两侧形成氧化线结构140，并使第二区域d2域剩余的第一氧化材料层120与第一
区域d1之间形成环状的空槽结构180；
77.在第一区域d1和第二区域d2回填第二材料600，第二材料600与第一氧化材料层120的材料不同，位于第一区域d1的第二材料600形成隔离线结构160，位于第二区域d2的第二材料600形成环状的无效隔离层150；
78.图形化刻蚀去除氧化线结构140，位线结构130与两侧的隔离线结构160共同形成露出衬底110的通孔结构170；
79.在通孔结构170内形成导电材料层，以此形成半导体结构。
80.可选地，如图1至图6所示，在本实施方式中，对第一氧化材料层120的图形化刻蚀可以具体包含以下步骤：
81.在第一氧化材料层120上依次设置第二掩膜层220和第一掩膜层210；
82.图形化刻蚀第一掩膜层210，形成第一掩膜图案m1；
83.在第一掩膜图案m1表面和第二掩膜层220表面设置第二氧化材料层400；
84.去除第二氧化材料层400的位于第一掩膜图案m1顶部与两侧的部分，以形成第二掩膜图案m2；
85.在位于第二区域d2的第二掩膜图案m2的部分上设置第一光刻胶500；
86.利用第二掩膜图案m2刻蚀去除第二掩膜层220和部分第一氧化材料层120。
87.需说明的是，在符合本发明设计构思的任意示例性实施方式中，对第一氧化材料层120的图形化刻蚀，亦可通过其他具体工艺步骤实现，并不以本实施方式为限。
88.具体地，如图1所示，其代表性地示出了半导体结构在“提供一半导体基底”、“设置第一掩膜层210和第二掩膜层220”以及“设置第二光刻胶300”的步骤中的示例性结构。其中，该附图示出的半导体结构包含半导体基底、第一掩膜层210、第二掩膜层220以及图形化的第二光刻胶300。半导体基底包含衬底110、第一氧化材料层120以及多个位线结构130。第一氧化材料层120设置于衬底110的表面，位线结构130设置于第一氧化材料层120的对应于第一区域d1的部分。第二掩膜层220设置于半导体基底(即第一氧化材料层120)的表面。第一掩膜层210设置于第二掩膜层220的表面。第二光刻胶300设置于第一掩膜层210的表面。
89.可选地，在本实施方式中，衬底110可以为硅衬底110。
90.可选地，在本实施方式中，第一氧化层120的材质可以包含氧化硅(sio2)。
91.可选地，在本实施方式中，位线结构130可以包含金属层(例如金属钨，w)、插塞(例如氮化钛，tin)以及保护层(例如氮化硅，si3n4)。
92.可选地，在本实施方式中，第一掩膜层210可以包含多晶硅和氮氧化硅。
93.可选地，在本实施方式中，第二掩膜层220可以包含多晶硅和多晶碳。
94.具体地，如图2所示，其代表性地示出了半导体结构在“形成第一掩膜图案m1”的步骤中的示例性结构。其中，该附图示出的半导体结构包含基底、第二掩膜层220以及第一掩膜图案m1。第一掩膜图案m1即为经由刻蚀剩余的第一掩膜层210。
95.可选地，如图1和图2所示，在本实施方式中，对于“形成第一掩膜图案m1”的步骤而言，其可以具体包含以下步骤：
96.在第一掩膜层210表面覆盖第二光刻胶300；
97.图形化第二光刻胶300，剩余的第二光刻胶300分别对应于各位线结构130以及邻近第二区域d2的边界部分的位置，如图1所示；以及
98.利用第二光刻胶300刻蚀，去除第一掩膜层210的未被第二光刻胶300覆盖的部分，剩余的第一掩膜层210形成第一掩膜图案m1，如图2所示。
99.具体地，如图3所示，其代表性地示出了半导体结构在“设置第二氧化材料层400”的步骤中的示例性结构。其中，该附图示出的半导体结构包含基底、第二掩膜层220、第一掩膜层210的剩余部分(即第一掩膜图案m1)以及第二氧化材料层400。第二氧化材料层400是设置于第一掩膜图案m1的表面和第二掩膜层220(未被第一掩膜图案m1覆盖的部分)的表面。
100.可选地，在本实施方式中，第二氧化材料层400的材质可以包含氧化硅。
101.可选地，在本实施方式中，对于“形成第二掩膜图案m2”的步骤而言，可以包含以下步骤：
102.刻蚀去除第二氧化材料层400的位于第一掩膜图案m1顶部的部分和位于第二掩膜层m2表面(未被第一掩膜图案m1覆盖的部分)的部分；
103.刻蚀去除第一掩膜图案m1，即，剩余的第二氧化材料层400(位于第一掩膜图案m1两侧的部分)形成第二掩膜图案m2。
104.具体地，如图4所示，其代表性地示出了半导体结构在“形成第二掩膜图案m2”的步骤中的示例性结构。其中，该附图示出的半导体结构包含基底以及第二掩膜图案m2。
105.可选地，在本实施方式中，第一掩膜层210与第二氧化材料层400的刻蚀选择比可以大于1。即，在相同的刻蚀条件下(例如刻蚀溶液浓度、温度、刻蚀时间等)，刻蚀溶液对第一掩膜层210的材料的刻蚀速率大于刻蚀溶液对第二氧化材料层400的材料的刻蚀速率。在此基础上，上述的“形成第二掩膜图案m2”包含的两个刻蚀步骤可以采用一次刻蚀工艺完成，无需在两个刻蚀步骤之间形成例如有机硅、光刻胶等图案化工艺所需的其他辅助材料。具体而言，在该“一次刻蚀”工艺中，可以先将第二氧化材料层400的覆盖于第二掩膜层220表面(即未被第一掩膜图案m1覆盖的表面)的部分以及覆盖于第一掩膜图案m1顶部的部分刻蚀去除，然后利用上述第一掩膜层210与第二氧化材料层400的刻蚀选择比大于1的材料特性，选择合适的刻蚀条件，将第一掩膜图案m1直接刻蚀去除，最终剩余的即为第二氧化材料层400的位于第一掩膜图案m1两侧的部分，且第二氧化材料层400剩余的上述部分与第二掩膜层220共同形成第二掩膜图案m2。
106.具体地，如图5所示，其代表性地示出了半导体结构在“设置第一光刻胶500”的步骤中的示例性结构。其中，该附图示出的半导体结构包含基底以及第二掩膜图案m2。
107.可选地，图5所示，在本实施方式中，对于“设置第一光刻胶500”的步骤而言，其具体可以包含以下步骤：
108.在第二掩膜图案m2表面覆盖第一光刻胶500；
109.图形化第一光刻胶500，去除位于第一区域d1的第一光刻胶500，并去除一部分位于第二区域d2的第一光刻胶500，剩余的第一光刻胶500覆盖在第二掩膜图案m2的位于第二区域d2的部分上，且第二掩膜图案m2的被剩余的第一光刻胶500覆盖的部分，与第二掩膜图案m2的位于第一区域的部分之间具有露出第二掩膜层220的空隙。
110.具体地，如图6所示，其代表性地示出了半导体结构在“去除部分第一氧化层120，形成氧化线结构140和空槽结构180”的步骤中的示例性结构。其中，该附图示出的半导体结构包含衬底110、多个位线结构130以及第一氧化材料层120的通过第二掩膜图案m2经由刻
蚀去除后剩余的部分。其中，一部分剩余的第一氧化材料层120位于位线结构130的两侧，形成氧化线结构140，另一部分剩余的第一氧化材料层120位于第二区域d2的边界位置，位于第二区域d2的该部分第一氧化材料层120与第一区域d1之间形成空槽结构180，且该空槽结构180由半导体结构的俯视角度观察，大致呈介于第一区域d1与第二区域d2的边界之间的环状结构。
111.可选地，如图5和图6所示，对于“去除部分第一氧化层120，形成氧化线结构140和空槽结构180”的步骤而言，其具体可以包含以下步骤：
112.利用第二掩膜图案m2刻蚀，去除第一氧化材料层120的未被第二掩膜图案m2(包含覆盖在第二区域d2边界位置的第二掩膜图案m2上的第一光刻胶500)覆盖的部分，剩余的第一氧化材料层120分别位于各位线结构130的两侧以及第二区域d2的边界位置，各氧化线结构140间隔布置，如图6所示。
113.具体地，如图7和图8所示，其代表性地示出了半导体结构在“回填第二材料600，形成隔离线结构160和无效隔离层150”的步骤中的示例性结构。其中，该附图示出的半导体结构包含衬底110、多个位线结构130、多个氧化线结构140、第二区域d2中剩余的第一氧化材料层120以及回填的第二材料600。第二材料600填充于衬底110的对应于第二区域d2的一部分表面上，衬底110的对应于第二区域d2的另一部分(边界位置)表面上为第二区域d2剩余的第一氧化材料层120，从而在第二区域d2形成材质包含第二材料600的无效隔离层150，即，无效隔离层150是填充在快拆结构180的第二材料600形成，因此无效隔离层150大致呈介于第二区域d2边界位置与第一区域d1之间的环状结构。同时，第二材料600还填充于各氧化线结构140的间隙中，从而在各氧化线结构140的间隙中形成材质包含第二材料600的隔离线结构160。
114.可选地，如图7和图8所示，在本实施方式中，对于“回填第二材料600，形成隔离线结构160和无效隔离层150”而言，可以具体包含以下步骤：
115.在通过第二掩膜图案m2和第一光刻胶500对第一氧化材料层120刻蚀之后，在衬底110上覆盖第二材料600，第二材料600覆盖各位线结构130(包含两侧的氧化线结构140)、第二区域d2剩余的第一氧化材料层120以及衬底110的未被上述结构覆盖的表面，如图7所示；
116.刻蚀去除部分第二材料600，具体去除的第二材料600包含位于各位线结构130和第二区域d2剩余的第一氧化材料层120的顶部的一整层的部分。即，剩余的第二材料600填充于各位线结构130之间的间隙(实际是相邻的氧化线结构140之间的间隙)以及空槽结构180内，剩余的填充于各位线结构130之间的间隙内的第二材料600即形成隔离线结构160，剩余的填充于空槽结构180内的第二材料600即形成无效隔离层150，如图8所示。
117.可选地，在本实施方式中，回填的第二材料600的材质可以包含氮化硅。
118.具体地，如图9和图10所示，其代表性地示出了半导体结构在“去除氧化线结构140”的步骤中的示例性结构。其中，该附图示出的半导体结构包含衬底110、多个位线结构130、无效隔离层150、多个隔离线结构160以及第二区域d2的边界位置剩余的第一氧化材料层120。无效隔离层150位于衬底110的第二区域d2的边界与第一区域d1之间，隔离线结构160位于位线结构130的间隙中。
119.可选地，如图9至图10所示，在本实施方式中，对于“去除氧化线结构140”的步骤而言，其具体可以包含以下步骤：
120.在回填第二材料600之后的各位线结构130的表面(包含填充在各间隙和空槽结构180内的第二材料600和第二区域d2的边界位置剩余的第一氧化材料层120的表面)覆盖第三光刻胶700；
121.图形化第三光刻胶700，去除第三光刻胶700的对应于第一区域d1的部分，即无效隔离层150的表面和第二区域d2的边界位置剩余的第一氧化材料层120的表面留有第三光刻胶700，如图9所示；
122.利用第三光刻胶700刻蚀，去除各氧化线结构140(即第一区域d1剩余的第一氧化材料层120)。如图10所示。
123.进一步地，在本实施方式中，对于“去除第一区域d1剩余的第一氧化材料层120”的步骤而言，可以利用刻蚀溶液(例如氢氟酸溶液等)冲洗实现对第一区域d1剩余的第一氧化材料层120的去除。
124.在此应注意，附图中示出而且在本说明书中描述的半导体结构的形成方法仅仅是能够采用本发明原理的许多种形成方法中的几个示例。应当清楚地理解，本发明的原理绝非仅限于附图中示出或本说明书中描述的半导体结构的形成方法的任何细节或任何步骤。
125.基于上述对本发明提出的半导体结构的形成方法的一示例性实施方式的详细说明，以下将配合图10和图11，对本发明提出的半导体结构的一示例性实施方式进行说明。
126.如图10和图11所示，在本实施方式中，本发明提出的半导体结构包含衬底110、多个位线结构130、多个隔离线结构160、氧化材料层(即上述方法实施方式中的第二区域d2的边界位置剩余的第一氧化材料层120)以及无效隔离层150。具体而言，衬底110具有第一区域d1和第二区域d2，第一区域d1和第二区域d2可以分别为衬底110的有效区域和无效区域。多个位线结构130设置于衬底110的第一区域d1。多个隔离线结构160设置于衬底110的第一区域d1，隔离线结构160位于相邻两个位线结构130之间，以使位线结构130两侧分别形成露出衬底110的通孔结构170。氧化材料层设置于衬底110的第二区域d2的边界位置。无效隔离层150设置于衬底110的第二区域d2，并介于第二区域d2的边界位置与第一区域d1之间，即介于氧化材料层与第一区域d1之间，且无效隔离层150大致呈环状结构。其中，隔离线结构160与无效隔离层150的材质可以分别包含不同于氧化材料层的材料，例如氮化硅等。
127.在此应注意，附图中示出而且在本说明书中描述的半导体结构仅仅是能够采用本发明原理的许多种半导体结构中的几个示例。应当清楚地理解，本发明的原理绝非仅限于附图中示出或本说明书中描述的半导体结构的任何细节或半导体结构的任何部件。
128.综上所述，本发明提出的半导体结构的形成方法，能够在衬底的第二区域上形成呈环状的空槽结构，该空槽结构介于衬底的第一区域与第二区域剩余的氧化材料层之间。本发明在空槽结构内填充不同于氧化材料的第二材料，从而使得第二区域形成环状的介于第一区域与氧化材料层之间的无效隔离层，使得在经由本发明提出的半导体结构的形成方法制成的半导体结构的节点接触结构中，有效防止位线短路不良及节点接触短路不良，位于第二区域中的节点接触的不稳定性大幅降低，提升半导体结构的稳定性和可靠性。
129.以上详细地描述和/或图示了本发明提出的半导体结构的形成方法及半导体结构的示例性实施方式。但本发明的实施方式不限于这里所描述的特定实施方式，相反，每个实施方式的组成部分和/或步骤可与这里所描述的其它组成部分和/或步骤独立和分开使用。一个实施方式的每个组成部分和/或每个步骤也可与其它实施方式的其它组成部分和/或
步骤结合使用。在介绍这里所描述和/或图示的要素/组成部分/等时，用语“一个”、“一”和“上述”等用以表示存在一个或多个要素/组成部分/等。术语“包含”、“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。此外，权利要求书及说明书中的术语“第一”和“第二”等仅作为标记使用，不是对其对象的数字限制。
130.虽然已根据不同的特定实施例对本发明提出的半导体结构的形成方法及半导体结构进行了描述，但本领域技术人员将会认识到可在权利要求的精神和范围内对本发明的实施进行改动。