片上系统和调节电压和频率的方法与流程

1.本公开涉及芯片领域，具体而言，涉及一种片上系统和调节电压和频率的方法。


背景技术：

2.集成电路的小型化趋势使得处理器制造商对如何降低功耗充满热情。处理器降低功耗的方法主要有两种：动态电压与频率调节(dynamic voltage and frequency scaling,dvfs)和自适应电压与频率调节(adaptive voltage frequency scaling，avfs)。dvfs根据处理器所运行的应用程序对计算能力的不同需要，动态调节系统的时钟频率和供电电压，从而达到节能的目的。avfs通过传感器实时测量检测数据决定供电电压。
3.对于dvfs系统还是avfs系统而言，操作系统会每隔一个固定时间调整一次时钟频率，通用做法是定义一个独立的定时器，每隔一段时间(例如20ms)发起中断，在该中断服务程序中处理单元会根据预测的下一个调频周期(20ms)的负载情况，并根据负载情况发起调频调压请求。
4.该方案的缺点是：间隔一段时间发起调频调压请求，这个时间间隔如果设定的过长，可能无法满足调频需求，如果设定的过短，又可能由于频繁中断造成系统额外开销，对于系统性能提升，反而得不偿失。


技术实现要素：

5.有鉴于此，本公开的目的是提供一种片上系统和调节电压和频率的方法，以解决现有技术中的问题。
6.第一方面，本公开实施例提供一种片上系统，包括：
7.处理单元，用于以预定时间间隔周期性地发送第一调频调压指令；
8.硬件监测单元，用于在所述预定时间间隔内获取实时的性能检测信号，并根据所述性能检测信号发送第二调频调压指令；
9.调频调压控制器，用于根据所述第一调频调压指令和/或所述第二调频调压指令调整时钟频率和供电电压；
10.片上总线，用于耦接所述处理单元、所述硬件监测单元和所述调频调压控制器。
11.可选地，所述处理单元还用于将所述第一调频调压指令发送给所述硬件监测单元，所述硬件监测单元还用于在接收到所述第一调频调压指令之后，延迟设定时长获取实时的性能检测信号。
12.可选地，所述硬件监测单元还用于：根据所述性能检测信号确定所述处理单元的目标频率，如果所述目标频率与所述第一调频调压指令中的目标频率相同，则不发送所述第二调频调压指令，否则发送所述第二调频调压指令。
13.可选地，所述调频调压控制器包括：
14.仲裁器，用于在同时接收到所述第一调频调压指令和所述第二调频调压指令时，仲裁只将所述第一调频调压指令和所述第二调频调压指令之一发送给调频调压处理单元；
15.调频调压处理单元，用于所述第一调频调压指令或所述第二调频调压指令调节所述时钟频率和所述供电电压。
16.可选地，所述第一调频调压指令或所述第二调频调压指令中包括指示信息，所述仲裁器根据所述指示信息进行仲裁。
17.可选地，当所述第一调频调压指令中包含第一指示信息时，所述仲裁器将所述第一指示信息存储在寄存器中，并在当前以及之后都仲裁只将所述第一调频调压指令发送给所述调频调压处理单元，直到所述第一调频调压指令包含第二指示信息。
18.可选地，当所述第二调频调压指令中包含第三指示信息时，所述仲裁器将所述第三指示信息存储在寄存器中，并在当前以及之后都仲裁只将所述第二调频调压指令发送给所述调频调压处理单元，直到所述第二调频调压指令包含第四指示信息。
19.可选地，所述硬件监测单元根据实时的性能检测信号为所述第二调频调压指令添加指示信息。
20.可选地，所述调频调压处理单元包括：
21.多个寄存器组，用于存储至少一个频率电压对；
22.变频寄存器，用于存储所述目标频率；
23.比较器，用于将所述目标频率与所述至少一个频率电压对分别比较，并输出结果信号；
24.变频生成单元，用于根据所述结果信号生成所述调频信号；
25.电压生成单元，用于根据所述结果信号生成所述调压信号。
26.可选地，所述硬件监测单元还用于统计在先的所述预定时间间隔内所述第二调频调压指令的发送频率并以此调整在后的所述预定时间间隔内所述第二调频调压指令的发送频率。
27.可选地，所述处理单元在执行软件程序的可执行代码时，发送所述第一调频调压指令。
28.第二方面，本公开实施例提供一种调节电压和频率的方法，包括：
29.软件程序按照设定时间间隔周期性地执行对下一周期内的负载状况进行预测，并根据预测结果确定是否发送第一调频调压指令并据此执行；
30.硬件监测单元在所述预定时间间隔内获取实时的性能检测信号，并根据所述性能检测信号确定是否发送第二调频调压指令并据此执行；
31.调频调压控制器根据所述第一调频调压指令或所述第二调频调压指令调节时钟频率和供电电压。
32.可选地，所述软件程序还用于将所述第一调频调压指令发送给所述硬件监测单元，所述硬件监测单元还用于在接收到所述第一调频调压指令之后，延迟设定时长获取实时的性能检测信号。
33.可选地，所述硬件监测单元还用于：根据所述性能检测信号确定所述处理单元要调整到的目标频率，如果所述目标频率与所述第一调频调压指令中的目标频率相同，则不发送所述第二调频调压指令，否则发送所述第二调频调压指令。
34.第三方面，本公开实施例提供一种计算装置，包括：
35.上述任一项所述的片上系统；
36.片外总线；
37.通过所述片外总线与所述片上系统耦接的存储设备；
38.与所述片上系统中的调频调压控制器耦接的电源管理电路。
39.本公开实施例提供的片上系统，在软件程序发送的两个第一调频调压指令之间，通过硬件监测单元决定是否发送第二调频调压指令，由于软件程序是通过预测下一周期内的负载状况来确定是否需要调频，因此可能存在预测不准确的情况，而硬件监测单元通过监测系统性能决定是否发送第二调频调压指令，由此在两个第一调频调压指令之间根据性能监测情况决定是否发送第二调频调压信号，从而有助于解决软件程序对负载状况预测不准确的问题，并能更快地响应系统的调频调压需求。
附图说明
40.通过参考以下附图对本公开实施例的描述，本公开的上述以及其它目的、特征和优点将更为清楚，在附图中：
41.图1是本公开一实施例提供的片上系统的结构示意图；
42.图2是用于示意发送第一调频调压指令和第二调频调压指令的时序关系的时序示意图；
43.图3是本公开另一实施例提供的片上系统的结构示意图；
44.图4和5分别是图1或图3中的调频调压处理单元的两个不同实施例的结构示意图；
45.图6是硬件监测单元的示例性结构图；
46.图7是本公开实施例提供的调节电压和频率的方法的流程图；
47.图8是本公开实施例所应用的通用计算机系统的结构示意图；
48.图9是本公开实施例所应用的嵌入式系统的结构示意图。
具体实施方式
49.以下基于实施例对本公开进行描述，但是本公开并不仅仅限于这些实施例。在下文对本公开的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本公开。为了避免混淆本公开的实质，公知的方法、过程、流程没有详细叙述。另外附图不一定是按比例绘制的。
50.本公开实施例的片上系统
51.图1是本公开实施例所应用的片上系统100的结构示意图。
52.参考图上所示，处理单元101和高速内存103耦接到片上总线102片上总线102例如为axi总线。axi总线是arm公司提出的amba(advanced microcontroller bus architecture)3.0及以上协议中最重要的部分，它是面向于高性能、高带宽、低延迟的片内总线。aix总线将地址/控制和数据相位分离，支持不对齐的数据传输，同时支持突发传输和乱序传输，因此满足了超高性能和复杂的片上系统设计的需求。
53.如图上所示，调频调压控制器103和硬件监测单元104耦接到片上总线102。调频调压控制器103分别与时钟管理单元105、位于片外的电源管理电路211耦接。硬件监测单元104还与调频调压控制器103耦接。
54.片上总线102还与未被示出的接口电路耦接，通过接口电路与片外的外部设备耦
接。外部设备例如可以为文字、音频和视频的输入/输出设备和各种存储器。处理单元101可通过接口电路访问片外的外部设备。不同于设置在片上系统中的高速内存103，位于片外的存储器可以容量更大但速度较慢、成本较低。在一些实现中，高速内存103可以为静态随机存取存储器(sram)，而片外的存储器为dram(动态随机存取存储器)和闪存(flash)存储器。
55.如图上所示，片上系统100还内嵌有基本软件(例如嵌入式控制系统121)和应用程序(例如应用程序a-n)。另有其他的应用程序可以存储在片上系统100之外的存储器中，这些应用程序可以通过接口电路拷贝到片上系统100中的高速内存104中，或者通过接口电路访问片上系统100上的资源。
56.处理单元101负责读取各种指令，并对指令进行译码和执行,例如对来自嵌入式控制系统121、应用程序a-n或其他应用程序的可执行代码进行译码和执行。在本实施例中，处理单元101在执行可执行代码时经由片上总线102按照设定时间间隔周期性地向调频调压控制器103发送第一调频调压指令。
57.硬件监测单元104用于采用硬件方式获取实时的性能检测信号，并根据实时的性能检测信号在设定时间间隔内向调频调压控制器103发送第二调频调压指令，例如，在设定时间间隔内，如果实时的性能检测信号反映出当前系统负载很高，需要提升时钟频率以加快处理，这时发送用于提高时钟频率的第二调频调压指令。这里的第一和第二用于区分不同来源的调频调压指令，没有优先级或重要程度上的区别。
58.调频调压控制器103在特定时刻根据第一调频调压指令或第二调频调压指令完成调频调压操作。具体地，在特定时刻，调频调压控制器103接收到第一调频调压指令或第二调频调压指令，然后生成调频信号regf和调压信号regv，将调频信号regf发送给时钟电路管理单元105，将调压信号regv发送给电源管理电路211，由时钟管理单元105调节系统100的时钟频率fcpu，由电源管理电路211调节向系统100提供的供电电压vcpu。应理解，由于硬件监测单元104是在预定时间间隔内发送第二调频调压指令，因此调频调压控制器103通常会分时收到第一调频调压指令和第二调频调压指令。当然，如果存在延迟，调频调压控制器103也可能会同时收到第一调频调压指令和第二调频调压指令。如果调频调压控制器103同时收到第一调频调压指令和第二调频调压指令，则需要根据仲裁逻辑确定执行第一调频调压指令和第二调频调压指令中的哪一个。
59.在一些实施例中，嵌入式控制系统121或应用程序a-n中的一个包含以下流程的可执行代码：定期采集与系统负载有关的信号，计算系统当前负载；再根据系统当前负载，预测系统在下一周期内的负载情况；然后将下一周期的负载情况转换成需要的频率，再将处理器的时钟频率修改为需要的频率并同时修改处理器的供电电压。基于此，处理单元101在执行上述可执行代码时，生成第一调频调压指令并发送给调频调压控制器103，以将系统的时钟频率调节为需要的频率并同时调节供电电压。
60.在一些实施例中，如图上所示，调频调压控制器103包括仲裁器1031和调频调压处理单元1032。仲裁器1031用于在同时接收到第一调频调压指令和第二调频调压指令时，通过仲裁逻辑将其中之一发送给调频调压处理单元1032。
61.仲裁逻辑可以是固定不变的仲裁逻辑。例如，由于第一调频调压指令是基于预测的负载情况来调频调压，而第二调频调压指令是基于监测的性能指标进行调频调压，因此如果同时收到第一调频调压指令和第二调频调压指令时，可丢弃第一调频调压指令，执行
第二调频调压指令。再例如，采用比较器比较第一调频调压指令和第二调频调压指令中包含的目标频率，将第一和第二调频调压指令中包含较大数值的目标频率的调频调压指令发送给调频调压处理单元1032。
62.调频调压控制器103还可以实时调整仲裁逻辑。在一种实现方式中，第一调频调压指令或第二调频调压指令中包括指示信息，仲裁器1031根据指示信息仲裁同时接收到的第一调频调压指令和第二调频调压指令。
63.下面以示例进行说明。当仲裁器1031确定第一调频调压指令中包含第一指示信息时，仲裁器1031将第一指示信息存储在寄存器中，并在当前以及之后都仲裁只将来自处理单元101的第一调频调压指令发送给调频调压处理单元1032，直到仲裁器1031接收到包含第二指示信息的第一调频调压指令，才会继续采用原有的仲裁逻辑仲裁第一调频调压指令和第二调频调压指令。当第二调频调压指令中包含第三指示信息时，仲裁器1031将第三指示信息存储在寄存器中，并在当前以及之后都仲裁只将第二调频调压指令发送给调频调压处理单元1032，直到仲裁器1031接收到包含第四指示信息的第二调频调压指令，才会继续采用原有的仲裁逻辑仲裁第一调频指令和第二调频调压指令。
64.可选地，调频调压控制器103根据实时的性能检测信号为第二调频调压指令添加指示信息。例如，硬件监测单元104获取实时的缓存命中率，并在缓存命中率大于第一阈值的条件下，在第二调频调压指令中添加第三指示信息，并在缓存命中率下降到小于第二阈值的条件下，在第二调频调压指令中添加第二指示信息。同样，处理单元101也基于类似的原因为第一调频调压指令添加第一指示信息和第二指示信息。应该指出的是，在本实施例中，还可以采用其他指标替换缓存命中率。
65.调频调压处理单元1032可采用avfs或dvfs技术。基于avfs技术，根据实时测量到的检测数据和调频调压指令中的目标频率来决定系统的供电电压。基于dvfs技术，从多个经过验证的、使任意处理器均能正常工作的频率电压对中选出一个频率电压对来设置系统的时钟频率和供电电压。
66.图2是用于示意发送第一调频调压指令和第二调频调压指令的时序关系的时序示意图。如图上所示，处理单元101以时长t为间隔周期性地发送第一调频调压指令，其中，在s0时刻，第一调频调压指令指示要将系统的时钟频率调整为fs0,在s1时刻，第一调频调压指令指示要将系统的时钟频率调整为fs1,在s2时刻，第一调频调压指令指示要将系统的时钟频率调整为fs2。硬件监测单元104在h0-h3时刻分别发送第二调频调压指令，在h0时刻，第二调频调压指令指示要将系统的时钟频率调整为hs0,在h1时刻，第二调频调压指令指示要将系统的时钟频率调整为hs1,在h2时刻，第二调频调压指令指示要将系统的时钟频率调整为hs2,在h3时刻，第二调频调压指令指示要将系统的时钟频率调整为hs3。
67.结合图1所示，作为可选的实施方式，处理单元101同时发送第一调频调压指令给硬件监测单元104和调频调压控制器103，硬件监测单元104在接收到第一调频调压指令之后，延迟设定时长获取实时的性能检测信号，然后根据实时的性能检测信号和第一调频调压指令包含的频率决定是否在当前发送第二调频调压指令。具体地，参考图2所示，假设硬件监测单元104在s0时刻接收到第一调频调压指令，延迟(h0-s0)时段获取实时的性能检测信号，然后根据该性能检测信号决定是否在h0时刻发送第二调频调压指令，这样做的好处在于，由于处理单元101和硬件监测单元104是分时地发送第一调频调压指令和第二调频调
压指令，如果不考虑延迟，则调频调压控制器103将不会在同一时刻接收到第一调频调压指令和第二调频调压指令，因此调频调压控制器103也就无需对指令进行仲裁。进一步地，仍旧参考图2，延迟的时长(h0-s0)可等于t和设定比例的乘积，例如设定比例为1/3和2/3，则延迟t/3和2t/3获取实时的性能检测信号。而根据实时的性能检测信号和第一调频调压指令包含的目标频率决定是否在当前发送第二调频调压指令包括：根据实时的性能检测信号确定处理单元101要调整到的目标频率，如果该目标频率与第一调频调压指令包含的目标频率相同，则不发送第二调频调压指令，否则发送第二调频调压指令。
68.结合图1和2所示，作为可选的实施方式，硬件监测单元104还会统计在先的时间间隔t内第二调频调压指令的发送频率，并根据在先的发送频率确定在后的时间间隔t内的第二调频调压指令的发送频率。例如，参考图2所示，硬件监测单元104可预先配置若干个枚举值。多个时间间隔t内硬件监测单元104按照从小到大的顺序使用相应的枚举值作为第二调频调压指令的发送频率。例如设置3个枚举值(1次/t,2次/t,3次/t)，对于每3个时间间隔t，硬件监测单元104在第一个时间间隔t的时刻t/2时根据性能检测信号决定是否发送第二调频调压指令，在第二个时间间隔t的时刻t/3和2t/3分别根据性能检测信号决定是否发送第二调频调压指令，在第三个时间间隔t的时刻t/4、t/2和3t/4分别根据性能检测信号决定是否发送第二调频调压指令。
69.图3是本公开另一实施例提供的片上系统300的结构示意图。与图1的区别在于，在图3中，电源管理电路211设置在片上系统300的内部。
70.图4和5分别是图1或图3中的调频调压处理单元的两个不同实施例的结构示意图。
71.图4示出了一个dvfs的调频调压处理单元400。如图上所示，寄存器f用于存储第一调频调压指令或第二调频调压指令中的目标频率。寄存器组f-v用于存储多个频率电压对。多个比较器403用于将寄存器f中的目标频率与寄存器组f-v中的频率电压对比对，如果相符，则由电压生成单元402生成调压信号regv，且由变频生成单元401生成调频信号fcpu，错误检测单元404如果检测到目标频率与任意一个频率电压对中的频率都不相符，则由中断生成单元405、复位生成单元406或总线响应单元407生成中断信号sint、复位信号reset或总线错误信号sbus。中断信号sint由中断控制器(图上未示出)处理。中断控制器可设置在处理单元101的内部，中断控制器定义了针对各种不同中断信号的各种处理例程，当相应的中断信号发生时，相应的处理例程被启动进行相应的处理。复位信号reset会发送给复位电路(未示出)，复位电路将片上系统进行复位后重启。总线错误信号sbus会被发送给总线402处理。
72.图5示出了一个avfs的调频调压处理单元450。如图上所示，调频调压处理单元450包括用于存储频率点表451的寄存器组、电压计算单元452、温度传感器控制器453、工艺传感器控制器454和电压传感器控制器455。频率点表451包括多个频率，该多个频率为avfs控制器450根据频率配置指令生成。
73.温度传感器456、工艺传感器457和电压传感器458位于片上系统100的内部但是位于控制器450之外。温度传感器456、工艺传感器457和电压传感器458分别采集片上系统的实时温度、工艺偏差和实时电压的模拟信号，并将模拟信号转换为数字信号。温度传感器控制器453、工艺传感器控制器454和电压传感器控制器455分别用于控制温度传感器456、工艺传感器457和电压传感器458，例如控制传感器的启动和停止采集检测数据。其中，工艺偏
差会在计算供电电压时有影响。
74.电压计算单元452根据预定义的电压计算规则基于目标频率和系统的实时温度以及工艺偏差计算出供电电压，或者先根据预定义的电压计算规则基于目标频率和系统的实时温度计算出供电电压，再根据工艺偏差对供电电压做偏置。之后，电压计算单元452根据该供电电压向电源管理电路211提供调压信号，供电电压还可与通过电压传感器458获得的实时电压进行比对，以确定调压操作是否成功。如果不成功，例如实时电压与供电电压的电压值差距过大，则可以在后续的电压计算中，相应地调整电压计算规则。
75.图6是硬件监测单元的示例性结构图。如图上所示，硬件监测单元104包括总线硬件监测单元1041、处理器硬件监测单元1042和突发事件监测单元1043以及性能监测事件仲裁器1044。总线硬件监测单元1041用于获得实时的总线性能检测信号。处理器硬件监测单元1042用于获得实时的处理器性能检测信号。突发事件监测单元1043用于获得实时的突发事件。性能监测事件仲裁器1044根据总线性能检测信号、处理器性能检测信号和突发事件确定是否发送第二调频调压指令。
76.综上，本公开实施例提供的片上系统，在软件程序发送的两个第一调频调压指令之间，通过硬件监测单元决定是否发送第二调频调压指令，由于软件是通过预测下一周期内的负载状况来确定是否需要调频，因此可能存在预测不准确的情况，而硬件监测单元通过监测系统性能决定是否发送第二调频调压指令，在两个第一调频调压指令之间根据性能监测情况决定是否发送第二调频调压信号，从而有助于解决软件程序对负载状况的预测不准确的问题，并更快地响应系统的调频调压需求。
77.本公开实施例的调节电压和频率的方法
78.图7是本公开实施例提供的调节电压和频率的方法的流程图。该方法由上述片上系统执行。如图上所示，该方法包括以下步骤。
79.在步骤s701中，软件程序按照设定时间间隔周期性地执行对下一周期内的负载状况进行预测，并根据预测结果确定是否发送第一调频调压指令并据此执行。
80.在步骤s702中，硬件监测单元在预定时间间隔内获取实时的性能检测信号，并根据性能检测信号确定是否发送第二调频调压指令并据此执行。
81.在步骤s703中，调频调压控制器在特定时刻根据第一调频调压指令和第二调频调压指令调节系统的时钟频率和工作电压。
82.在本实施例中，软件程序预测以预定时间间隔周期性地执行以下操作：预测下一周期的负载状况，根据负载状况确定是否发送第一调频调压指令并执行发送操作，例如如果预测下一周期的负载较高，则可以发送用于提高时钟频率的第一调频调压指令，如果预测下一周期的负载较低，则可以发送用于降低时钟频率的第一调频调压指令，如果预测下一周期的负载变化不大，则可以不发送调频调压指令。
83.在本实施例中，硬件监测单元在预定时间间隔内获取实时的性能检测信号，并根据性能检测信号发送第二调频调压指令，例如，如果性能检测信号反映当前系统负载过高，则可以提高系统的时钟频率，如果性能检测信号反映当前系统负载过低，则可以降低系统的时钟频率，并发送用于提高或降低时系统的钟频率的第二调频调压指令。
84.在本实施例中，调频调压控制器接收第一调频调压指令和第二调频调压指令，并根据第一调频调压指令和第二调频调压指令完成调频调压操作。由于第一调频调压指令和
第二调频调压指令在不同时刻发出，因此通常调频调压控制器会分时接收到第一调频调压指令和第二调频调压指令并分时完成调频调压操作。但是由于系统延迟，调频调压控制器也可能会同时接收到第一调频调压指令和第二调压指令，这种情况下，调频调压控制器仲裁只使用其中之一完成调频调压操作。
85.本实施例提供的调节电压和频率的方法，硬件监测单元在软件程序发送的两个第一调频调压指令之间发送第二调频调压指令，由于软件程序是预测下一周期的负载状况以发送第一调频调压指令，因此可能存在预测不准确的情况，而硬件监测单元通过监测系统性能决定是否发送第二调频调压指令，能够有助于解决软件程序对负载状况的预测不准确的问题，并更快地响应系统的调频调压需求。
86.在可选的实施例中，软件程序还用于将第一调频调压指令发送给硬件监测单元，硬件监测单元还用于在接收到第一调频调压指令之后，延迟设定时长获取实时的性能检测信号。设定时长等于预定时间间隔与设定比例的乘积，例如，如果预定时间间隔为20ms,设定比例为1/10，则在接收到第一调频调压指令之后延迟2ms通过硬件监测单元获得实时的性能检测信号。
87.在可选的实施例中，硬件监测单元还用于：根据性能检测信号确定处理单元要调整到的目标频率，如果目标频率与第一调频调压指令中的目标频率相同，则不发送第二调频调压指令，否则发送第二调频调压指令。
88.片上系统的具体应用
89.图8是本公开实施例所应用的通用计算机系统的结构示意图。如图上所示，计算机系统800可以包括一个或多个处理器12，以及存储器14。其中，上述实施例提供的片上系统可用作处理器12。
90.计算机系统800中的存储器14可以主存储器(简称为主存或内存)。用于存储由数据信号表示的指令信息和/或数据信息，例如存放处理器12提供的数据(例如为运算结果)，也可以用于实现处理器12与外部存储设备16(或称为辅助存储器或外部存储器)之间的数据交换。
91.在一些情形下，处理器12可能需要访问存储器14，以获取存储器14中的数据或对存储器14中的数据进行修改。由于存储器14的访问速度较慢，为了缓解处理器12与存储器14之间的速度差距，计算机系统800还包括与总线11耦合的高速缓冲存储器18，高速缓冲存储器18用于对存储器14中的一些可能会被反复调用的程序数据或者报文数据等数据进行缓存。高速缓冲存储器18例如由静态随机存储器(static random access memory,简称为sram)等类型的存储装置实现。高速缓冲存储器18可以为多级结构，例如具有一级缓存(l1 cache)、二级缓存(l2 cache)和三级缓存(l3 cache)的三级缓存结构，也可以是三级以上的缓存结构或其他类型缓存结构。在一些实施例中，高速缓冲存储器18的一部分(例如一级缓存，或一级缓存和二级缓存)可以集成在处理器12内部或与处理器12集成于同一片上系统中。
92.基于此，处理器12可以包括指令执行单元121、内存管理单元122等部分。指令执行单元121在执行一些需要修改内存的指令时发起写访问请求，该写访问请求指定了需要写入内存中的写入数据和相应的物理地址；内存管理单元122用于将这些指令指定的虚拟地址转译为该虚拟地址映射的物理地址，写访问请求指定的物理地址与相应指令指定的物理
地址可以一致。
93.存储器14和高速缓冲存储器18之间的信息交互通常按块来组织。在一些实施例中，高速缓冲存储器18和存储器14可以按照相同的空间尺寸被划分成数据块，数据块可以作为高速缓冲存储器18和存储器14之间的数据交换的最小单位(包括预设长度的一个或多个数据)。为了表述简洁清晰，下面将高速缓冲存储器18中的各个数据块简称为缓存块(可以称为cacheline或高速缓存线)，且不同的缓存块具有不同的缓存块地址；将存储器14中的各个数据块简称为内存块，且不同的内存块具有不同的内存块地址。缓存块地址例如包括用于定位数据块的物理地址标签。
94.由于受到空间和资源的限制，高速缓冲存储器18无法对存储器14中的全部内容都进行缓存，即高速缓冲存储器18的存储容量通常小于存储器14，高速缓冲存储器18提供的各个缓存块地址无法对应存储器14提供的全部内存块地址。处理器12在需要访问内存时，首先经总线11访问高速缓冲存储器18，以判断所要访问的内容是否已被存储于高速缓冲存储器18中，如果是，则高速缓冲存储器18命中，此时处理器12直接从高速缓冲存储器18中调用所要访问的内容；如果处理器12需要访问的内容不在高速缓冲存储器18中，则高速缓冲存储器18，处理器12需要经总线11访问存储器14，以在存储器14中查找相应的信息。因为高速缓冲存储器18的存取速率非常快，因此当高速缓冲存储器18命中时，处理器12的效率可以显著提高，进而也使整个计算机系统800的性能和效率得以提升。
95.此外，计算机系统800还可以包括存储设备16、显示设备13、音频设备19、鼠标/键盘15等输入/输出设备。存储设备16例如是通过相应接口与总线11耦合的硬盘、光盘以及闪存等用于信息存取的设备。显示设备13例如经相应的显卡与总线11耦合，用于根据总线11提供的显示信号进行显示。
96.计算机系统800通常还包括通信设备17，因此可以通过各种方式与网络或其他设备通信。通信设备17例如可以包括一种或多种通信模块，作为示例，通信设备17可以包括适用于特定的无线通信协议的无线通信模块。例如，通信设备17可以包括wlan模块，用于实现符合电气和电子工程师协会(ieee)制定的802.11标准的wi-fitm通信；通信设备17也可以包括wwan模块，用于实现符合蜂窝或其他无线广域协议的无线广域通信；通信设备17还可以包括蓝牙模块等采用其它协议的通信模块，或其它自定义类型的通信模块；通信设备17也可以是用于串行传输数据的端口。
97.当然，不同的计算机系统根据主板、操作系统和指令集架构的不同，其结构也可能有所变化。例如目前很多计算机系统设置有连接在总线11和各个输入/输出设备之间的输入/输出控制中心，且该输入/输出控制中心可以集成于处理器12之内或独立于处理器12。
98.图9是本公开实施例所应用的嵌入式系统的结构图。上述实施例提供的片上系统可用作处理器901。
99.虽然嵌入式系统在硬件结构上与计算机系统具有高度相似性，但是嵌入式系统应用上的特点致使嵌入式系统在硬件的组成和实现形式上与通用计算机系统又有较大区别。
100.首先，为满足嵌入式系统900在速度、体积和功耗上的要求，操作系统、应用软件、特殊数据等需要长期保存的数据，通常不使用磁盘这类具有大容量且速度较慢的存储介质，而大多使用随机存储器902或闪存(flash memory)903。
101.另外，在嵌入式系统900中，需要a/d(模拟/数字转换)接口905和串行接口906，用
于测控的需要，这在通用计算机中用得很少。a/d接口905主要完成测试中所需要的模拟信号到数字信号的转换、和数字信号到模拟信号的转换。嵌入式系统900应用于工业生产时经常需要测试。由于单片机产生的是数字信号，在测试时需要转换成模拟信号用于测试，因此，与通用计算机不同，需要a/d(模拟/数字转换)接口905完成相关转换。另外，工业中经常需要多个嵌入式系统串接在一起，完成相关功能，因此需要用于将多个嵌入式系统串联的串行接口906，而在通用计算机中则大多不需要。
102.另外，嵌入式系统900作为一个基本的处理单元，常常在工业设计中需要将多个嵌入式系统900联成网络，因此需要将嵌入式系统900联入网络的网络接口907。这在通用计算机中大多也不需要。此外，根据实际应用和规模的不同，有些嵌入式系统900要采用外部总线904。随着嵌入式系统900应用领域的迅速扩张，嵌入式系统900越来越趋于个性化，根据自身特点采用总线的种类也越来越多。另外，为了对嵌入式处理器901内部电路进行测试，处理器芯片普遍采用了边界扫描测试技术。为了适应该测试，采用了调试接口908。
103.随着超大规模集成电路(very large scale integration)和半导体工艺的迅速发展,上述的嵌入式系统的部分或者全部可实现在一个硅片上，即为嵌入式片上系统(soc)。
104.本公开实施例的商业价值
105.本公开实施例提供的片上系统通过软件程序和硬件检测单元结合发送调频调压指令，以更好地响应系统的调频调压需求，并达到进一步降低功耗的目的。这样的片上系统可用于形成多种场景使用的计算装置，例如数据中心数量庞大的云服务器，在此场景下，通过降低处理器的功耗从而降低每个云服务器的功耗，进而降低每个云服务器和整个数据中心的运行成本；再例如，日常生活中使用的电子设备，包括诸如笔记本和手机等终端设备以及某些消费型电子产品，通过降低功耗来提高电子设备的系统续航时间，从而提升用户体验。由此可见，本公开实施例的片上系统以及由该片上系统构建的计算装置在具有实用价值的基础上，具备了商业价值和经济价值。
106.本领域的技术人员能够理解，本公开可以实现为系统、方法和计算机程序产品。因此，本公开可以具体实现为以下形式，即完全的硬件、完全的软件(包括固件、驻留软件、微代码)，还可以实现为软件和硬件结合的形式。此外，在一些实施例中，本公开还可以实现为一个或多个计算机可读介质中的计算机程序产品的形式，该计算机可读介质中包含计算机可读的程序代码。
107.可以采用一个或多个计算机可读介质的任意组合。计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质。计算机可读存储介质例如但不限于为电、磁、光、电磁、红外线或半导体的系统、装置或器件，或其他任意以上的组合。计算机可读存储介质的更具体的例子包括：具体一个或多个导线的电连接，便携式计算机磁盘、硬盘、随机存取存储器(ram)、只读存储器(rom)、可擦除可编程只读存储器(eprom或者闪存)、光纤、便携式紧凑磁盘只读存储器(cd-rom)、光存储器、磁存储器或者上述任意合适的组合。在本文中，计算机可读的存储介质可以是任意包含或存储程序的有形介质，该程序可以被处理单元、装置或者器件使用，或者与其结合使用。
108.计算机可读信号介质可以包括在基带中或者作为截波一部分传播的数据信号，其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式，包括但不限于
电磁信号、光信号或者其他任意合适的组合。计算机可读的信号介质还可以是计算机可读存储介质之外的任何计算机可读介质，该计算机可读介质可以发送、传播或者传输用于由指令系统、装置或器件使用或者与其结合使用的程序。
109.计算机可读介质上包含的程序代码可以用任何适当的介质传输，包括但不限于无线、电线、光缆、rf等等，以及上述任意合适的组合。
110.可以以一种或者多种程序设计语言或者组合来编写用于执行本公开实施例的计算机程序代码。所述程序设计语言包括面向对象的程序设计语言，例如java、c ，还可以包括常规的过程式程序设计语言，例如c。程序代码可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络包括局域网(lan)或广域网(wan)连接到用户计算机，或者，可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。
111.以上所述仅为本公开的优选实施例，并不用于限制本公开，对于本领域技术人员而言，本公开可以有各种改动和变化。凡在本公开的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。