功率转换器及其控制方法与流程

本发明涉及电路技术领域，特别涉及一种具有功率转换器及其控制方法。

背景技术

目前随着集成电路的发展，芯片的集成度不断提高，越来越高的工作电压也对芯片的高压工艺提出了越来越高的要求。但是因为芯片内部的高压器件所占的面积很大，所以就需要尽量将可能多的模块设计成工作在低电压的条件下。基于此，就需要将输入芯片的高电压转换成低电压以为芯片内部的低压器件提供电源。

传统的高压转低压的设计方案主要有三种：1、通过现有的高压电路采用LDO(low dropout regulator，低压差线性稳压器)电路驱动带隙基准电路和外接偏置电流电路来产生固定的低电压。这种方案能够产生恒定的低电平，但是环路过于复杂，同时也浪费芯片面积。2、采用一些耐高压的特殊器件，例如JFET(Junction Field-Effect Transistor，结型场效应晶体管)器件，利用器件的相关特性把高压转换成低压，这种方案的电路设计简单，但是相关器件的尺寸参数过大不利于芯片面积的优化，并且器件成本较高。3、将若干个MOS二极管连接在NMOS源极跟随器的源极来产生一个低电压。这种方案的缺点是当输入电压很低时，NMOS源极跟随器无法正常工作，影响整个芯片工作时的稳定性。

因此，期望在芯片中提供一种功率转换器，可以在扩展的输入电压范围内将高电压转换为低电压。

技术实现要素：

鉴于上述问题，本发明的目的在于提供一种功率转换器及其控制方法，从而使得功率转换器能够在扩展的输入电压范围内正常工作。

根据本发明的一方面，提供一种功率转换器，包括：具有第一掺杂类型的第一晶体管和具有与第一掺杂类型相反的第二掺杂类型的第二晶体管，每个晶体管具有控制端、耦接至输入端的第一端、以及耦接至输出端的第二端；以及模式切换电路，耦接至所述第一晶体管和所述第二晶体管的控制端，其中，所述模式切换电路用于在第一模式下导通所述第一晶体管并关断所述第二晶体管，使得所述第一晶体管将输入电压转换为第一输出电压，以及在第二模式下关断所述第一晶体管并导通所述第二晶体管，使得所述第二晶体管将所述输入电压转换为第二输出电压，并且所述第一输出电压和所述第二输出电压均低于所述输入电压。

可选的，所述模式切换电路包括：偏置电流产生电路，用于产生随所述输入电压变化的偏置电流，其中，所述第一晶体管和所述第二晶体管根据所述偏置电流导通或关断。

可选的，所述模式切换电路还包括：上拉电路和下拉电路，耦接于所述输入端和接地端之间，且所述上拉电路和所述下拉电路具有耦接至所述第一晶体管的控制端的第一节点；以及第一电流源，与所述偏置电流产生电路耦接于所述输入端与所述接地端之间，并且具有与所述第二晶体管的控制端耦接的第二节点，其中，所述上拉电路和所述下拉电路用于根据与所述输入电压相关的偏置电流分别产生第一电流和第二电流，以及所述第一晶体管根据所述第一电流和所述第二电流之间的差值导通或关断，所述第二晶体管根据所述偏置电流的电流值导通或关断。

可选的，所述模式切换电路还包括：第一箝位电路，耦接于所述第一晶体管的第一端和控制端之间，并配置为在所述第一晶体管的控制端产生第一箝位电压；和第二箝位电路，耦接于所述第二晶体管的控制端和接地端之间，并配置为在所述第二晶体管的控制端产生第二箝位电压。

可选的，所述第一箝位电路和所述第二箝位电路均包括：串联耦接的多个晶体管，每一个晶体管被作为二极管连接。

可选的，所述第二箝位电路中的多个晶体管中还包括第三晶体管，所述第三晶体管具有控制端、耦接至所述多个晶体管中的一个的第一端、以及耦接至接地端的第二端，且所述偏置电流产生电路共用所述第三晶体管来产生所述偏置电流。

可选的，所述功率转换器还包括：第一电流源，耦接于所述输入端和所述第二箝位电路之间，所述第一电流源用于产生第一参考电流。

可选的，所述上拉电路和所述下拉电路均耦接至所述第三晶体管以产生所述偏置电流的镜像电流。

可选的，所述上拉电路包括：第四晶体管，具有控制端、耦接至所述输入端的第一端、以及耦接至所述第一晶体管的控制端的第二端；第五晶体管，具有耦接至所述第四晶体管的控制端的控制端、耦接至所述输入端的第一端、以及耦接至第五晶体管的控制端的第二端；以及第六晶体管，具有耦接至所述第三晶体管的控制端的控制端、耦接至所述第五晶体管的第二端的第一端、以及耦接至接地端的第二端，其中，所述第四晶体管用于产生所述第一电流。

可选的，所述下拉电路包括：第二电流源，用于产生第二参考电流；第七晶体管，具有控制端、耦接至所述第一晶体管的控制端的第一端、以及耦接至接地端的第二端；第八晶体管，具有耦接至所述第七晶体管的控制端的控制端、耦接至所述第二电流源和所述第八晶体管的控制端的第一端、以及耦接至接地端的第二端；以及第九晶体管，具有耦接至所述第三晶体管的控制端的控制端、耦接至所述第七晶体管的控制端的第一端、以及耦接至接地端的第二端，其中，所述第七晶体管用于产生所述第二电流。

可选的，所述模式切换电路还包括：迟滞电路，耦接至所述上拉电路，并配置为向所述上拉电路提供迟滞电流。

可选的，所述迟滞电路包括：第十晶体管，具有耦接至所述第一晶体管的控制端的控制端、耦接至所述输入端的第一端、以及第二端；以及第十一晶体管，具有耦接至所述第五晶体管的控制端的控制端、耦接至所述第十晶体管的第二端的第一端、以及耦接至所述第十一晶体管的控制端的第二端，其中，所述第十晶体管用于产生所述迟滞电流。

可选的，所述功率转换器还包括：具有第一掺杂类型的辅助晶体管，具有耦接至所述第二晶体管的控制端的控制端、耦接至输出端的第一端、以及耦接至接地端的第二端。

可选的，所述第一掺杂类型为P型，所述第二掺杂类型为N型。

可选的，所述功率转换器还包括：辅助电阻器，耦接于所述输入端和所述第一晶体管的控制端之间。

根据本发明的另一方面，提供了一种功率转换器的控制方法，所述功率转换器包括具有第一掺杂类型的第一晶体管和具有与所述第一掺杂类型相反的第二掺杂类型的第二晶体管，每个晶体管具有控制端、耦接至输入端的第一端、以及耦接至输出端的第二端，其中，所述控制方法包括：在第一模式中导通所述第一晶体管并关断所述第二晶体管，使得所述第一晶体管将输入电压转换为第一输出电压；以及在第二模式中关断所述第一晶体管并导通所述第二晶体管，使得所述第二晶体管将所述输入电压转换为第二输出电压，其中，所述第一模式和所述第二模式根据随所述输入电压变化的偏置电流而改变，且所述第一输出电压和所述第二输出电压均低于所述输入电压。

可选的，所述第一模式和所述第二模式根据随所述输入电压变化的偏置电流而改变包括：根据所述偏置电流分别产生第一电流和第二电流，所述第一电流由所述输入端流向所述第一晶体管的控制端，所述第二电流由所述第一晶体管的控制端流向接地端；以及根据所述第一电流和所述第二电流之间的差值导通或关断所述第一晶体管，以及根据所述偏置电流的电流值导通或关断所述第二晶体管。

可选的，所述控制方法还包括：提供第一箝位电路，所述第一箝位电路耦接于所述输入端和所述第一晶体管的控制端之间，并提供第一箝位电压；以及提供第二箝位电路，所述第二箝位电路耦接于所述第二晶体管的控制端和接地端之间，并提供第二箝位电压。

可选的，所述控制方法还包括：在所述输入端和所述第二晶体管的控制端之间提供第一参考电流，以及通过所述第二箝位电路根据所述输入电压调整所述偏置电流的电流值。

可选的，所述控制方法还包括：提供迟滞电流，所述迟滞电流用于调节所述第一电流，以在所述第一模式和所述第二模式的改变中提供迟滞。

可选的，所述控制方法还包括：提供具有第一掺杂类型的辅助晶体管，所述辅助晶体管具有耦接至所述第二晶体管的控制端的控制端、耦接至输出端的第一端、以及耦接至接地端的第二端。

可选的，所述第一掺杂类型为P型，所述第二掺杂类型为N型。

为了解决上述技术问题，本发明提供了一种功率转换器包括互补晶体管和模式切换电路。模式切换电路以第一模式导通互补晶体管的第一晶体管，使得第一晶体管将输入电压转换为第一输出电压，并以第二模式导通互补晶体管的第二晶体管，使得第二晶体管将输入电压转换为第二输出电压。功率转换器组合互补晶体管的输入电压范围，因此具有扩展的功率转换器的输入电压范围。

在优选实施例中，第一晶体管是PMOS晶体管，并且在低输入电压范围内导通，第二晶体管是NMOS晶体管，并且在高输入电压范围内导通。PMOS晶体管具有比NMOS晶体管低得多的Vgs损耗，因此降低了低输入电压范围的下限。因此，功率转换器具有扩展的输入电压范围，但在低输入电压范围使用PMOS晶体管。

在优选实施例中，第一晶体管在第一模式中用作开关，以在低输入电压范围下从输入端直接向输出端提供输入电压，第二晶体管在第二模式中用作源极跟随器，以从输入端向输出端提供箝位电压。模式切换电路根据随输入电压变化的偏置电流自动切换互补晶体管。模式切换电路是一种简单的设计，以确保功率转换器具有扩展的输入电压，而芯片尺寸的增加最小。此外，模式切换电路具有开环，从而提高了功率转换器的稳定性。该功率转换器适用于对性能要求不高的低压电路供电，也可用于启动电路供电。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1示出了根据本发明实施例的功率转换器的结构框图。

图2示出了根据本发明实施例的功率转换器的电路示意图。

图3示出了根据本发明实施例的功率转换器的输入电压和输出电压的波形图。

具体实施方式

以下将参照附图更详细接地端描述本发明的各种实施例。在各个附图中，相同的元件或者模块采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。

应当理解，在以下的描述中，“电路”可包括单个或多个组合的硬件电路、可编程电路、状态机电路和/或能存储由可编程电路执行的指令的元件。当称元件或电路“连接到”另一元件或称元件或电路“连接在”两个节点之间时，它可以直接耦接或连接到另一元件或者可以存在中间元件，元件之间的连接可以是物理上的、逻辑上的，或者其结合。相反，当称元件“直接耦接到”或“直接连接到”另一元件时，意味着两者不存在中间元件。

下面将结合附图和实施例进一步描述本发明。

图1示出了根据本发明实施例的功率转换器的结构框图。如图1所示，功率转换器100包括PMOS(P-channel metal-oxide-semiconductor，P沟道金属氧化物半导体)晶体管M1和NMOS(N-channel metal-oxide-semiconductor，N沟道金属氧化物半导体)晶体管M2、第一箝位电路111、第二箝位电路112和模式切换电路120。

PMOS晶体管M1具有耦接至输入端的源极、耦接至输出端的漏极、以及栅极，NMOS晶体管M2具有耦接至输入端的漏极、耦接至输出端的源极、以及栅极。其中该输入端被配置为接收高压输入电压Vin_HV，输出端被配置为提供低压输出电压VCLP_L。

第一箝位电路111耦接在PMOS晶体管M1的输入端和栅极之间。此外，第一箝位电路111被配置为在PMOS晶体管M1的栅极处产生第一箝位电压，当源极直接耦接到高压输入端时，第一箝位电压保护PMOS晶体管M1不被损坏。第二箝位电路112耦接在NMOS晶体管M2的栅极和接地端之间。第二箝位电路112被配置成在NMOS晶体管M2的栅极处产生第二箝位电压。当NMOS晶体管M2的栅极接收到大的偏置电压时，第二箝位电路112将偏置电压箝位到预定值，以保护NMOS晶体管M2避免受通过NMOS晶体管M2的过大电流的损坏。

模式切换电路120包括上拉电路121、下拉电路122、第一电流源123和偏置电流产生电路124。上拉电路121与下拉电路122耦接在输入端和接地端之间，中间节点耦接到PMOS晶体管M1的栅极。第一电流源123在输入端和接地端之间与偏置电流产生电路124耦接，其中中间节点耦接到NMOS晶体管M2的栅极。

上拉电路121产生上拉电流I21，下拉电路122产生下拉电流I22。第一电流源123产生具有固定值的第一参考电流I1。当高压输入电压VIN_HV在高电压范围内时，第一参考电流I1足够大以支持高于下拉电流I22的上拉电流I21，并且当高压输入电压VIN_HV突然从0跳到高电压时，第一参考电流I1也需要足够大以能够快速对NMOS晶体管M2的栅极充电。偏置电流产生电路124产生与高压输入电VIN_HV相关的偏置电流Ibias。上拉电流I21和下拉电流I22都随偏置电流而变化，PMOS晶体管M1根据上拉电流I21和下拉电流I22之间的差值导通或关断。NMOS晶体管M2根据偏置电流Ibias的值导通或关断。

第一参考电流I1为流过第二箝位电路112的最大电流，当高压输入电压VIN_HV在低电压范围内时，第二箝位电路112将限制流过其的电流，则第一参考电流I1大于偏置电流Ibias，上拉电流I21小于下拉电流I22。因此，功率转换器100工作在第一模式中，其中PMOS晶体管M1导通而NMOS晶体管M2关断。当高压输入电压VIN_HV处于高电压范围内时，偏置电流Ibias增加到IBIAS1(IBIAS1<I1)，并且上拉电流I21大于下拉电流I22。因此，功率转换器100在第二模式下操作，其中PMOS晶体管M1关断且NMOS晶体管M2导通。

根据上述实施例，功率转换器100包括PMOS晶体管M1和NMOS晶体管M2。响应于高压输入电压VIN_HV的变化，功率转换器100在第一模式和第二模式之间切换。在第一模式中，高压输入电压VIN_HV通过PMOS晶体管M1转换为低压输出电压VCLP_L。在第二模式中，高压输入电压VIN_HV通过NMOS晶体管M2转换为低压输出电压VCLP_L。功率转换器100组合了PMOS晶体管M1和NMOS晶体管M2的输入电压范围，因此具有扩展的功率转换器的输入电压范围。

图2示出了根据本发明实施例的功率转换器的电路示意图。

第一箝位电路111包括PMOS晶体管M12-M15，它们串联耦接在输入端和PMOS晶体管M1的栅极之间，并且每一个作为二极管连接。例如，PMOS晶体管M12具有相互耦接的栅极和漏极。其它PMOS晶体管以类似于PMOS晶体管M12的方式连接。第一箝位电路111产生4*VTP的第一箝位电压，其中VTP是PMOS晶体管的阈值电压。

第二箝位电路112包括NMOS晶体管M16-M19，它们串联耦接在PMOS晶体管M1的栅极和接地端之间，并且每一个作为二极管连接。例如，NMOS晶体管M16具有相互耦接的栅极和源极。其它NMOS晶体管以类似于NMOS晶体管M16的方式连接。第二箝位电路112产生4*VTN的第二箝位电压，其中VTN是NMOS晶体管的阈值电压。

第一参考电流源123耦接在输入端和PMOS晶体管M1的栅极之间。在优选实施例中，偏置电流产生电路124共享第二箝位电路112中的最后一个NMOS晶体管M19。

上拉电路121包括PMOS晶体管M4和M5，以及NMOS晶体管M6。PMOS晶体管M5和NMOS晶体管M6串联耦接在输入端和接地端之间。此外，第二箝位电路112中的NMOS晶体管M19的栅极耦接到NMOS晶体管M6的栅极以形成比为1:n3的电流镜，并且PMOS晶体管M5的栅极耦接到PMOS晶体管M4的栅极以形成比为1:n5的电流镜。因此，上拉电流I21的电流值等于n3*n5*Ibias。

下拉单元122包括第二电流源125和NMOS晶体管M7-M9。第二电流源125产生具有固定值的第二参考电流I2。第二电流源125耦接到NMOS晶体管M8的漏极。此外，NMOS晶体管M8的栅极耦接到NMOS晶体管M8的漏极，并耦接到NMOS M7的栅极，以形成比为1:n1的电流镜。第二箝位电路112中的NMOS晶体管M19的栅极耦接到NMOS M9的栅极以形成比为1:n2的电流镜。NMOS M9具有耦接到接地端的源极和耦接到NMOS晶体管M8的栅极的漏极。因此，下拉电流I22的电流值将为(I2-n2*Ibias)*n1。

电流镜具有输入电流和输出电流之间的比值。该比率由电流镜中的晶体管的宽长比(W/L)确定，或者在电流镜包括在输入支路和输出支路中具有不同数目的晶体管的情况下由电流镜中的晶体管的数目确定。例如，NMOS晶体管M8和NMOS晶体管M7的电流镜具有1：8的比例。在一种情况下，NMOS晶体管M8和NMOS晶体管M7中的每一个可以包括相同数量的晶体管，但是NMOS晶体管M7具有的宽长比是NMOS晶体管M8的宽长比的8倍。在另一种情况下，NMOS晶体管M8和NMOS晶体管M7可以包括不同数量的晶体管，每个晶体管具有相同的宽长比，但是NMOS晶体管M7中的晶体管的数量可以是NMOS晶体管M8中的晶体管的数量的8倍。

在优选实施例中，功率转换器100还包括迟滞电路131。迟滞电路131包括PMOS晶体管M10和M11。PMOS晶体管M10的源极耦接到输入端，漏极耦接到PMOS晶体管M11的源极，以及栅极耦接到PMOS晶体管M1的栅极。上拉电路121中的PMOS晶体管M5的栅极耦接到PMOS晶体管M11的栅极和源极，以形成FET(场效应晶体管)数量等于(1 n4)的镜像二极管。

在功率转换器中使用迟滞电路131的情况下，当PMOS晶体管M1导通，PMOS晶体管M10也导通时，上拉电流I21将为n3*n5/(1 n4)*Ibias。当上拉电流I21高于下拉电流I22时，PMOS晶体管M1趋于关断，PMOS晶体管M10也将跟随PMOS晶体管M1关断。当PMOS晶体管M10关断时，它将关闭通过PMOS晶体管M11的电流，上拉电流I21将逐渐变为最终值n3*n5*Ibias。

在优选实施例中，功率转换器100还包括辅助PMOS晶体管M3，辅助PMOS晶体管M3的栅极耦接到NMOS晶体管M2的栅极，源极耦接到输出端，漏极耦接到接地端。辅助PMOS晶体管M3提供了一种额外的方式来保护电路，以防当VIN_HV突然增大时，PMOS晶体管M1无法快速地关断而引起的输出电压VCLP_L的过冲。通常，通过仔细的仿真，我们可以选择足够高的第一参考电流I1来避免过冲。但在异常情况下，VIN_HV会快速增大，这时辅助PMOS晶体管M3将提供一种二次保护方法，这将有助于箝位输出电压VCLP_L不会超过4*VTN VTP，其中VTP是PMOS晶体管M3的阈值电压。

在优选实施例中，功率转换器100还包括耦接在PMOS晶体管M1的输入端和栅极之间的辅助电阻器R1。在一个或多个示例中，辅助电阻器R1是大的上拉电阻器，适于为PMOS晶体管M1的栅极提供电压。

参见图3，功率转换器100工作在下限为(VTP VOV)的输入电压范围内，其中VTP表示PMOS晶体管M1的阈值电压，而VOV表示NMOS晶体管M19的过驱动电压。

在时间周期T1中，高压输入电压VIN_HV仍有一个小值。因此，通过NMOS晶体管M19的偏置电流Ibias具有很小的值。通过PMOS晶体管M4的上拉电流I22小于通过NMOS晶体管M7的下拉电流I21。此时PMOS晶体管M1的栅极通过NMOS晶体管M7耦接到接地端，因此PMOS晶体管M1处于导通，同时由于NMOS晶体管M2的栅极通过第一电流源123耦接到输入端，因此NMOS晶体管M2被关断。继而功率转换器100工作在第一模式中，在第一模式中，高压输入电压VIN_HV被PMOS晶体管M1转换为低压输出电压VCLP_L，因为在第一模式中PMOS晶体管M1用作开关，所以低压输出电压VCLP_L随高压输入电压VIN_HV的上升而上升。

在时间段T2中，高压输入电压VIN_HV上升到通过NMOS晶体管M19的偏置电流Ibias增加到第一电流阈值IBIAS1的值。通过PMOS晶体管M4的上拉电流I22大于通过NMOS晶体管M7的下拉电流I21。如上所述，上拉电流I21和下拉电流I22都与偏置电流Ibias成正比。当偏置电流增加到大于第一电流阈值Ibias1的值时，上拉电流I21和下拉电流I22之间的差从负值改变为正值，该值由下式表示：

IBIAS1＝(n1*I2-Ia1)/[n1*n2 n3*n5/(1 n4)] (1)

在式(1)中，Ia1表示通过辅助电阻器R1的电流，I2表示下拉电路中的第二参考电流，n1、n2、n3、n4和n5表示图中所示的功率转换器中电流镜的比值。

此时PMOS晶体管M1的栅极被第一箝位电路111拉升到第一箝位电压，因此PMOS晶体管M1被关断，同时NMOS晶体管M2的栅极被第二箝位电路112拉升到第二箝位电压，因此NMOS晶体管M2导通。继而功率转换器100工作在第二模式中，在第二模式中，高压输入电压VIN_HV被NMOS晶体管M2转换为低压输出电压VCLP_L，因为NMOS晶体管M2用作源极跟随器并箝位在其栅极处，所以低压输出电压VCLP_L将不跟随高压输入电压VIN_HV变化。

在时间段T3中，高压输入电压VIN_HV下降到通过NMOS晶体管M19的偏置电流Ibias减小到第二电流阈值IBIAS2的值。通过PMOS晶体管M4的上拉电流I21小于通过NMOS晶体管M7的下拉电流I22。如上所述，上拉电流I21和下拉电流I22都与偏置电流Ibias成正比。当偏置电流减小到小于第二电流阈值IBIAS2的值时，上拉电流I21和下拉电流I22之间的差值从正值变为负值，该值由下式表示：

IBIAS2＝(n1*I2-Ia2)/(n1*n2 n3*n5) (2)

在式(2)中，Ia2表示通过辅助电阻器R1的电流，I2表示下拉电路中的第二参考电流，n1、n2、n3、n4和n5表示图1所示功率转换器中电流镜的比值。由于通过辅助电阻器的电流，第二电流阈值IBIAS2具有小于第一电流阈值IBIAS1的值。

此时PMOS晶体管M1的栅极通过NMOS晶体管M7耦接到接地端，因此PMOS晶体管M1再次导通，同时由于NMOS晶体管M2的栅极通过第一电流源123耦接到输入端，因此NMOS晶体管M2再次被关断。功率转换器100再次工作在第一模式中，高压输入电压VIN_HV被PMOS晶体管M1转换为低压输出电压VCLP_L，因为在第一模式中PMOS晶体管M1用作开关，所以低压输出电压VCLP_L随高压输入电压VIN_HV的下降而下降。

此外，功率转换器100具有(VTP VOV1)～4*(VTN VOV2)的输出电压范围，其中VTP表示PMOS晶体管M1的阈值电压，VTN表示NMOS晶体管M2的阈值电压，VOV1和VOV2分别表示NMOS晶体管M19在第一和第二电流阈值处的过驱动电压。

总之，本公开实施例的功率转换器包括PMOS晶体管和NMOS晶体管构成的源极跟随器。当电压输入端口的高压输入电压不够高时，通过PMOS晶体管将高压输入电压转换为低压输出。当高压输入电压增加到一定程度时，通过NMOS源极跟随器将高压输入电压转换为稳定的低压输出电压进行输出。通过简单的电路设计，增加了电路的电压输入范围。在全电压范围内产生可用于芯片内其他电路模块的稳定低压电源，可作为芯片的低压电源电路或启动电路。另外，本实施例的功率转换器整个电路为开环结构，不存在稳定性问题，有利于提高电路的稳定性。

应当说明，本领域普通技术人员可以理解，本文中使用的与电路运行相关的词语“期间”、“当”和“当……时”不是表示在启动动作开始时立即发生的动作的严格术语，而是在其与启动动作所发起的反应动作(reaction)之间可能存在一些小的但是合理的一个或多个延迟，例如各种传输延迟等。本文中使用词语“大约”或者“基本上”意指要素值(element)具有预期接近所声明的值或位置的参数。然而，如本领域所周知的，总是存在微小的偏差使得该值或位置难以严格为所声明的值。本领域已恰当的确定了，至少百分之十(10％)(对于半导体掺杂浓度，至少百分之二十(20％))的偏差是偏离所描述的准确的理想目标的合理偏差。当结合信号状态使用时，信号的实际电压值或逻辑状态(例如“1”或“0”)取决于使用正逻辑还是负逻辑。

依照本发明的实施例如上文，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好接地端解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好接地端利用本发明以及在本发明基础上的修改使用。本发明的保护范围应当以本发明权利要求及其等效物所界定的范围为准。