SARADC版图结构的制作方法

saradc版图结构
技术领域
1.本发明涉及半导体技术领域，特别涉及一种saradc版图结构。


背景技术：

2.逐次逼近型模数转换器(successive approximation register analog-to-digital converter，sar adc)是一种基于二进制搜索逼近算法的adc，其基本工作原理是利用二进制权电容阵列对基准电压进行衰减，达到对电容阵列上的总电荷进行二元划分的目的，以此实现二进制逼近搜索算法。
3.传统的电荷再分配型sar adc主要包括电容阵列、比较器和逐次逼近逻辑控制电路。其中电容阵列是sar adc能耗的重要来源之一，传统结构的sar adc采用的电容阵列存在电容失配，且大大影响sar adc的精度的问题。


技术实现要素：

4.本发明的目的在于提供一种saradc版图结构，以解决现有的电容阵列存在电容失配且大大影响sar adc的精度的问题。
5.为解决上述技术问题，本发明提供一种saradc版图结构，saradc版图结构的外轮廓呈方形平面铺开，其中多列电容排列组合形成电容阵列，包括：
6.一个或多个第一中间电容，被布置于所述电容阵列中的某一列或某几列的边缘；
7.多组左列电容，被布置于所述电容阵列中相对于所述第一中间电容的左侧；
8.多组右列电容，被布置于所述电容阵列中相对于所述第一中间电容的右侧；
9.多个所述第一中间电容并联形成第一中间电路，或一个所述第一中间电容形成第一中间电路；
10.各组所述左列电容的第一端电连接所述第一中间电路的第一端及第一信号端；
11.各组所述右列电容的第一端电连接所述第一中间电路的第二端及第二信号端。
12.可选的，在所述的saradc版图结构中，所述第一中间电容所在的列远离所述边缘方向的其他位置空置。
13.可选的，在所述的saradc版图结构中，所述saradc版图结构还包括一个或多个第二中间电容，所述第二中间电容与所述第一中间电容中的至少一个位于同一列；
14.所述第二中间电容并联形成第二中间电路，所述第二中间电路的第一端电连接所述第一中间电路的第一端，所述第二中间电路的第二端电连接第三信号端。
15.可选的，在所述的saradc版图结构中，各组所述左列电容的第二端分别电连接开关阵列，至少一组所述右列电容接地，剩下的各组所述右列电容的第二端分别电连接所述开关阵列。
16.可选的，在所述的saradc版图结构中，接地的所述右列电容不位于所述电容阵列最右侧的一列。
17.可选的，在所述的saradc版图结构中，所述多组左列电容包括依次逐渐逼近所述
第一中间电容的第一组左列电容、第二组左列电容
…
第n组左列电容，n为大于等于4的自然数，其中相邻两组左列电容满足以下条件：
18.第n-1组左列电容的数量为第n组左列电容的数量的2倍。
19.可选的，在所述的saradc版图结构中，所述第一中间电容的数量为2个，所述第二中间电容的数量为3个，
20.所述中间列的数量为2个，2个所述第一中间电容分别分布于2个所述中间列的第四行，所述第二中间电容分布于左侧所述中间列的第一行至第三行；
21.所述第一组左列电容的数量为8个；
22.第四组左列电容及第三组左列电容分布于最靠近所述第一中间电容的一列；
23.所述第一组右列电容的数量为4个，所述第二组右列电容的数量为2个，接地的所述右列电容的数量为4个，其中一个分布在最靠近所述第一中间电容的右侧列，其他组右列电容的数量分别为1个。
24.可选的，在所述的saradc版图结构中，所述saradc版图结构还包括隔离阵列，
25.所述电容阵列四边中至少一边被所述隔离阵列包围。
26.可选的，在所述的saradc版图结构中，所述隔离阵列包括第一接地模块、第二接地模块及多个dummy模块，所述第一接地模块分布于最靠近所述第一中间电容的右侧列并与一接地的所述右列电容相邻，所述第二接地模块分布在所述多组右列电容的右侧，以及多个右侧列的底端；
27.其中一个所述dummy模块分布于最靠近所述第一中间电容的左侧列，其他所述dummy模块分布于所述多组左列电容的左侧，以及多个左侧列的底端。
28.在本发明提供的saradc版图结构中，通过一个或多个第一中间电容布置于电容阵列中的某一列或某几列的边缘，多组左列电容布置于所述电容阵列中相对于所述第一中间电容的左侧，多组右列电容布置于所述电容阵列中相对于所述第一中间电容的右侧，左列电容、右列电容和第一中间电容之间不需要左右交叉走线，避免了因为交叉走线而增加寄生电容的风险，实现了提高saradc电路精度，降低失配，提升saradc性能的效果。本发明中版图中的器件尤其是电容的摆放比较合理，在设计saradc时，电容的合理布置可以提高saradc的精度。
附图说明
29.图1是现有的saradc版图结构示意图；
30.图2是本发明一实施例saradc版图电路示意图；
31.图3是本发明一实施例saradc版图结构示意图。
具体实施方式
32.以下结合附图和具体实施例对本发明提出的saradc版图结构作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
33.另外，除非另行说明，本发明的不同实施例中的特征可以相互组合。例如，可以用第二实施例中的某特征替换第一实施例中相对应或功能相同或相似的特征，所得到的实施
例同样落入本技术的公开范围或记载范围。
34.图2是saradc电容电路图，电容类型为mim电容，c0为此电路里最重要的第一中间电容，c1、c2、c3、c4是c0的左侧电容，数量比值分别为8:4:2:1，右侧电容为c5、c6、c7、c8、c9、c10、c11，数量比例分别为4:2:1:1:1:1:4，c12为外侧接入c0点的第二中间电容，电路示意如图1所示。
35.如图1所示为现有的电容版图结构，c0布局在最中心位置，c4布局在c0边缘，空缺位置填充dummy电容，左右各2个c5电容均匀分布在c0和c4两边，c2分布在c0、c4上下两边，c3和c6分别布局在c0、c4的对角线位置，c1布局在c0、c4、c2、c5、c3、c6两边，c7、c8，c9、c10布局在右侧，c11为接地电容则布局在c1、c8、c9、c10右侧，c12分布在最靠近c1左侧的一列，为了使其更加均匀分布，c12上面填充dummy电容作为补充，所有电容的周边皆以dummy电容作为填充。
36.以上电容版图可以看出，电容c0与其他电容连接时，很容易产生交叉布线，不仅增加了版图连接线布线的难度，也产生了很多寄生电容，降低了电路精度；且电路版图占据的面积较大，不利于电路的小型化，轻量化。
37.本发明的核心思想在于提供一种saradc版图结构，以解决现有的电容阵列存在电容失配且大大影响sar adc的精度的问题。
38.本发明的目的是提出独特的布局方式，来改善sar adc电路的精度，提升saradc电路性能。
39.为实现上述思想，本发明提供了一种saradc版图结构，saradc版图结构的外轮廓呈方形平面铺开，其中多列电容排列组合形成电容阵列，包括：一个或多个第一中间电容，被布置于所述电容阵列中的某一列或某几列的边缘；多组左列电容，被布置于所述电容阵列中相对于所述第一中间电容的左侧；多组右列电容，被布置于所述电容阵列中相对于所述第一中间电容的右侧；多个所述第一中间电容并联形成第一中间电路，或一个所述第一中间电容形成第一中间电路；各组所述左列电容的第一端电连接所述第一中间电路的第一端及第一信号端；各组所述右列电容的第一端电连接所述第一中间电路的第二端及第二信号端。
40.saradc的电容失配会大大影响adc的精度，而造成芯片性能比较差，本实施例提出一种新架构的saradc电容版图设计改善adc精度和性能。如图3所示，saradc版图结构的外轮廓呈方形平面铺开，其中多列电容排列组合形成电容阵列，包括：两个第一中间电容c0，被布置于所述电容阵列中的中间两列的下边缘；四组左列电容(c1～c4)，被布置于所述电容阵列中相对于所述第一中间电容c0的左侧；七组右列电容(c5～c11)，被布置于所述电容阵列中相对于所述第一中间电容c0的右侧；其中，左列电容和右列电容的组数均可以按实际应用场合进行增减，每组的电容数也可以按实际应用场合进行调整；
41.如图2所示，两个所述第一中间电容c0并联形成第一中间电路c0:2，本领域技术人员可在其他实施例中采用单独一个所述第一中间电容c0形成第一中间电路，此处不再详述；各组所述左列电容(c1～c4)的第一端电连接所述第一中间电路c0:2的第一端及第一信号端ctop；各组所述右列电容(c5～c11)的第一端电连接所述第一中间电路c0:2的第二端及第二信号端clsb。在所述的saradc版图结构中，各组所述左列电容的第二端分别电连接开关阵列，各组所述右列电容的第二端分别电连接所述开关阵列或接地gnd，其中至少一组
所述右列电容接地，剩下的各组所述右列电容的第二端分别电连接所述开关阵列，本实施例采用c11一组电容接地，其他c5～c10电连接开关阵列，其中接地的所述右列电容c11不位于所述电容阵列最右侧的一列。
42.具体的，如图3所示，一般第一中间电容c0分布于中间两列的下边缘，以贴近隔离阵列。若实际操作中需要，第一中间电容c0也可以被布置于中间两列的上边缘，本领域技术人员可根据描述进行版图的布置，此处不再详述，只要满足将第一中间电容c0放置在电容阵列的边缘位置即可。
43.在本发明提供的saradc版图结构中，通过一个或多个第一中间电容布置于所述电容阵列中的某一列或某几列的边缘，多组左列电容布置于所述电容阵列中相对于所述第一中间电容的左侧，多组右列电容布置于所述电容阵列中相对于所述第一中间电容的右侧，左列电容、右列电容和第一中间电容之间不需要左右交叉走线，避免了因为交叉走线而增加寄生电容的风险，实现了提高saradc电路精度，降低失配，提升saradc性能的效果，且第一中间电容布置于边缘较容易将信号引出。本发明中版图中的器件尤其是电容的摆放比较合理，在设计saradc时，电容的合理布置可以提高saradc的精度。
44.如图3所示，在所述的saradc版图结构中，所述saradc版图结构还包括隔离阵列，所述电容阵列四边中至少一边被所述隔离阵列包围；电容阵列被布置于所述saradc版图结构的中央，其被布置为四边中至少一边被所述隔离阵列包围。
45.可选的，在所述的saradc版图结构中，所述第一中间电容所在的列可以具有两种实施例，一种是远离所述边缘方向的其他位置空置；另一种是如图3所示的，所述saradc版图结构还包括一个或多个第二中间电容c12，所述第二中间电容c12均与所述第一中间电容c0中的至少一个位于同一列；所述第二中间电容c12并联形成第二中间电路c12:3，所述第二中间电路c12:3的第一端电连接所述第一中间电路c0:2的第一端，所述第二中间电路c12:3的第二端电连接第三信号端。
46.进一步的，在所述的saradc版图结构中，多组所述左列电容包括依次逐渐逼近所述第一中间电容的第一组左列电容c1、第二组左列电容c2、
…
、第n组左列电容cn，n为大于等于4的自然数，其中相邻两组左列电容满足以下条件：第n-1组左列电容的数量为第n组左列电容的数量的2倍；本实施例中，所述第一组左列电容c1的数量为8个，是第二组左列电容c2的数量的2倍；所述第二组左列电容c2的数量为4个，是第三组左列电容c3的数量的2倍；以此类推，所述第三组左列电容c3的数量为2个；所述第四组左列电容c4的数量为1个。所述左列电容排列形成四行电容阵列，所述第一中间电容c0的数量为2个，所述第二中间电容c12的数量为3个，所述第一中间电容c0占据的列为中间列，所述中间列的数量为2个，2个所述第一中间电容分别分布于2个所述中间列的第四行，所述第二中间电容分布于左侧所述中间列的第一行至第三行；所述第四组左列电容c4和第三组左列电容c3分布于最靠近所述中间列的第一左侧列；所述第二组左列电容c2占据第二左侧列，所述第二左侧列位于所述第一左侧列的左侧；所述第一组左列电容c1占据第三左侧列和第四左侧列，所述第三左侧列位于所述第二左侧列的左侧，所述第四左侧列位于所述第三左侧列的左侧。
47.进一步的，所述第一组右列电容c5的数量为4个，所述第二组右列电容c6的数量为2个，接地的所述右列电容c11的数量为4个，其中一个分布在最靠近所述第一中间电容c0的右侧列，其他组右列电容的数量分别为1个，共为4个；在所述的saradc版图结构中，所述右
列电容排列形成四行电容阵列，所述第二组右列电容c6分布于最靠近所述中间列的第一右侧列；所述第一组右列电容c5占据第二右侧列，所述第二右侧列位于所述第一右侧列的右侧；所述右列电容还包括多组位于边缘列的右列电容(c7～c10)，多组位于边缘列的右列电容(c7～c10)分布于所述电容阵列最右侧的一列；剩下的3个接地的右列电容c11分布于除最右侧一列的电容阵列中。
48.在本发明的一个实施例中，在所述的saradc版图结构中，所述第一中间电容c0的数量为2个，所述第二中间电容c12的数量为3个，所述中间列的数量为2个，2个所述第一中间电容c0分别分布于2个所述中间列的第四行，所述第二中间电容c12分布于左侧所述中间列的第一行至第三行；所述第一组左列电容c1的数量为8个，所述第二组左列电容c2的数量为4个，所述第三组左列电容c3的数量为2个，所述第四组左列电容c4的数量为1个；所述第四组左列电容c4分布于第一左侧列的第三行，所述第三组左列电容c3分布于所述第一左侧列的第一行和第二行，所述第二组左列电容c2分布于所述第二左侧列的第一行至第四行，所述第一组左列电容c1分布于所述第三左侧列与第四左侧列；
49.所述第一组右列电容c5的数量为4个，所述第二组右列电容c6的数量为2个，所述接地的右列电容c11的数量为4个，其中一个分布于所述第一右侧列的第四行，剩余3个c11分布于所述第三右侧列的第二行至第四行，第三组右列电容c7、第四组右列电容c8、第五组右列电容c9及第六组右列电容c10的数量分别为1个，共为4个；所述第二组右列电容c6分布于所述第一右侧列的第一行和第二行，所述第一组右列电容c5分布于所述第二右侧列的第一行至第四行，第三组右列电容c7、第四组右列电容c8、第五组右列电容c9、第六组右列电容c10分别分布于所述第四右侧列的第一行至第四行。
50.在本发明的一个实施例中，在所述的saradc版图结构中，所述隔离阵列包括第一接地模块gnd、第二接地模块gnd及多个dummy模块dm，所述第一接地模块gnd分布于最靠近所述第一中间电容的右侧列并与一接地的所述右列电容相邻，所述第二接地模块gnd分布在所述多组右列电容的右侧，即包围在所述第四右侧列的右侧，以及多个右侧列的底端；其中一个所述dummy模块dm分布于最靠近所述第一中间电容的左侧列，即所述第一左侧列的第四行，其他所述dummy模块dm分布于所述第一组左侧电容的左侧，即所述第四左侧列的左侧，以及多个左侧列的底端。
51.如图3所示为新型的电容匹配版图结构，第一中间电容c0排布在边缘的位置，优势一：周边电容对它影响最小，优势二：边缘位置最方便连线的同时减小寄生电容。第一组左列电容c1、第二组左列电容c2、第三组左列电容c3、第四组左列电容c4按照比例布局在c0左侧，这种布局形式对寄生影响很小，不需要左右交叉走线而增加寄生电容。第二中间电容c12分布在第一中间电容c0上方，连线最短寄生最小。第一组右列电容c5、第二组右列电容c6、第三组右列电容c7、第四组右列电容c8、第五组右列电容c9、第六组右列电容c10、接地的右列电容c11则按照比例放在右侧，其中接地的右列电容c11比较敏感，布局尽量不靠近最边缘，第三组右列电容c7、第四组右列电容c8、第五组右列电容c9、第六组右列电容c10这四个电容布局在最右侧，接地的右列电容c11因为上板对地，则可以单独使用一个放在ctop右侧，第一中间电容c0对接地的右列电容c11则是对gnd的寄生，影响比较小。第一中间电容c0上方不填充dmummy模块，直接空置，第一中间电容c0下排以及右侧接地gnd，以使寄生电容最小，经过后仿真实测，本发明的saradc版图结构可以有效提升saradc的电路精度。且本
发明的版图结构只有五行，电路面积小，轻量化。
52.综上，上述实施例对saradc版图结构的不同构型进行了详细说明，当然，本发明包括但不局限于上述实施中所列举的构型，任何在上述实施例提供的构型基础上进行变换的内容，均属于本发明所保护的范围。本领域技术人员可以根据上述实施例的内容举一反三。
53.本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的系统而言，由于与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
54.上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。