一种数据读取方法、系统、设备以及介质与流程

1.本发明涉及存储领域，具体涉及一种数据读取方法、系统、设备以及存储介质。


背景技术：

2.对于nand存储芯片其内部可以分为die、plane、block、page。其中，die是晶圆上的小方块，一个芯片里可能封装若干个die，由于flash的工艺不一样，技术不一样，由此产生了die的概念，常见的有mono die，a die，b die等，一个芯片包含n个die，而一个die根据不同的型号，可以包括不同数量的plane。plane是nand能够根据读、写、擦除等命令进行操作的最小单位，一个plane就是一个存储矩阵，包含若干个block。block是nandflash的最小擦除单位，一个block包含了若干个page。page是nand芯片的最小读写单位，一个page包含若干个byte。
3.现有技术中为了提升顺序读性能，在执行某个plane内的page读操作时，实际会进行多plane读，即无论是对die内的哪个plane发起读操作，比如读plane0-page0，实际会将该die内所有plane内的page0上的数据读取到各plane对应的page register(每个plane有自己独立的page register)，待所有plane的读都完成后(读完成对齐)，再将实际读的plane0-page0 register内的数据传输到ddr。
4.由于每个page有多个pba组成，比如4个，虽说nand最小读取单位为page，但是由于host实际读取单位为pba，即实际从register传输到ddr的数据为pba对应的数据量。由于是顺序读，后续的pba也将是该die内的page，直到该page所有plane上的数据都读取完成去切下一个page。由于在读取1个page时，其它的plane上的数据已经读取到page regiter，所以后续的读直接从page register往对应ddr传输即可(也即命中cache)，省去了nand的读取时间。
5.但是，在随机读情况下的，pba不是顺序读取的，是随机的，很难命中cache，此时读其它plane的数据，对性能不但没有提升，反而因为增加了多plane读的对齐时间，拉长了随机读的时间，影响了随机读性能。


技术实现要素：

6.有鉴于此，为了克服上述问题的至少一个方面，本发明实施例提出一种数据读取方法，包括以下步骤：
7.统计在第一预设时间段内接收到的读请求数量以及命中缓存的次数；
8.利用所述读请求数量和所述命中缓存的次数计算缓存命中率；
9.响应于接收到新的读请求，根据所述新的读请求中携带的物理地址确定与待读取数据对应的die、对应的plane和对应的page；
10.根据所述缓存命中率确定所述对应的die下若干个待读取的plane，并将每一个待读取的plane中与所述对应的page的编号相同的page中的数据读取到缓存中。
11.在一些实施例中，根据所述缓存命中率确定所述对应的die下若干个待读取的
plane，并将每一个待读取的plane中与所述对应的page的编号相同的page中的数据读取到缓存中，进一步包括：
12.响应于所述缓存命中率小于阈值，只将与所述待读取数据对应的plane下对应的page中的数据读取到缓存中。
13.在一些实施例中，还包括：
14.响应于在第二预设时间段后才再次接收到读请求，根据再次接收到的读请求中携带的物理地址确定与当前待读取数据对应的plane的编号和对应的page的编号；
15.将对应的die下每一个plane中与所述当前待读取数据对应的page的编号相同的page中的数据读取到缓存中。
16.在一些实施例中，根据所述缓存命中率确定所述对应的die下若干个待读取的plane，并将每一个待读取的plane中与所述对应的page的编号相同的page中的数据读取到缓存中，进一步包括：
17.响应于所述缓存命中率不小于阈值，将对应的die下每一个plane中与所述对应的page的编号相同的page中的数据读取到缓存中。
18.基于同一发明构思，根据本发明的另一个方面，本发明的实施例还提供了一种数据读取系统，包括：
19.统计模块，配置为统计在第一预设时间段内接收到的读请求数量以及命中缓存的次数；
20.计算模块，配置为利用所述读请求数量和所述命中缓存的次数计算缓存命中率；
21.确定模块，配置为响应于接收到新的读请求，根据所述新的读请求中携带的物理地址确定与待读取数据对应的die、对应的plane和对应的page；
22.读取模块，配置为根据所述缓存命中率确定所述对应的die下若干个待读取的plane，并将每一个待读取的plane中与所述对应的page的编号相同的page中的数据读取到缓存中。
23.在一些实施例中，读取模块还配置为：
24.响应于所述缓存命中率小于阈值，只将与所述待读取数据对应的plane下对应的page中的数据读取到缓存中。
25.在一些实施例中，读取模块还配置为：
26.响应于在第二预设时间段后才再次接收到读请求，根据再次接收到的读请求中携带的物理地址确定与当前待读取数据对应的die、对应的plane和对应的page；
27.将对应的die下每一个plane中与所述当前待读取数据对应的page的编号相同的page中的数据读取到缓存中。
28.在一些实施例中，读取模块还配置为：
29.响应于所述缓存命中率不小于阈值，将对应的die下每一个plane中与所述对应的page的编号相同的page中的数据读取到缓存中。
30.基于同一发明构思，根据本发明的另一个方面，本发明的实施例还提供了一种计算机设备，包括：
31.至少一个处理器；以及
32.存储器，所述存储器存储有可在所述处理器上运行的计算机程序，其特征在于，所
述处理器执行所述程序时执行如上所述的任一种数据读取方法的步骤。
33.基于同一发明构思，根据本发明的另一个方面，本发明的实施例还提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行时执行如上所述的任一种数据读取方法的步骤。
34.本发明具有以下有益技术效果之一：本发明提出的方案通过统计读数据时的缓存命中率，实现多plane读和单plane读之间的自动切换，提升随机读性能。
附图说明
35.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
36.图1为本发明的实施例提供的数据读取方法的流程示意图；
37.图2为本发明的实施例提供的数据读取系统的结构示意图；
38.图3为本发明的实施例提供的计算机设备的结构示意图；
39.图4为本发明的实施例提供的计算机可读存储介质的结构示意图。
具体实施方式
40.为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
41.需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。
42.根据本发明的一个方面，本发明的实施例提出一种数据读取方法，如图1所示，其可以包括步骤：
43.s1，统计在第一预设时间段内接收到的读请求数量以及命中缓存的次数；
44.s2，利用所述读请求数量和所述命中缓存的次数计算缓存命中率；
45.s3，响应于接收到新的读请求，根据所述新的读请求中携带的物理地址确定与待读取数据对应的die、对应的plane和对应的page；
46.s4，根据所述缓存命中率确定所述对应的die下若干个待读取的plane，并将每一个待读取的plane中与所述对应的page的编号相同的page中的数据读取到缓存中。
47.本发明提出的方案通过统计读数据时的缓存命中率，实现多plane读和单plane读之间的自动切换，提升随机读性能。
48.在一些实施例中，在步骤s1中，统计在第一预设时间段内接收到的读请求数量以及命中缓存的次数，具体的，初始默认的读取方式为多plane读，即将对应的die下每一个plane中与所述对应的page的编号相同的page中的数据读取到缓存中，这时可以对read请求数量和read完成数量分别增加计数统计，并统计命中cache的读请求数量，从而进行步骤s2计算缓存命中率。
49.在一些实施例中，根据所述缓存命中率确定所述对应的die下若干个待读取的
plane，并将每一个待读取的plane中与所述对应的page的编号相同的page中的数据读取到缓存中，进一步包括：
50.响应于所述缓存命中率小于阈值，只将与所述待读取数据对应的page中的数据读取到缓存中。
51.具体的，当缓存命中率低于阈值时，说明读请求的类型为随机读，这时可以切换为单plane读，即只将与所述待读取数据对应的page中的数据读取到缓存中。
52.在一些实施例中，根据所述缓存命中率确定所述对应的die下若干个待读取的plane，并将每一个待读取的plane中与所述对应的page的编号相同的page中的数据读取到缓存中，进一步包括：
53.响应于所述缓存命中率不小于阈值，将对应的die下每一个plane中与所述对应的page的编号相同的page中的数据读取到缓存中。
54.具体的，当缓存命中率高于阈值时，说明读请求的类型为顺序读，这时可以切换为多plane读，即将对应的die下每一个plane中与所述对应的page的编号相同的page中的数据读取到缓存中。
55.在一些实施例中，还包括：
56.响应于在第二预设时间段后才再次接收到读请求，根据再次接收到的读请求中携带的物理地址确定与当前待读取数据对应的plane的编号和对应的page的编号；
57.将对应的die下每一个plane中与所述当前待读取数据对应的page的编号相同的page中的数据读取到缓存中。
58.具体的，当读io停止后或单位短时间内(比如1s)没有读发生时或者一定时间(比如1h)后，自动切回多plane读，即在第二预设时间段后才再次接收到读请求，这时则切换成默认的多plane读，同时将用于计算cache命令率的相关计数清零。这样，当再次接收到的读请求时，可以根据其携带的物理地址确定与当前待读取数据对应的die、对应的plane和对应的page，然后将对应的die下每一个plane中与所述当前待读取数据对应的page的编号相同的page中的数据读取到缓存中。多plane读时，继续计算单位时间(比如1分钟)内cache命中率，周而复始。
59.本发明提出的方案通过统计读数据时的缓存命中率，实现多plane读和单plane读之间的自动切换，提升随机读性能。
60.基于同一发明构思，根据本发明的另一个方面，本发明的实施例还提供了一种数据读取系统400，如图2所示，包括：
61.统计模块401，配置为统计在第一预设时间段内接收到的读请求数量以及命中缓存的次数；
62.计算模块402，配置为利用所述读请求数量和所述命中缓存的次数计算缓存命中率；
63.确定模块403，配置为响应于接收到新的读请求，根据所述新的读请求中携带的物理地址确定与待读取数据对应的die、对应的plane和对应的page；
64.读取模块404，配置为根据所述缓存命中率确定所述对应的die下若干个待读取的plane，并将每一个待读取的plane中与所述对应的page的编号相同的page中的数据读取到缓存中。
65.在一些实施例中，读取模块404还配置为：
66.响应于所述缓存命中率小于阈值，只将与所述待读取数据对应的plane下对应的page中的数据读取到缓存中。
67.在一些实施例中，读取模块404还配置为：
68.响应于在第二预设时间段后才再次接收到读请求，根据再次接收到的读请求中携带的物理地址确定与当前待读取数据对应的die、对应的plane和对应的page；
69.将对应的die下每一个plane中与所述当前待读取数据对应的page的编号相同的page中的数据读取到缓存中。
70.在一些实施例中，读取模块404还配置为：
71.响应于所述缓存命中率不小于阈值，将对应的die下每一个plane中与所述对应的page的编号相同的page中的数据读取到缓存中。
72.本发明提出的方案通过统计读数据时的缓存命中率，实现多plane读和单plane读之间的自动切换，提升随机读性能。
73.基于同一发明构思，根据本发明的另一个方面，如图3所示，本发明的实施例还提供了一种计算机设备501，包括：
74.至少一个处理器520；以及
75.存储器510，存储器510存储有可在处理器上运行的计算机程序511，处理器520执行程序时执行以下步骤：
76.统计在第一预设时间段内接收到的读请求数量以及命中缓存的次数；
77.利用所述读请求数量和所述命中缓存的次数计算缓存命中率；
78.响应于接收到新的读请求，根据所述新的读请求中携带的物理地址确定与待读取数据对应的die、对应的plane和对应的page；
79.根据所述缓存命中率确定所述对应的die下若干个待读取的plane，并将每一个待读取的plane中与所述对应的page的编号相同的page中的数据读取到缓存中。
80.在一些实施例中，根据所述缓存命中率确定所述对应的die下若干个待读取的plane，并将每一个待读取的plane中与所述对应的page的编号相同的page中的数据读取到缓存中，进一步包括：
81.响应于所述缓存命中率小于阈值，只将与所述待读取数据对应的plane下对应的page中的数据读取到缓存中。
82.在一些实施例中，还包括：
83.响应于在第二预设时间段后才再次接收到读请求，根据再次接收到的读请求中携带的物理地址确定与当前待读取数据对应的die、对应的plane和对应的page；
84.将对应的die下每一个plane中与所述当前待读取数据对应的page的编号相同的page中的数据读取到缓存中。
85.在一些实施例中，根据所述缓存命中率确定所述对应的die下若干个待读取的plane，并将每一个待读取的plane中与所述对应的page的编号相同的page中的数据读取到缓存中，进一步包括：
86.响应于所述缓存命中率不小于阈值，将对应的die下每一个plane中与所述对应的page的编号相同的page中的数据读取到缓存中。
87.本发明提出的方案通过统计读数据时的缓存命中率，实现多plane读和单plane读之间的自动切换，提升随机读性能。
88.基于同一发明构思，根据本发明的另一个方面，如图4所示，本发明的实施例还提供了一种计算机可读存储介质601，计算机可读存储介质601存储有计算机程序指令610，计算机程序指令610被处理器执行以下步骤：
89.统计在第一预设时间段内接收到的读请求数量以及命中缓存的次数；
90.利用所述读请求数量和所述命中缓存的次数计算缓存命中率；
91.响应于接收到新的读请求，根据所述新的读请求中携带的物理地址确定与待读取数据对应的die、对应的plane和对应的page；
92.根据所述缓存命中率确定所述对应的die下若干个待读取的plane，并将每一个待读取的plane中与所述对应的page的编号相同的page中的数据读取到缓存中。
93.在一些实施例中，根据所述缓存命中率确定所述对应的die下若干个待读取的plane，并将每一个待读取的plane中与所述对应的page的编号相同的page中的数据读取到缓存中，进一步包括：
94.响应于所述缓存命中率小于阈值，只将与所述待读取数据对应的plane下对应的page中的数据读取到缓存中。
95.在一些实施例中，还包括：
96.响应于在第二预设时间段后才再次接收到读请求，根据再次接收到的读请求中携带的物理地址确定与当前待读取数据对应的die、对应的plane和对应的page；
97.将对应的die下每一个plane中与所述当前待读取数据对应的page的编号相同的page中的数据读取到缓存中。
98.在一些实施例中，根据所述缓存命中率确定所述对应的die下若干个待读取的plane，并将每一个待读取的plane中与所述对应的page的编号相同的page中的数据读取到缓存中，进一步包括：
99.响应于所述缓存命中率不小于阈值，将对应的die下每一个plane中与所述对应的page的编号相同的page中的数据读取到缓存中。
100.本发明提出的方案通过统计读数据时的缓存命中率，实现多plane读和单plane读之间的自动切换，提升随机读性能。
101.最后需要说明的是，本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，可以通过计算机程序来指令相关硬件来完成，程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。
102.此外，应该明白的是，本文的计算机可读存储介质(例如，存储器)可以是易失性存储器或非易失性存储器，或者可以包括易失性存储器和非易失性存储器两者。
103.本领域技术人员还将明白的是，结合这里的公开所描述的各种示例性物理块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性，已经就各种示意性组件、方块、模块、电路和步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个系统的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现的功能，但是这种实现决定不应被解释为导致脱离本发明实施例公开的范围。
104.以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。
105.应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。
106.上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。
107.本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
108.所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。