通过微控制器的映射的寄存器访问的制作方法

1.本公开总体上涉及微控制器，并且更具体地涉及针对微控制器的数据结构访问。


背景技术：

2.微控制器可以使用诸如内部集成电路(i2c)和管理数据输入/输出(mdio)等嵌入式接口与片外设备通信。在实现用于访问微控制器外部的设备的接口时，微控制器受到严重的性能和开销限制。


技术实现要素：

3.本公开的各实施例涉及通过微控制器的映射的寄存器访问。
4.根据本公开的第一方面，公开了一种方法，包括：由微控制器生成针对所述微控制器中的本地存储器的地址的读取请求，所述本地存储器包括使用多串行外围接口而被映射到被电连接到所述微控制器的不同专用集成电路(asic)的多个本地地址，所述微控制器的所述多个本地地址的第一部分通过所述多串行外围接口被映射到第一asic的第一组寄存器，所述微控制器的所述多个本地地址的第二部分通过所述多串行外围接口被映射到第二asic的第二组寄存器，所述不同asic由所述微控制器基于所请求的地址的位置在通过所述多串行外围接口被映射到所述不同asic的不同区域中访问；确定来自所述读取请求的所述本地存储器的所述地址通过所述多串行外围接口被映射到所述本地存储器的所述第二部分；以及基于所述本地地址在所述本地存储器中的所述多个本地地址的所述第二部分中，由所述微控制器使用所述多串行外围接口从所述第二asic中的所述第二组寄存器中的一个或多个寄存器读取寄存器数据，并且将所述寄存器数据存储在所述微控制器的所述本地存储器中的所述地址处。
5.根据本公开的第二方面，公开了一种微控制器设备，包括：第一专用集成电路(asic)接口，可连接到包括第一组寄存器的第一asic；第二asic接口，可连接到包括第二组寄存器的第二asic；以及微控制器，被电连接到所述微控制器设备中的所述第一asic和所述第二asic，所述微控制器被配置为生成针对所述微控制器中的本地存储器的地址的读取请求，所述本地存储器包括使用多串行外围接口而被映射到包括所述第一asic和所述第二asic的不同专用集成电路的多个本地地址，所述微控制器的所述多个本地地址的第一部分通过所述多串行外围接口被映射到第一asic的所述第一组寄存器，所述微控制器的所述多个本地地址的第二部分通过所述多串行外围接口被映射到所述第二asic的所述第二组寄存器，所述不同asic由所述微控制器基于所请求的地址的位置在通过所述多串行外围接口被映射到所述不同asic的不同区域中访问，其中所述微控制器基于所述读取请求中的所述本地地址在本地存储器的所述第二部分中，使用所述多串行外围接口从所述第二asic中的所述第二组寄存器中的一个或多个寄存器读取并且存储寄存器数据。
附图说明
6.以下描述包括对附图的讨论，这些附图具有通过本公开的实施例的实现的示例给出的图示。附图应当通过示例而非限制的方式理解。如本文中使用的，对一个或多个“实施例”的引用应当理解为描述本发明主题的至少一种实现中包括的特定特征、结构或特性。因此，本文中出现的诸如“在一个实施例中”或“在替代实施例中”等短语描述本发明主题的各种实施例和实现，而不一定都是指同一实施例。但是，它们也不一定相互排斥。为了容易地标识对任何特定元素或动作的讨论，附图标记中的一个或多个最高有效数字指的是首先引入该元素或动作的附图(“图”)编号。
7.图1是示出根据一些示例实施例的示例光收发器的框图；
8.图2示出了根据一些示例实施例的光收发器的示例功能组件；
9.图3示出了根据一些示例实施例的用于访问专用集成电路(asic)的四串行外围设备接口(qspi)架构；
10.图4示出了根据一些示例实施例的用于访问asic寄存器数据的qspi-asic架构；
11.图5a和图5b示出了根据一些示例实施例的qspi映射架构；
12.图6示出了根据一些示例实施例的用于执行与asic的寄存器的微控制器交互的方法的流程图；
13.图7示出了根据一些示例实施例的用于基于微控制器指定本地存储器的哪个部分来访问不同asic的asic寄存器的方法的流程图；以及
14.图8是根据一些示例实施例的包括一个或多个光设备的光电设备的图示。
15.接下来是对某些细节和实现的描述，包括对附图的描述，附图可以描绘以下描述的一些或全部实施例，以及讨论本文中提出的发明构思的其他可能的实施例或实现。下面提供本公开的实施例的概述，随后是参考附图的更详细的描述。
具体实施方式
16.在以下描述中，出于解释的目的，阐述了很多具体细节以便提供对发明主题的各种实施例的理解。然而，对于本领域技术人员很清楚的是，可以在没有这些具体细节的情况下实践本发明主题的实施例。通常，公知的指令实例、结构和技术不一定详细示出。
17.如上所述，微控制器在访问外部片外设备时具有性能和开销问题。为此，可以重新配置微控制器可以用于访问闪存(例如，外部闪存)的多串行外围接口(例如，四串行外围接口)，以用于针对不同专用集成电路的不同寄存器的映射的访问，其中访问哪个asic寄存器基于由微控制器访问的本地存储器地址。在以下示例中，虽然以qspi作为示例进行讨论，其中由微控制器实现四个双向数据线以读取和写入片外寄存器，但是在某些示例实施例中，微控制器可以实现其他类型的多串行外围接口(如双四)以用于片外访问寄存器，如以下进一步详细讨论的。
18.图1是示出根据一些示例实施例的示例光收发器100的框图。光收发器100是示例光子设备，其中微控制器102可以实现四串行外围设备接口以访问光收发器的其他组件的寄存器，诸如数据发射器105、数据接收器115和光子集成电路(pic)110。在图1所示的示例中，光收发器100处理来自诸如电硬件设备150等电气设备的数据，将电气数据转换为光学数据，并且通过一个或多个光学器件(诸如光学器件175)发送和接收光学数据。例如，电硬
件设备150可以是将光收发器100“托管”为可插拔器件的主机板，该可插拔器件向光交换网络发送和接收数据；其中例如，光学器件175可以是光交换网络的其他组件(例如，外部发射器177)。然而，应当理解，光收发器100可以被实现为与其他类型的电气器件和光学器件接口。例如，根据一些示例实施例，光收发器100可以被实现为混合“主板”上的单个芯片，该混合“主板”使用光网络(例如，波导、光纤)作为光总线来互连板载电气芯片，该板载电气芯片在数据从光转换为二进制电数据之后处理数据。
19.在一些示例实施例中，硬件设备150包括用于接收光收发器100的电气接口和与之配合的电气接口。光收发器100可以是可移除前端模块，该可移除前端模块可以从硬件设备150被物理地接收和移除，硬件设备150在通信系统或器件中用作后端模块。例如，根据一些示例实施例，光收发器100和硬件设备150可以是诸如波分复用(wdm)系统或并行光纤系统(例如，并行单纤(psm))等光通信设备或系统(例如，网络设备)的组件。
20.在所示的示例中，光收发器100包括控制pic 110的电路(例如，数据发射器105、数据接收器115)和光学组件的微控制器102。光收发器100的数据发射器105可以接收电信号，电信号然后经由光子集成电路(pic)110的光发射器组件(例如，调制器、加热器)被转换为光信号。pic 110随后可以经由诸如与pic 110接口的光纤或波导等光链路来输出光信号。然后，输出的光数据可以由其他组件(例如，交换机、端点服务器、单个嵌入式系统上的其他嵌入式芯片)经由网络来处理，诸如广域网(wan)、光交换网络、嵌入式系统中的光波导网络等。
21.pic 110可以经由一个或多个光链路将高数据速率光信号接收到光学器件175。由光接收器组件将光信号从光转换为电信号以供数据接收器115进一步处理，诸如将数据解调为较低数据速率以输出到诸如电硬件设备150等其他器件。光收发器100使用的调制可以包括脉冲幅度调制(例如，4级pam，诸如“pam4”、pam8等)、正交相移键控(qpsk)、二进制相移键控(bpsk)、偏振复用bpsk、m元正交幅度调制(m-qam)等。
22.图2示出了根据一些示例实施例的光收发器100的示例功能组件。数据发射器105使用存储在发射器(tx)控制器203(例如，发射器asic)中的指令来管理对电数据的接收和对pic 110的组件的控制。tx控制器203的示例包括但不限于数字信号处理(dsp)单元、通用微控制器、asic、现场可编程门阵列(fpga)、它们的组合、或者具有用于存储用于执行的控制指令的随附存储器的其他等效的集成或离散逻辑电路系统。
23.在一些示例实施例中，数据发射器105从诸如外部主机设备或主机板等外部设备接收电数据输入。发射器控制器203然后可以执行将电数据转换为光调制数据的指令，调制器驱动器205使用该光调制数据来控制pic 110中的光调制器220(例如，移相器、电吸收调制器(eam)、mach zehnder干涉仪(mzi)调制器)。光调制器220从诸如激光器215等光源接收光，该光随后根据调制指令对接收光进行调制(例如，将二进制电数据转换为pam4调制或qpsk调制符号数据)，然后，光从pic 110被输出作为输出光(例如，通过光交换网络传输的输出光)。尽管图2的示例示出了为简洁起见而未包括各种组件的数据发射器105的简化版本，但是应当理解，根据一些示例实施例，数据发射器105可以包括另外的各种组件，下面进一步讨论。
24.pic 110可以接收光输入光(例如，从单模光纤)，该光输入光经由半导体光放大器(soa)227进行光放大并且然后由光检测器230检测，光检测器230可以使用诸如光电二极管
和/或其他元件等光元件检测接收光中的光子并且将其转换为电能以便由数据接收器115进行解调处理，这将在下面进一步详细讨论。
25.在一些示例实施例中，pic 110包括光回送路径225(例如，集成波导)，该光回送路径225将输出光立即从发射组件引导到接收组件，以在设计、测试和制造阶段以及在现场(例如，在集成到最终产品中之后)分析和校准收发器100。回送路径225允许收发器100的片上或模块内特性，包括但不限于测试收发器中存在的诸如误码率(ber)特性、接收功率特性、和滤波器(例如，多路复用器、解多路复用器等)的校准。在一些示例实施例中，pic 110包括光开关222，该光开关222可以接收用于将发射组件(例如，调制器220)的输出引向接收组件(例如，检测器230)的控制信号。在一些示例实施例中，回送路径225开关元件可以包括(但不限于)以下光学组件的全部或子集：热光开关、pin二极管开关、或由一个或多个多模干扰(mmi)耦合器和mach zehnder干涉仪(mzi)组成的交换网络。开关元件的增加允许施加电控制信号以确定来自发射器的光信号的路由。对于特定控制条件，开关222可以在pic(或模块)内实现从发射器到接收器的光信号的路由。
26.尽管图2的示例示出了为简洁起见而未包括各种组件的pic 110的简化版本，但是应当理解，pic 110可以包括用于发送和接收光的其他各种组件(例如，mzi、电吸收调制(eam)、多路复用器、解多路复用器、滤波器)。
27.数据接收器115通过使用在接收器(rx)控制器250中执行和/或存储的指令控制数据接收器115的组件来管理从pic 110对电数据的接收和对电数据的处理(例如，放大、滤波、解调)。rx控制器250的示例包括但不限于数字信号处理(dsp)单元、通用微控制器、asic、fpga、它们的组合、或者具有用于存储用于执行的控制指令的随附存储器的其他等效的集成或离散逻辑电路系统。
28.由检测器230生成的电(例如，电信号、电流)可以由跨阻放大器235转换为放大电压，该放大电压然后由前馈均衡器(ffe)240处理。ffe实现一个或多个延迟以创建并且组合信号的延迟版本以过滤和增强信号。在一些示例实施例中，ffe 240将滤波后的电信号输入到接收器眼扫描分析器253中，该接收器眼扫描分析器253可以由rx控制器250实现以分析接收信号(例如，通过生成一个或多个眼图)。
29.此外，并且根据一些示例实施例，然后由时钟和数据恢复(cdr)模块255处理滤波后的信号以处理和恢复数据的定时/时钟特性(例如，提取时钟信号并且对数据信号重新计时)，该信号然后被进一步处理或作为数据输出(例如，以供外部设备(诸如硬件设备150)进一步处理)。
30.在一些示例实施例中，微控制器102使用qspi asic总线访问收发器的组件以向寄存器读取和写入数据。作为说明性示例，微控制器102可以实现qspi接口以访问存储来自自动增益控件(agc)237的数据的寄存器中的数据，这可以表明所接收的光信号表现出增加的光损耗(例如，如由寄存器数据中较高的agc值指示)。响应于读取agc寄存器数据，微控制器102然后可以实现qspi接口以设置其他组件的值。例如，微控制器102可以访问数据发射器105中的寄存器，以修改由调制器驱动器205使用的操作参数和加热器210的加热器设置。作为另外的示例，微控制器102可以访问pic 110中的寄存器以改变soa 227的操作设置(例如，响应于agc寄存器数据而增加增益)。尽管在此处讨论的示例中，微控制器实现多串行外围接口(例如，qspi)以访问光收发器中的寄存器，但是应当理解，根据一些示例实施例，其
他类型的设备(包括例如：无线设备、系统(例如，路由器、pc)中的pcb卡、嵌入式遥测设备、有线设备、或其他光设备)同样可以实现多串行外围接口以使得微控制器能够访问片外寄存器。访问和读取以及设置光学设置值的更多细节在以下各项中有讨论：于2020年5月29日提交的名称为“optical receiver with an optically compensated amplifier control loop”的序列号为16/887,312的申请；于2020年6月22日提交的名称为“optical transceiver loopback eye scans”的序列号为16/907,857的申请；以及于2020年5月29日提交的名称为“optical-electrical device using hybrid automated testing equipment”的序列号为16/887,668的申请，这些申请通过引用整体合并于此。
31.图3示出了根据一些示例实施例的用于访问asic的qspi接口架构300。按照惯例，串行外围接口(spi)可以用于访问外部组件(例如，片外设备)，但是spi的数据速率较低，并且spi会引起性能和微控制器事务性开销问题(例如，数据线选择、频率配置、瓶颈)。通常，spi包括控制外围设备上的从接口的主接口。spi包括两个数据线：从主机到从机的单向数据线(主机输出从机输入(mosi))、以及从从机到主机的另一单向数据线(主机输入从机输出(miso))。主机与从机之间的数据传输是通过同时交换发生的：来自主机的数据经由mosi被发送到从机，而来自从机的其他数据则经由miso被发送到主机。如果要将数据发送到从机而没有返回数据(例如，主机正在向从机写入数据，而从机只是保存数据)，则仅使用单向线之一(mosi)，并且没有通过miso发送任何数据(或主设备在交换期间仅忽略或不读取miso上的数据)。类似地，如果要将数据发送到主机而没有返回数据(例如，主机从从机读取数据)，则仅使用单向线之一(miso)，并且没有通过miso发送任何数据(或从设备在交换期间仅忽略或不读取mosi上的数据)。虽然可以实现spi以访问外部设备，但是使用spi创建和管理对外部组件的访问会增加微控制器的开销。例如，当实现常规spi以经由spi的单个数据线读取闪存时(即使在现代spi的高数据速率下)，也会出现瓶颈。
32.多串行外围接口是一种可以被实现以访问闪存的不同的嵌入式接口。例如，在qspi中，四个双向数据线使得微控制器能够与外部闪存接口，其中相同的四个数据线可以在输入方向中读取数据(例如，从存储器读取)，并且然后切换到输出数据路径以在相同的数据线上写入数据(例如，向存储器中写入)。在图3的示例中，数据路径包括芯片选择线(cs)、时钟(clk)和四个数据线(io0、io1、io2、io3)。每个时钟周期可以在四个数据线上传输四位数据，并且可以在两个时钟周期内发送完整的数据字节，如“字节1”所示(例如，前四位(1-4)在第一周期中并行发送，而后四位(5-8)在第二周期中并行发送)。此外，在所示的示例中，指令部分305(例如，qspi命令，诸如读取或写入命令)在第一字节中发送，随后是地址部分310(例如，要译码/通过接收qspi接口被映射到寄存器的本地存储器的地址)、替代部分315(例如，要被定制以用于不同可选用途或者未实现)，其后是用于将数据线从输入模式切换到输出模式或反之亦然的虚拟部分320，其后是数据部分325(例如，用于写入asic的asic寄存器数据、发送到微控制器的从asic读取的数据)。在一些示例实施例中，芯片选择被实现为读取选择不同asic设备，以使用四个数据线从这些asic设备读取和写入数据。此外，尽管根据一些示例实施例在此讨论qspi作为说明性示例，但是应当理解，可以按照类似方式实现其他配置的多串行外围接口。例如，根据不同的实施例和设备配置，多串行外围接口可以使用两个数据线中的任何多个来实现配置：双spi仅具有io0和io1双向数据线，双四spi具有io0-io7数据线，具体取决于要由微控制器访问的寄存器数据的量。
33.图4示出了根据一些示例实施例的用于访问asic寄存器数据的qspi-asic架构400。微控制器405(“uc”)包括qspi主接口410，主接口410可以访问和控制不同的qspi辅接口310，诸如集成在asic420(“asic_1”)中的qspi辅接口415和asic 425的qspi辅接口430(“asic_n“)。可以实现qspi-asic架构400以执行微控制器405与asic的寄存器之间的线性和批量交互。例如，微控制器405可以包括指定微控制器405的高速缓存413的本地地址的微处理指令。尽管在图3的示例中仅示出了本地高速缓存413，但是可以理解，由微处理寻址的本地存储器可以是其他类型的存储器，如图5a和图5b所示并且如下面进一步详细讨论的。
34.qspi辅接口中的每个qspi辅接口包括译码器(例如，硬连线或固件译码器)，该译码器使用偏移将所接收的地址数据译码到本地寄存器(例如，在asic上将地址译码为寄存器地址并且模仿汇编指令，诸如加载/存储)。在一些示例实施例中，qspi主接口410使用架构300(图3)将数据发送到asic的给定qpsi辅接口，其中地址部分310中的地址数据可以包括微控制器405的本地存储器的地址，该数据然后由qspi辅接口之一译码为存储asic的数据的寄存器的寄存器地址。
35.示例高速缓存413a示出了根据一些示例实施例的用于执行对asic的线性访问的架构400。例如，微控制器405请求从高速缓存413a中的本地存储器到通过qspi被映射到第一asic 420中的寄存器的本地存储器的微控制器读取，并且然后微控制器405请求从通过qspi被映射到第二asic 425中的其他寄存器的本地存储器中的另一位置的微控制器读取。
36.示例高速缓存413b示出了根据一些示例实施例的架构400用于执行批量接口。批量交互可以包括批量状态更新(例如，多个asic状态更新)、批量配置交互(例如，多个asic设置配置)和批量数据交互(例如，从大型数据集读取批量数据)。批量交互可以在后台执行(例如，通过qspi主接口410的专用控制器或电路使用预取来预取批量交互的每一项)，以将寄存器数据从不同asic高速缓存到高速缓存413，以使得微控制器405能够通过寻址高速缓存中的存储器范围来与所有asic交互(从高速缓存的范围中批量读取，通过写入高速缓存413(这导致写入相应asic上的寄存器)来批量设置组件，等等)。
37.作为示例，批量状态更新可以包括向不同asic中的特定寄存器请求寄存器数据，这可以由本地存储器从高速缓存413读取来发起。例如，asic中的每个asic可以是具有激光驱动器的类似设备，并且微控制器405可以通过从经由架构400被映射到被嵌入在每个asic上的寄存器的本地存储器读取来请求对asic中的每个asic上的激光驱动器的寄存器值的批量状态更新。
38.作为根据一些示例实施例的另一示例，批量配置交互可以包括通过写入asic中的每个asic上的组件寄存器来写入数据以启用或禁用每个asic上的组件，其中写入由微控制器405指示给本地高速缓存413，该本地高速缓存413是通过qspi接口被映射到不同asic上的对应寄存器的存储器。作为根据一些示例实施例的附加示例，批量数据交互包括从asic中的每个asic读取来自组件的数据(例如，来自接收器眼扫描分析器253的眼扫描数据)。
39.图5a示出了根据一些示例实施例的qspi映射架构500。微控制器存储器505是微控制器的不同类型的存储器的系统存储器地址映射，包括例如随机存取存储器(ram)520、静态随机存取存储器(sram)515和高速缓存510。寄存器映射535是asic的组件的寄存器的映射，诸如图2所示的数据接收器115中的组件。qspi接口(例如，qspi主接口410、qspi辅接口415)映射asic的寄存器存储器，使得其表现为微控制器本地的本地存储器，诸如高速缓存
510中的地址部分525和地址部分530，这些地址部分是微控制器的地址方案中的地址。在一些示例实施例中，映射使用qspi的就地执行(xip)而被实现，其中在硬件级别(例如，没有软件指令)执行访问以将微控制器的地址映射到不同asic的片外寄存器地址，其中根据一些示例实施例，每个asic包括硬件级地址译码器。
40.地址部分525包括可以被发送到asic 420(例如，在地址部分310中)的微控制器存储器505的一个或多个地址。qspi辅接口415接收地址并且将其译码为asic寄存器映射535的寄存器的一个或多个偏移。例如，寄存器映射535中的一个或多个寄存器地址可以存储来自agc 237的agc数据，另一组为寄存器可以存储来自ffe 240的ffe数据，另一组寄存器可以存储来自接收器眼扫描分析器253的眼扫描数据。
41.高速缓存510中的地址部分530对应于不同的asic，诸如pic110，如图5b所示。例如，地址部分530是可以被发送(例如，在地址部分310中)到asic 425(例如，pic 110)的高速缓存510的另一地址范围。qspi辅接口430接收地址并且将其译码到pic asic寄存器映射540的一个或多个寄存器。例如，映射540的寄存器范围中的一个或多个寄存器可以存储由soa 227使用的半导体放大器设置。
42.尽管在图5a和图5b的示例中，讨论“写入”示例(其中例如，在地址部分310中从微控制器向asic发送本地地址以进行译码)，但是在一些示例实施例中，寄存器地址从asic被发送到微控制器以进行译码(例如，地址译码，加载和存储汇编命令)。例如，地址部分310中的agc 237的寄存器地址和数据部分325中的增益设置数据被发送到微控制器405，并且qspi主接口将寄存器地址译码为控制器的本地地址并且将数据存储在本地地址以供微控制器102处理。
43.图6示出了根据一些示例实施例的用于执行微控制器与asic的寄存器的交互的方法600的流程图。在操作605，将asic的寄存器映射到微控制器的本地存储器的不同部分。在操作610，微控制器生成对来自不同asic的不同寄存器的数据的多个或批量asic请求(例如，针对不同asic中的组件的状态的批量状态请求)。在操作615，微控制器通过读取微控制器的本地存储器来读取存储在不同asic的不同寄存器上的数据。例如，微控制器从asic 420读取地址部分525以获取状态数据，并且从asic 425读取部分525以获取状态数据。
44.图7示出了根据一些示例实施例的用于基于微控制器指定本地存储器的哪个部分来访问不同asic的asic寄存器的方法700的流程图。在操作705，微控制器生成对存储在外部asic的寄存器中的数据的读取请求，其中该请求指定本地存储器的地址。在操作710，基于本地存储器地址标识asic寄存器和asic。例如，微控制器通过指定被映射到特定asic(例如，数据接收器115、asic 420)的地址部分525来请求agc数据。
45.在操作715，访问存储在寄存器中的数据。例如，如果数据位于第一地址部分中，则芯片选择线选择对应asic并且发送对地址部分525中的数据的请求，并且asic响应(例如，所请求的数据和地址部分310中的寄存器地址数据，其然后被译码为本地存储器地址)。
46.在操作720，处理寄存器数据。例如，在asic上访问寄存器数据，并且响应于微控制器读取寄存器数据而执行一个或多个处理。例如，存储在数据接收器上的agc寄存器中的agc数据由微控制器访问和读取，并且基于agc寄存器数据的值，微控制器可以读取或写入其他数据，诸如写入另一asic(例如，在发射器或pic上设置光学组件设置)。
47.图8是根据一些示例实施例的包括一个或多个光设备的光电设备800的图示。在该
实施例中，光电设备800是多结构芯片封装，其包括印刷电路板(pcb)805、有机基板810、asic 815、微控制器817(uc)和pic 820。pic 820可以包括一种或多种上述光学结构(例如，pic 110)。
48.在一些示例实施例中，pic 820包括绝缘体上硅(soi)或硅基(例如，氮化硅(sin))器件，或者可以包括由硅和非硅材料形成的器件。上述非硅材料(附加地被称为“异质材料”)可以包括iii-v族材料、磁光材料或晶体基板材料中的一种。iii-v族半导体具有在元素周期表的iii族和v族中发现的元素(例如，磷砷化镓铟(ingaasp)、氮砷化铟镓(gainasn))。基于iii-v的材料的载流子扩散效应可能明显高于基于硅的材料，因为iii-v半导体中的电子速度比硅中的电子速度快得多。此外，iii-v类材料具有可以有效地根据电泵浦来产生光的直接带隙。因此，iii-v族半导体材料使得光子操作具有比硅更高的效率，从而既生成光又调制光的折射率。因此，iii-v族半导体材料使得能够以更高的效率从光生成电并且将光转换回电的光子操作。
49.因此，在下述异质光学器件中，低光损耗和高质量的硅氧化物与iii-v半导体的电光效率相结合；在本公开的实施例中，上述异质器件利用器件的异质和纯硅波导之间的低损耗异质光波导过渡。磁光材料允许异质pic基于磁光(mo)效应工作。这样的器件可以利用法拉第效应，其中与电信号相关联的磁场调制光束，以提供高带宽调制，并且使光学模式的电场旋转，以实现光隔离器。上述磁光材料可以包括例如诸如铁、钴或钇铁石榴石(yig)等材料。此外，在一些示例实施例中，晶体基板材料提供具有高机电耦合、线性电光学系数、低传输损耗以及稳定的物理和化学性质的异质pic。上述晶体基板材料可以包括例如铌酸锂(linbo3)或钽酸锂(litao3)。
50.在所示的示例中，pic 820通过棱镜825与光纤830交换光；根据一些示例实施例，上述棱镜825是用于将光模式耦合到一个或多个单模光纤(例如，将光传输到光网络和从光网络传输光)的容错器件。在一些示例实施例中，pic 820的光设备至少部分由asic 815中包括的控制电路系统(例如，数据发射器105、数据接收器115)和微控制器817中的控制指令来控制。尽管图8中仅示出了单个asic 815，但是可以理解，光电设备800中可以包括多个asic。
51.asic 815、微控制器817和pic 820是在彼此外部并且设置在铜柱814上的集成电路(ic)，例如芯片，铜柱814经由有机基板860被电连接到ic。pcb 805经由球栅阵列(bga)互连816耦合到有机基板810，并且可以用于将有机基板810(以及因此将asic 815和pic 820)互连到光电设备800的其他组件(未示出)，诸如互连模块、电源等。
52.以下是示例实施例：
53.示例1.一种方法，包括：由微控制器生成针对所述微控制器中的本地存储器的地址的读取请求，所述本地存储器包括使用多串行外围接口而被映射到被电连接到所述微控制器的不同专用集成电路(asic)的多个本地地址，所述微控制器的所述多个本地地址的第一部分通过所述多串行外围接口被映射到第一asic的第一组寄存器，所述微控制器的所述多个本地地址的第二部分通过所述多串行外围接口被映射到第二asic的第二组寄存器，所述不同asic由所述微控制器基于所请求的地址的位置在通过所述多串行外围接口被映射到所述不同asic的不同区域中访问；确定来自所述读取请求的所述本地存储器的所述地址通过所述多串行外围接口被映射到所述本地存储器的所述第二部分；以及基于所述本地地
址在所述本地存储器中的所述多个本地地址的所述第二部分中，由所述微控制器使用所述多串行外围接口从所述第二asic中的所述第二组寄存器中的一个或多个寄存器读取寄存器数据，并且将所述寄存器数据存储在所述微控制器的所述本地存储器中的所述地址处。
54.示例2.根据示例1所述的方法，还包括：生成针对所述不同asic的状态的批量状态请求；以及针对来自每个asic的状态数据执行所述批量状态请求，所述批量状态请求由所述微控制器通过从所述微控制器的所述本地存储器的所述第一部分和所述第二部分读取执行。
55.示例3.根据示例1或2中的任一项所述的方法，其中由所述微控制器从所述第一部分读取引起使用所述多串行外围接口从所述第一asic的所述第一组寄存器访问第一状态寄存器数据，并且其中由所述微控制器从所述第二部分读取引起使用所述多串行外围接口从所述第二asic的所述第二组寄存器访问第二状态寄存器数据。
56.示例4.根据示例1至3中的任一项所述的方法，其中所述多串行外围接口包括并行读取数据并且并行写入数据的多个双向数据线。
57.示例5.根据示例1至4中的任一项所述的方法，其中所述多串行外围接口是具有并行读取数据并且并行写入数据的四个双向数据线的四串行外围接口(qspi)。
58.示例6.根据示例1至5中的任一项所述的方法，其中所述多串行外围接口包括用于在所述不同asic中的给定asic上并行使用所述多个双向数据线顺序地选择所述给定asic的芯片选择线。
59.示例7.根据示例1至6中的任一项所述的方法，其中所述多个双向数据线在从所述第二asic到所述微控制器的读取方向中从所述第二asic中的所述第二组寄存器中的所述一个或多个寄存器读取所述寄存器数据，并且其中所述方法还包括：在与所述读取方向相反的写入方向中并行使用所述多个双向数据线向第三asic的另一寄存器写入数据。
60.示例8.根据示例1至7中的任一项所述的方法，其中所述多个本地地址的所述第一部分中的每个地址映射到针对所述第一asic中的不同电路组件的不同寄存器。
61.示例9.根据示例1至8中的任一项所述的方法，其中所述读取请求是针对所述第一asic中的电路组件的操作数据的状态请求。
62.示例10.根据示例1至9中的任一项所述的方法，其中所述电路组件是针对所述第一asic中的放大器的增益控件，并且其中所述电路组件是所述第一asic中的监测光电二极管。
63.示例11.根据示例1至10中的任一项所述的方法，其中所述第一asic和所述第二asic通过多个金属触点被电连接到所述微控制器。
64.示例12.一种微控制器设备，包括：第一专用集成电路(asic)接口，可连接到包括第一组寄存器的第一asic；第二asic接口，可连接到包括第二组寄存器的第二asic；以及微控制器，被电连接到所述微控制器设备中的所述第一asic和所述第二asic，所述微控制器被配置为生成针对所述微控制器中的本地存储器的地址的读取请求，所述本地存储器包括使用多串行外围接口而被映射到包括所述第一asic和所述第二asic的不同专用集成电路的多个本地地址，所述微控制器的所述多个本地地址的第一部分通过所述多串行外围接口被映射到第一asic的所述第一组寄存器，所述微控制器的所述多个本地地址的第二部分通过所述多串行外围接口被映射到所述第二asic的所述第二组寄存器，所述不同asic由所述
微控制器基于所请求的地址的位置在通过所述多串行外围接口被映射到所述不同asic的不同区域中访问，其中所述微控制器基于所述读取请求中的所述本地地址在本地存储器的所述第二部分中，使用所述多串行外围接口从所述第二asic中的所述第二组寄存器中的一个或多个寄存器读取并且存储寄存器数据。
65.示例13，根据示例12所述的微控制器设备，其中所述微控制器使用所述多串行外围接口生成针对所述不同asic的状态的批量状态请求，并且其中所述微控制器使用所述多串行外围接口针对来自每个asic的状态数据执行所述批量状态请求，所述批量状态请求由所述微控制器通过从所述微控制器的所述本地存储器的所述第一部分和所述第二部分读取执行。
66.示例14，根据示例12或13中的任一项所述的微控制器设备，其中由所述微控制器从所述第一部分读取引起使用所述多串行外围接口从所述第一asic的所述第一组寄存器访问第一状态寄存器数据，并且其中由所述微控制器从所述第二部分读取引起使用所述多串行外围接口从所述第二asic的所述第二组寄存器访问第二状态寄存器数据。
67.示例15.根据示例12至14中的任一项所述的微控制器设备，其中所述多串行外围接口包括并行读取数据并且并行写入数据的多个双向数据线。
68.示例16.根据示例12至15中的任一项所述的微控制器设备，其中所述多串行外围接口是具有并行读取数据并且并行写入数据的四个双向数据线的四串行外围接口(qspi)。
69.示例17.根据示例12至16中的任一项所述的微控制器设备，其中所述多串行外围接口包括用于在所述不同asic中的给定asic上并行使用所述多个双向数据线顺序地选择所述给定asic的芯片选择线。
70.示例18.根据示例12至17中的任一项所述的微控制器设备，其中所述多个双向数据线在从所述第二asic到所述微控制器的读取方向中从所述第二asic中的所述第二组寄存器中的所述一个或多个寄存器读取所述寄存器数据，并且其中所述微控制器被配置为在与所述读取方向相反的写入方向中并行使用所述多个双向数据线向第三asic的另一寄存器写入附加数据。
71.示例19.根据示例12至18中的任一项所述的微控制器设备，其中所述多个本地地址的所述第一部分中的每个地址映射到针对所述第一asic中的不同电路组件的不同寄存器。
72.示例20.根据示例12至19中的任一项所述的微控制器设备，其中所述读取请求是针对所述第一asic中的电路组件的操作数据的状态请求。
73.在前面的详细描述中，已经参考本发明的特定示例性实施例描述了本发明主题的方法和装置。然而，将很清楚的是，在不脱离本发明主题的更广泛的精神和范围的情况下，可以对其进行各种修改和改变。因此，本说明书和附图被认为是说明性的而不是限制性的。