多层硅光子装置的制作方法

1.本公开的实施例一般地涉及光子集成电路(pic)领域，特别地，涉及具有低插入损耗和低背反射的光学转换器。


背景技术：

2.计算平台越来越多地使用利用硅作为光学介质的光子系统。这些可以被实施为pic的光子系统附接到单模光纤或光纤阵列。
附图说明
3.通过以下结合附图的具体实施方式，将容易理解实施例。为了便于描述，相同的附图标记指定相同的结构元件。在附图的各图中，通过示例而非限制的方式示出了各实施例。
4.图1是根据各种实施例的具有三个层的光学耦合器的实施例的透视图。
5.图2是根据各种实施例的两个光学耦合器的透视图，一个光学耦合器具有垂直锥形体，并且一个没有垂直锥形体。
6.图3是根据各种实施例的两个光学耦合器的侧视图，一个实施例具有垂直锥形体，并且一个实施例没有垂直锥形体。
7.图4是根据各种实施例的没有垂直锥形体的光学耦合器的实施例的各种截面图。
8.图5是示出了根据各种实施例的用于将光纤与光学耦合器对准的v形槽的尺寸的侧视图。
9.图6示出了根据各种实施例的硅衬底中的用于与一个或多个光学耦合器耦合的一个或多个v形槽的透视图。
10.图7是根据各种实施例的用于创建光学耦合器的部分的工艺。
11.图8示意性地示出了根据一个实施例的计算设备800。
具体实施方式
12.本文描述的实施例包括低数值孔径(na)光学耦合器，其也可以被称为光斑尺寸转换器，其包括横向锥形体区段和垂直绝热锥形体区段。在实施例中，在光学耦合器不包括垂直锥变的情况下，可以通过标准光刻执行横向锥变。3d灰度级光刻技术可以用于垂直锥变。在实施例中，光学耦合器可以定位在v形槽附近的衬底上，以自对准要与光学耦合器耦合的单模光纤(smf)。
13.将标准smf或光纤阵列附接到硅光子集成芯片的高性能、鲁棒、和低成本的封装实施方式要求低损耗(例如，1-2db)光学耦合。例如，具有高na(例如，大于0.7)的亚微米硅波导到具有模场直径为～9.2μm或低na为～0.1的标准单模光纤之间的光学耦合将由于模失配而导致不可接受的高耦合损耗。尽管在传统实施方式中，亚微米硅波导可以用于高密度光学部件(如混合激光器、光学放大器和调制器)，但是这些实施方式导致小的光斑尺寸。为了提高性能，如本文所述，重要的是增加光斑尺寸，以有效地将光引入和引出光子芯片。
14.如本文所述，光斑尺寸转换器在扩展的工作波长范围内(通常覆盖o波段到c波段)对于基本横电(te)和横磁(tm)偏振都具有低插入损耗，并且在与片上激光器集成时具有低背反射，以确保光学稳定性。另外，也可以被称为光斑尺寸转换器的光学耦合器的na应当几乎与标准smf匹配，以确保在smf或阵列对接耦合到光学耦合器时的低光学耦合损耗。对接耦合应当具有关于光纤未对准的良好程度的控制，以确保光学系统在工作寿命期间的低耦合损耗和可靠性。
15.传统实施方式使用两级硅倒锥形体，其后是单级(通常～4μm厚)绝热氮化硅(sin)横向锥形体，该横向锥形体由蚀刻的刻面终止，该刻面被抗反射涂覆，以形成边缘倒锥形体(eit)耦合器。这种传统实施方式的典型na可实现为～0.32x0.32。为了实现传统光学封装解决方案，使用主动对准将折射平凸透镜附接在刻面处(这将na减小～3x)，以实现到光纤附接单元(fau)(单通道或四通道)的低损耗耦合。
16.然而，对于这种传统实施方式，由于包括模式扩展硅透镜和相关联的主动对准产量而增加了材料成本清单，并且随后增加了附接透镜和fau的成本。对于较大的通道数，由于透镜阵列和fau的刚性，裸管芯翘曲(取决于封装的选择(例如，倒装芯片对引线接合))可能显著地限制光纤耦合的产量。
17.另一传统实施方式通过蚀刻氮化硅层并且去除～2μm掩埋氧化物层下方的si衬底以防止衬底泄漏来扩展耦合器光学模式。使用基于四甲基氢氧化铵(tmah)的湿法蚀刻形成所得到的自终止v形凹槽，以限定足够宽的沟槽，以对准例如特殊的减小的纤芯80μm直径的光纤(rc80)。然而，对于这种传统实施方式，用于封装的非标准光纤直径的使用仅在其可大量获得的情况下才将是成本有效的。另外，要求拼接到smf将导致额外的耦合损耗。硅衬底去除要求需要用折射率匹配环氧树脂(ime)填充的粘合剂出口，以帮助模式扩展，并且将减少衬底泄漏损耗。耦合损耗对sin波导的制造公差非常敏感。
18.另一传统实施方式使用基于超材料硅波导锥形体的光子耦合器，该光子耦合器由硅岛组成，硅岛被仔细地放置以防止耦合到嵌入在厚的悬浮氧化物膜中的辐射模式。采用基于tmah的湿法蚀刻在硅中限定自对准v形槽，使得光纤中心与耦合器波导对准。然而，对于这种实施方式，使用亚波长光栅要求193nm浸没式光刻(这是昂贵的)，以提高分辨率并且因此始终降低光斑尺寸转换器的背反射(br)。所实现的最低br设计小于31db，当在包含混合激光器的集成发射器上使用时，这是不可持续的。此外，顶部包覆由等离子体增强化学气相沉积(pecvd)氧化物制成，由于沉积后的多孔性，pecvd氧化物在来自水吸收第三位中通常具有较大的折射率变化。
19.另外，这些传统实施方式是在大于或等于2μm的掩埋氧化物(box)绝缘体上硅(soi)上实施的，这对于在同一芯片上的混合激光器技术集成是不可行的，因为该工艺要求1μm的box以允许用于激光器冷却的足够的热传导。
20.本文描述的实施例涉及低na光学耦合器或光斑尺寸转换器，其扩展～4μm厚的sin eit并且添加附加的～6μm厚的sin层，这导致抛光后的～10μm总sin厚度。实施例可以包括具有两个或更多个sin层的光学耦合器，所述sin层具有横向锥形体区段而不具有垂直锥形体区段。在实施例中，光学耦合器最初可以由单层sin形成，该单层sin被蚀刻以形成多个层。实施例可以包括具有两个或更多个sin层的光学耦合器，所述sin层具有横向锥形体区段和具有垂直绝热锥形体的顶层。在实施例中，可以使用两种方式来限定垂直锥变：没有垂
直锥变的标准光刻，以及用于垂直锥变设计的3d灰度级光刻。光学耦合器的输出波导尺寸以非对称na为目标，但是几乎与smf匹配，并且si水平锥形体从传统实施方式重新设计以支持两种偏振(te和tm)。光学耦合器/光斑尺寸转换器可以自对准光刻到硅v形槽。这些v形槽可以使用tmah湿法蚀刻工艺来限定，从而产生～80μm深的v形槽，其可以在截面图中呈现梯形。
21.包括光学耦合器的垂直锥变的实施例允许使用3d灰度级光刻以具有＜1.5mm的短的总耦合器长度，同时具有减少的背反射，例如小于-35db。光模被强烈限制在较大的核心sin波导中，其不易随时间而发生折射率变化。这也允许使用标准cmos工艺，其中sio2作为用于大批量制造(hvm)的抗反射涂层，因此实现了优良的受控模式匹配。这允许以高精确度和潜在地较低成本进行被动对准。
22.在以下描述中，将使用本领域技术人员通常采用的术语描述说明性实施方式的各个方面，以将他们的工作实质传达给本领域的其他技术人员。然而，对于本领域技术人员显而易见的是，本公开的实施例可以仅利用所述方面中的一些来实践。为了解释的目的，阐述了具体数量、材料和配置，以便提供对说明性实施方式的透彻理解。对于本领域技术人员显而易见的是，可以在没有具体细节的情况下实践本公开的实施例。在其他实例中，省略或简化了公知的特征，以便不使说明性实施方式难以理解。
23.在以下具体实施方式中，参考形成其一部分的附图，其中相同的附图标记始终指定相同的部分，并且其中，其通过其中可以实践本公开的主题的说明实施例来示出。应当理解，可以利用其他实施例，并且可以在不脱离本公开的范围的情况下进行结构或逻辑改变。因此，以下具体实施方式不是以限制意义来理解，并且实施例的范围由所附权利要求及其等同物来限定。
24.为了本公开的目的，短语“a和/或b”意味着(a)、(b)或(a和b)。为了本公开的目的，短语“a、b和/或c”意味着(a)、(b)、(c)、(a和b)、(a和c)、(b和c)或(a、b和c)。
25.本说明书可以使用基于透视图的描述，例如顶部/底部、进/出、上/下等。这样的描述仅用于帮助讨论，而不旨在将本文描述的实施例的应用限制于任何特定的方向。
26.本说明书可以使用短语“在实施例中”，其可以指代相同或不同实施例中的一个或多个。此外，如关于本公开的实施例所使用的术语“包括”、“包含”、“具有”等是同义的。
27.术语“与
…
耦合”及其派生词可以在本文中使用。“耦合”可以意味着以下的一个或多个。“耦合”可以意味着两个或更多个元件直接物理或电接触。然而，“耦合”也可以意味着两个或更多个元件彼此间接接触，但是仍然彼此协作或交互，并且可以意味着一个或多个其他元件耦合或连接在被称为彼此耦合的元件之间。术语“直接耦合”可以意味着两个或更多个元件直接接触。
28.图1是根据各种实施例的具有三个层的光学耦合器的实施例的透视图。光学耦合器100包括波导界面102，波导界面102与第一氮化硅(sin)层104耦合。在实施例中，波导界面102在层104的边缘s11处与第一sin层104耦合，并且可以凹陷到第一sin层104中，并且延伸到位置a。在实施例中，波导界面102可以是硅板，并且随着其延伸到第一sin层104中到达位置a而包括一个或多个倒锥形体。第一sin层104具有与第一面s11相对的第二面s12。
29.第二sin层106具有与第一sin层104的第二面s12耦合的第一面s21。第二sin层106可以与第一sin层104完全重叠。在实施例中，第二sin层106可以在宽度w1处向下延伸到位
置b，并且然后在位置c处水平锥变到宽度w2。第二sin层106具有与第一面s21相对的第二面s22。
30.第三sin层108具有与第二sin层106的第二面s22耦合的第一面s31。第三sin层108可以与第二sin层106完全重叠。在实施例中，第三sin层108可以从位置c处的宽度w3水平锥变到位置d处的宽度w4。第三sin层108具有与第一面s31相对的第二面s32。在实施例中，第二面s32可以基本上与第一面s31平行，如光学耦合器100和图2的光学耦合器200中所示。在实施例中，第二面s32可以不与第一面s31平行，并且朝向波导界面102向下倾斜，如图2的光学耦合器201所示。在实施例中，sin层也可以是氮氧化硅层或者用于波导的任何其他合适的材料。
31.在实施例中，第一sin层104和第二sin层106的第一面s21可以与box层110耦合。box层110可以与硅衬底112耦合。在实施例中，第一sin层104、第二sin层106和第三sin层108中的一个或多个可以由大sin层(未示出)构造，并且被蚀刻为相应的层。在实施例中，第一sin层104、第二sin层106和第三sin层108中的一个或多个可以通过重复sin材料的掩蔽和沉积来形成。
32.图2是根据各种实施例的两个光学耦合器的透视图，一个光学耦合器具有垂直锥形体，并且一个没有垂直锥形体。光学耦合器200的实施例可以与图1的光学耦合器100的实施例类似，但是以不同的角度示出。这里，硅衬底212、box 210、波导202、第一sin层204、第二sin层206和第三sin层208与它们在图1中的相应部件类似。在实施例中，第二sin层206和第三sin层208可以被称为“双奶酪楔”。
33.光学耦合器201在许多方面与光学耦合器200类似，但是具有不同的第三sin层209的结构。第三sin层209的面s31与第二sin层206的面s21和s22平行。然而，第三sin层209的面s32不与s31平行，而是从位置c向位置d垂直锥变。
34.关于光学耦合器200和光学耦合器201，创建面214作为包括形成的第一sin层204、第二sin层206和第三sin层208的边缘的平面。面214可以用作与光纤的光纤界面，例如，在smf(未示出)与面214对接耦合时。
35.图3是根据各种实施例的两个光学耦合器的侧视图，一个实施例具有垂直锥形体，并且一个实施例没有垂直锥形体。可以与图2的光学耦合器200和图1的光学耦合器100类似的光学耦合器300以及可以与图2的光学耦合器201类似的光学耦合器301都是厚sin低na光斑尺寸转换器的示例。
36.光学耦合器300是图2的光学耦合器200的侧视图，并且包括延伸到位置a的波导界面302，波导界面302具有硅肋锥形体302a。第一sin层304、第二sin层306和第三sin层308可以与图2的第一sin层204、第二sin层206和第三sin层208类似。如图所示，具有1.5-4μm的范围的第二sin层306和具有2-8μm的范围的第三sin层308的组合厚度(特别是在1.5-4μm的范围内的第一sin层304的顶部上)是可以在经过波导界面302的硅锥形体的整个光模转换期间将光完全限制在sin波导区域内的设计。
37.在实施例中，在可以与图2的面214类似的光纤界面314处，厚sin低na光学耦合器300和光学耦合器301可以具有不同的尺寸。通过集成在较大的sin层厚度中，光通过横向锥变从硅波导界面302过渡到一系列较大的sin层(304、306、308、309)中，这在耦合器内创建较低有效折射率区域。这导致具有低损耗的绝热锥形过渡。
38.光学耦合器300的优点在于，制造工艺与标准体积cmos制造工艺一致，仅需要结合厚的sin和光致抗蚀剂层，以使得厚的横向锥变的sin区域能够进入到厚sin低na光学耦合器中。光学耦合器301的优点在于，与位置c处的第三sin层308相比，垂直锥变可以支持更短的器件，并且由于位置c处的第三sin层309的开始处的较不陡峭的界面而潜在地减少了总背反射。
39.图4是根据各种实施例的没有垂直锥形体的光学耦合器的实施例的各种截面图。截面图400a、400b、400c示出了对应于图1的光学耦合器100的截面的厚sin肋波导。每个截面包括硅层412、box层410、第一sin层404以及第二和/或第三sin层406/408，它们与图1的硅层112、box层110、第一sin层104以及第二和/或第三sin层106/108类似。截面图400c靠近与图2的光学耦合器200的刻面214类似的刻面(未示出)。注意，所有截面图400a、400b、400c示出了在波导顶部上的还没有被去除的光致抗蚀剂411的顶层。
40.在实施例中，三阶段蚀刻方式可以用于制造厚sin波导光学耦合器。第一光刻和干法蚀刻工艺可以用于图案化第三sin层408，该工艺之后是两个后续的光刻和干法刻蚀制造工艺，以分别限定第二sin层406和第一sin层402的横向尺寸和输出耦合刻面。
41.类似的制造工艺可以用于图2的3d锥形体厚sin波导光学耦合器201，其中，更改第一蚀刻工艺，以创建上文提及的灰度级光刻工艺，在第三sin层409中创建垂直锥形体。
42.图5是示出了根据各种实施例的用于将光纤与光学耦合器对准的v形槽的尺寸的侧视图。侧视图500示出了smf 530，其具有位于硅衬底512中的沟槽528内的光纤芯532。沟槽528被设计为使得当smf 530设置在沟槽528中时，其靠在《111》平面536、538上。这使得光纤芯532与sin输出波导刻面514对准，刻面514可以类似于图2的示图200、201的刻面214，在实施例中，这在光纤芯532与波导刻面514之间创建了自对准耦合。
43.在实施例中，沟槽528可以被称为v形槽。可以在裸硅晶片上标识v形槽目标宽度，其中可以使用cvd工艺沉积box 510，以在沿《111》平面536、538使用晶体硅的tmah的各向异性湿法蚀刻工艺期间充当硬掩模。基于sin波导刻面514的标称尺寸和smf 530的直径(如图所示，～125示，)，可以推导出解析表达式，以确定所需的v形槽528的宽度和深度，如等式540和表542中所示。光轴高度534高于box 510/硅衬底512界面，分别需要特定的目标v形槽宽度(2w)和高度hg。注意，等式540描述了光纤芯532中心与光轴高度534之间的关系。例如，4间的左右的宽度，则目标v形槽宽度2w将如表542中所示。
44.图6示出了根据各种实施例的硅衬底中的用于与一个或多个光学耦合器耦合的一个或多个v形槽的透视图。图600示出了可以与图5的v形槽528类似的v形槽628的阵列的透视图，该阵列自对准到位置601的阵列，其中两个光学耦合器(例如，图2的光学耦合器200、201)可以横向地分离。使光学耦合器锥形体结构横向地(沿晶片平面)成角度，使得sin刻面背反射最小化，并且通过光刻限定横向刻面蚀刻角度，使得对于sin材料的特定折射率，光束平行于si v形槽的方向折射。
45.图7是根据各种实施例的用于创建光学耦合器的部分的工艺。工艺700可以使用在本文中并且特别地关于图1-图4描述的部件和技术实施。
46.在块702处，该工艺可以包括施加第一层，第一层具有基本上平行的第一面(s11)和与第一面(s11)相对的第二面(s12)，第一面(s11)包括嵌入式光学界面，嵌入式光学界面从第一层的正面部分地向下延伸第一层的中心平面的长度a，正面基本上垂直于第一面
(s11)和第二面(s12)。在实施例中，第一层可以与图1的第一sin层104、图2的光学耦合器200、201的第一sin层204或者图3的光学耦合器300、301的第一sin层304类似。在实施例中，硅波导(例如，图1的硅波导102)可以嵌入在第一层中。
47.在块704处，该工艺可以包括将第二层施加到第一层，第二层具有基本上平行的第一面(s21)和与第一面(s21)相对的第二面(s22)，第一面(s21)与第二面(s22)耦合，第一层与第二层重叠，并且第二层沿中心平面对称，其中，第二层在第一层的正面处以宽度w1形成垂直于中心平面的矩形截面，并且矩形截面向下延伸中心平面的长度b，其中，b大于a，其中，第二层还形成远离中心平面从长度b到长度c的横向锥形体，横向锥形体在长度c处具有垂直于中心平面的具有宽度w2的矩形截面，其中，w2大于w1。
48.在实施例中，第二层可以与图1的第二sin层106、图2的光学耦合器200、201的第二sin层206或者图3的光学耦合器300、301的第二sin层306类似。
49.附加的块可以包括将第三层施加到第二层，第三层具有第一面(s31)和与第一面(s31)相对的第二面(s32)，第一面(s31)与第二面(s32)耦合，其中，第三层不与第二层重叠，并且第三层沿中心平面对称，其中，第三层还形成远离中心平面从长度c到长度d的横向锥形体，横向锥形体在长度c处具有垂直于中心平面的具有宽度w3的矩形截面，其中，w3大于或等于w2，并且垂直于中心平面的矩形截面在长度d处的宽度为w4，其中，w4大于w3。
50.在实施例中，第三层可以与图1的第三sin层108、图2的光学耦合器200的第三sin层208、图2的光学耦合器201的第三sin层209、图3的光学耦合器300的第三sin层308或者图3的光学耦合器301的第三sin层309类似。
51.本公开的实施例可以实施到使用任何合适的硬件和/或软件来根据需要进行配置的系统中。图8示意性地示出了根据一个实施例的计算设备800。根据本公开中阐述的若干公开实施例及其等同物中的任一个，如所描绘的计算机系统800(也被称为电子系统800)可以体现多层光学耦合器。特别地，通信电路814、815中的一个或多个可以体现多层光学耦合器。计算机系统800可以是移动设备，例如上网本计算机。计算机系统800可以是移动设备，例如无线智能电话。计算机系统800可以是台式计算机。计算机系统800可以是手持式阅读器。计算机系统800可以是服务器系统。计算机系统800可以是超级计算机或高性能计算系统。
52.在实施例中，电子系统800是计算机系统，其包括系统总线820以电耦合电子系统800的各种部件。根据各种实施例，系统总线820是单个总线或总线的任何组合。电子系统800包括电压源830，其向集成电路810提供功率。在一些实施例中，电压源830通过系统总线820供应电流到集成电路810。
53.根据实施例，集成电路810电耦合到系统总线820，并且包括任何电路或电路的组合。在实施例中，集成电路810包括可以是任何类型的处理器812。如本文所用，处理器812可以意味着任何类型的电路，例如但不限于微处理器、微控制器、图形处理器、数字信号处理器或另一处理器。在实施例中，处理器812包括多层光学耦合器或与多层光学耦合器耦合，如本文所公开的。在实施例中，sram实施例在处理器的存储器高速缓存中找到。可以包括在集成电路810中的其他类型的电路是定制电路或专用集成电路(asic)，例如用于无线设备(例如，蜂窝电话、智能电话、寻呼机、便携式计算机、双向无线电设备和类似电子系统)中的通信电路814，或用于服务器的通信电路。在实施例中，集成电路810包括诸如静态随机存取
存储器(sram)的管芯上存储器816。在实施例中，集成电路810包括嵌入式管芯上存储器816，例如嵌入式动态随机存取存储器(edram)。
54.在实施例中，集成电路810由随后的集成电路811补充。有用的实施例包括双处理器813和双通信电路815以及双管芯上存储器817，例如sram。在实施例中，双集成电路810包括嵌入式管芯上存储器817，例如edram。
55.在实施例中，电子系统800还包括外部存储器840，外部存储器840进而可以包括适合于特定应用的一个或多个存储器元件，例如ram形式的主存储器842、一个或多个硬盘驱动器844、和/或处理可移动介质846的一个或多个驱动器，可移动介质846例如磁盘、紧致盘(cd)、数字可变盘(dvd)、闪存存储器驱动器、和本领域已知的其他可移动介质。根据实施例，外部存储器840还可以是嵌入式存储器848，例如管芯堆叠体中的第一管芯。
56.在实施例中，电子系统800还包括显示器设备850、音频输出860。在实施例中，电子系统800包括输入设备，例如控制器870，其可以是键盘、鼠标、跟踪球、游戏控制器、麦克风、语音识别设备或将信息输入到电子系统800中的任何其他输入设备。在实施例中，输入设备870是相机。在实施例中，输入设备870是数字录音机。在实施例中，输入设备870是相机和数字录音机。
57.如本文所示，集成电路810可以在多个不同的实施例中实施，包括根据若干公开的实施例及其等同物中的任一个的具有多层光学耦合器的封装、电子系统、计算机系统、制造集成电路的一种或多种方法、以及制造电子组件(其包括根据如本文在各种实施例中阐述的若干公开的实施例以及它们的领域承认的等同物中的任一个的具有多层光学耦合器的封装)的一种或多种方法。元件、材料、几何形状、尺寸和操作顺序都可以改变，以适合特定的i/o耦合要求，包括用于根据若干公开的多层光学耦合器及其等同物中的任一个的嵌入在处理器安装衬底中的微电子管芯的阵列接触计数、阵列接触配置。可以包括基础多层pcb，如图8的虚线所表示的。也可以包括无源设备，如图8中所描绘的。
58.各种实施例可以包括上述实施例的任何合适的组合，包括以上结合形式(and)描述的实施例的替代(or)实施例(例如，“and”可以是“和/或”)。此外，一些实施例可以包括具有存储在其上的指令的一个或多个制品(例如，非暂时性计算机可读介质)，当执行该指令时导致上述实施例中的任一个的动作。此外，一些实施例可以包括具有用于实行上述实施例的各种操作的任何合适模块的装置或系统。
59.包括摘要中描述的内容的所示实施方式的以上描述不旨在是穷举的或将本公开的实施例限制于所公开的精确形式。尽管为了说明的目的，本文描述了具体的实施方式和示例，但是如相关领域的技术人员将认识到的，在本公开的范围内各种等同的修改是可能的。
60.根据以上具体实施方式，可以对本公开的实施例进行这些修改。在以下权利要求中使用的术语不应被解释为将本公开的各种实施例限制于在说明书和权利要求中公开的具体实施方式。相反，范围完全由所附权利要求确定，根据权利要求解释的已建立原则来解释所附权利要求。
61.下面提供一些非限制性示例。
62.示例
63.示例1是一种硅光子集成装置，其包括：第一层，第一层具有基本上平行的第一面
(s11)和与第一面(s11)相对的第二面(s12)，第一面(s11)包括嵌入式光学界面，嵌入式光学界面从第一层的正面部分地向下延伸第一层的中心平面的长度a，正面基本上垂直于第一面(s11)和第二面(s12)；以及第二层，第二层具有基本上平行的第一面(s21)和与第一面(s21)相对的第二面(s22)，第一面(s21)与第二面(s22)耦合，第一层与第二层重叠，并且第二层沿中心平面对称，其中，第二层在第一层的正面处以宽度w1形成垂直于中心平面的矩形截面，并且矩形截面向下延伸中心平面的长度b，其中，b大于a，其中，第二层还形成远离中心平面从长度b到长度c的横向锥形体，横向锥形体在长度c处具有垂直于中心平面的具有宽度w2的矩形截面，其中，w2大于w1。
64.示例2可以包括根据示例1所述的硅光子集成装置，还包括：第三层，第三层具有第一面(s31)和与第一面(s31)相对的第二面(s32)，第一面(s31)与第二面(s32)耦合，其中，第三层不与第二层重叠，并且第三层沿中心平面对称，其中，第三层还形成远离中心平面从长度c到长度d的横向锥形体，横向锥形体在长度c处具有垂直于中心平面的具有宽度w3的矩形截面，其中，w3大于或等于w2，并且垂直于中心平面的矩形截面在长度d处的宽度为w4，其中，w4大于w3。
65.示例3可以包括根据示例2所述的装置，还包括，其中，第一面(s31)与第二面(s32)基本上平行。
66.示例4可以包括根据示例2所述的装置，其中，第三层还形成远离第一面(s31)的垂直锥形体。
67.示例5可以包括根据示例2所述的装置，其中，第一层、第二层和第三层是波导层。
68.示例6可以包括根据示例2-5中的任何示例所述的装置，其中，第一层、第二层和第三层是氮化硅(sin)层或者氮氧化硅层。
69.示例7可以包括根据示例2-5中的任何示例所述的装置，其中，w3＝w2。
70.示例8是一种制造硅光子集成装置的方法，该方法包括：施加第一层，第一层具有基本上平行的第一面(s11)和与第一面(s11)相对的第二面(s12)，第一面(s11)包括嵌入式光学界面，嵌入式光学界面从第一层的正面部分地向下延伸第一层的中心平面的长度a，正面基本上垂直于第一面(s11)和第二面(s12)；将第二层施加到第一层，第二层具有基本上平行的第一面(s21)和与第一面(s21)相对的第二面(s22)，第一面(s21)与第二面(s22)耦合，第一层与第二层重叠，并且第二层沿中心平面对称，其中，第二层在第一层的正面处以宽度w1形成垂直于中心平面的矩形截面，并且矩形截面向下延伸中心平面的长度b，其中，b大于a，其中，第二层还形成远离中心平面从长度b到长度c的横向锥形体，横向锥形体在长度c处具有垂直于中心平面的具有宽度w2的矩形截面，其中，w2大于w1。
71.示例9可以包括根据示例8所述的方法，还包括在施加第一层之前，施加掩埋氧化物层；并且其中，将第一层施加到掩埋氧化物层。
72.示例10可以包括根据示例9所述的方法，其中，掩埋氧化物层与衬底耦合。
73.示例11可以包括根据示例8所述的方法，还包括将第三层施加到第二层，第三层具有第一面(s31)和与第一面(s31)相对的第二面(s32)，第一面(s31)与第二面(s32)耦合，其中，第三层不与第二层重叠，并且第三层沿中心平面对称，其中，第三层还形成远离中心平面从长度c到长度d的横向锥形体，横向锥形体在长度c处具有垂直于中心平面的具有宽度w3的矩形截面，其中，w3大于或等于w2，并且垂直于中心平面的矩形截面在长度d处的宽度
为w4，其中，w4大于w3。
74.示例12可以包括根据示例11所述的方法，还包括，其中，第一面(s31)与第二面(s32)基本上平行。
75.示例13包括根据示例11所述的方法，其中，第三层还形成远离第一面(s31)的垂直锥形体。
76.示例14可以包括根据示例8-13中的任何示例所述的方法，其中，第一层、第二层和第三层是氮化硅(sin)层或者氮氧化硅层。
77.示例15可以包括根据示例8-13中的任何示例所述的方法，其中，w3＝w2。
78.示例16是一种系统，该系统包括：衬底，衬底包括第一面和与第一面相对的第二面，第一面包括一个或多个v形槽，一个或多个v形槽彼此平行并且向衬底的第一面开口，其中，一个或多个v形槽终止于衬底上的一个或多个位置处；一个或多个硅光子集成装置，一个或多个硅光子集成装置与衬底的第一面耦合，每个硅光子集成装置具有位于一个或多个v形槽终止位置附近的面；其中，一条或多条光纤电缆将被分别定位在一个或多个v形槽内，以分别与一个或多个硅光子集成装置的面光学地耦合。
79.示例17可以包括示例16所述的系统，还包括一条或多条光纤电缆。
80.示例18可以包括示例17所述的系统，其中，一条或多条光纤电缆分别对接耦合到一个或多个硅光子集成装置的面。
81.示例19可以包括示例16所述的系统，其中，一个或多个v形槽不分别垂直于一个或多个硅光子集成装置的面的平面，以控制背反射。
82.示例20可以包括示例16-19中的任何示例所述的系统，其中，一个或多个v形槽具有基本上平行于衬底的表面的平坦底部。