网络装置的制作方法

技术特征：
1.一种网络装置，其特征在于，经配置以发送一同步封包至一从属装置，其中该同步封包至少包括一时间戳记栏位及一校正栏位，该网络装置包括：一计数电路，用以提供一日历时间tod；一通讯晶片，包括一第一端口、一第二端口以及具有一位元数n的一时间戳电路；以及一处理器，耦接于该通讯晶片的该第一端口，其中该处理器经配置以：根据该日历时间tod及该位元数n取得一余数r；以及根据该日历时间tod及该余数r填入该同步封包。2.根据权利要求1所述的网络装置，其特征在于，该处理器对该日历时间tod与该位元数n进行mod函数运算以取得该余数r。3.根据权利要求1所述的网络装置，其特征在于，该处理器对该日历时间tod与该位元数n进行相除运算以取得该余数r及一商数q。4.根据权利要求1所述的网络装置，其特征在于，还包括该第一端口是设定为一般模式；该第二端口是设定为透通模式；其中，该处理器将该日历时间tod填入该时间戳记栏位以及将该余数r的补数-r填入该校正栏位。5.根据权利要求1所述的网络装置，其特征在于，还包括该第一端口是设定为一般模式；该第二端口是设定为透通模式；其中，该处理器将该日历时间tod与该第一余数r1相减后的结果填入该时间戳记栏位以及将该校正栏位填入0值或空值。6.根据权利要求5所述的网络装置，其特征在于，还包括：该通讯晶片于接收一延迟请求封包时，记录一延迟请求封包输入时间ti
req
；该计数电路提供一延迟请求封包接收日历时间tod
req
；以及该处理器经配置以：依据该延迟请求封包接收日历时间tod
req
与该位元数n以取得一对应的商数q
req
以及一对应的余数r
req
；以及依据该对应的商数q
req
、该位元数n以及该延迟请求封包输入时间ti
req
以产生一延迟回应封包。7.根据权利要求6所述的网络装置，其特征在于：该处理器依该延迟请求封包输入时间ti
req
小于该对应的余数r
req
时，将该对应的商数q
req
加1。8.一种网络装置，其特征在于，经配置以发送一同步封包至一从属装置，该网络装置于产生一第一同步封包的周期中取得一第一日历时间tod1、一第一余数r1以及一第一晶片接收时间ti1，其中该同步封包至少包括一时间戳记栏位及一校正栏位，该网络装置包括：一计数电路，用以于产生该第一同步封包的周期提供该第一日历时间tod1及于产生一第二同步封包的周期提供一第二日历时间tod2；一通讯晶片，包括一第一端口、一第二端口以及具有一位元数n的一时间戳电路，其中该第一端口与该第二端口是设定为透通模式，且对应接收该第一同步封包时取得该第一晶片接收时间ti1及对应接收该第二同步封包时取得一第二晶片接收时间ti2；以及一处理器，耦接于该通讯晶片的该第一端口，其中该处理器经配置以：根据该第二日历时间tod2、该第一余数r1以及该第一晶片接收时间ti1以填入该第二同步封包。
9.根据权利要求8所述的网络装置，其特征在于，该处理器还经配置以：根据该第二日历时间tod2及该位元数n取得一第二余数r2；以及将该第二余数r2填入该第二同步封包。10.根据权利要求9所述的网络装置，其特征在于，该处理器对该第二日历时间tod2与该位元数n进行mod函数运算以取得该第二余数r2。11.根据权利要求9所述的网络装置，其特征在于，该处理器对该第二日历时间tod2与该位元数n进行相除运算以取得该第二余数r2。12.根据权利要求9所述的网络装置，其特征在于，该处理器以该第二日历时间tod2、该第二余数r2以及该第一晶片接收时间ti1减去该第一余数r1的差值进行加总后的结果填入该第二同步封包的该时间戳记栏位，并且将该第二余数r2的一补数-r2填入该第二同步封包的该校正栏位。13.根据权利要求8所述的网络装置，其特征在于，该处理器将该第二日历时间tod2与该第一晶片接收时间ti1减掉该第一余数r1的差值进行加总后的结果填入该第二同步封包的该时间戳记栏位，并且将该第二同步封包的该校正栏位填入0值或空值。14.根据权利要求8所述的网络装置，其特征在于，还包括：该通讯晶片于接收一延迟请求封包时，记录一延迟请求封包输入时间ti
req
；该计数电路提供一延迟请求封包接收日历时间tod
req
；以及该处理器配置以：依据该延迟请求封包接收日历时间tod
req
与该位元数n取得一对应的商数q
req
以及一对应的余数r
req
；以及依据该对应的商数q
req
、该位元数n以及该延迟请求封包输入时间ti
req
以产生一延迟回应封包。15.根据权利要求12所述的网络装置，其特征在于：该处理器依该延迟请求封包输入时间ti
req
小于该对应的余数r
req
时，将该对应的商数q
req
加1。

技术总结
一种网络装置经配置发送一同步封包至一从属装置，同步封包至少包括一时间戳记栏位及一校正栏位。网络装置包括计数电路、通讯晶片及处理器。计数电路用以提供一日历时间TOD。通讯晶片包括第一端口、第二端口及具有位元数N的时间戳电路。处理器耦接于通讯晶片的第一端口。处理器经配置以：根据日历时间TOD及位元数N取得一余数R；以及根据日历时间TOD及余数R填入同步封包。如此一来，即使网络装置的硬件位元数有限，本案仍可计算出完整的日历时间，大幅降低通讯晶片的制造成本。幅降低通讯晶片的制造成本。幅降低通讯晶片的制造成本。


技术研发人员：戴邦钧 李豫勇
受保护的技术使用者：智邦科技股份有限公司
技术研发日：2020.08.19
技术公布日：2022/2/23