一种基于FPGA控制外设的模组及服务器的制作方法

一种基于fpga控制外设的模组及服务器
技术领域
1.本实用新型涉及服务器领域，更具体地，特别是指一种基于fpga控制外设的模组及服务器。


背景技术：

2.各种通用的传感器及芯片设备有各种各样的接口，如spi(serial peripheral interface，串行外设接口)、uart(universal asynchronous receiver/transmitter，通用非同步收发传输器)、i2c(inter-integrated circuit，内部集成电路)、usb(universal serial bus，通用串行总线)等等各种为节省总线并与通用cpu连接的接口。这些接口各有特点，与传统cpu连接都很方便，但如果使用fpga(field-programmable gate array，现场可编程门阵列)控制则会存在缺点。使用上fpga可以自己生成电路控制，也可以使用各个设备的ip(internet protocol，互联网协议)核控制外设，如图1所示，但这些控制都需要消耗fpga内部的各种如i2c核和uart核等各种软硬件资源。


技术实现要素：

3.有鉴于此，本实用新型实施例的目的在于提出一种基于fpga控制外设的模组和服务器，采用fpga中的内部总线与第一板上连接器通过第一输入输出(io)接口连接，处理芯片与第二板上连接器通过第二输入输出接口连接，第一板上连接器和第二板上连接器通信连接，充分利用输入输出资源，并减少对fpga内部资源的使用。
4.基于上述目的，本实用新型实施例的一方面提供了一种基于fpga控制外设的模组，包括如下部件：主核，所述主核中包括fpga和第一板上连接器，所述fpga中的内部总线与所述第一板上连接器通过第一输入输出接口连接；以及协处理器，所述协处理器中包括处理芯片、第二板上连接器和与外设连接的多个接口，所述处理芯片与所述第二板上连接器通过第二输入输出接口连接，所述第一板上连接器和所述第二板上连接器通信连接，所述处理芯片通过所述多个接口与外设进行通信。
5.在一些实施方式中，所述第一板上连接器和所述第二板上连接器通信连接包括：所述主核与所述协处理器采用总线读和写分开的方式进行通信。
6.在一些实施方式中，所述fpga中的内部总线与所述第一板上连接器连接的第一输入输出接口中的一半配置用于将外设的数据传输到所述fpga，另一半配置用于将所述fpga的数据传输到对应的外设。
7.在一些实施方式中，所述第一输入输出接口配置用于传输准备信息、完成信息、数据信息、类型信息、设备异常通知信息和设备异常确认信息。
8.在一些实施方式中，所述类型信息与数据信息同时以总线形式进行传递。
9.本实用新型实施例的另一方面，提供了一种服务器，包括基于fpga控制外设的模组，所述模组包括：主核，所述主核中包括fpga和第一板上连接器，所述fpga中的内部总线与所述第一板上连接器通过第一输入输出接口连接；以及协处理器，所述协处理器中包括
处理芯片、第二板上连接器和与外设连接的多个接口，所述处理芯片与所述第二板上连接器通过第二输入输出接口连接，所述第一板上连接器和所述第二板上连接器通信连接，所述处理芯片通过所述多个接口与外设进行通信。
10.在一些实施方式中，所述第一板上连接器和所述第二板上连接器通信连接包括：所述主核与所述协处理器采用总线读和写分开的方式进行通信。
11.在一些实施方式中，所述fpga中的内部总线与所述第一板上连接器连接的第一输入输出接口中的一半配置用于将外设的数据传输到所述fpga，另一半配置用于将所述fpga的数据传输到对应的外设。
12.在一些实施方式中，所述第一输入输出接口配置用于传输准备信息、完成信息、数据信息、类型信息、设备异常通知信息和设备异常确认信息。
13.在一些实施方式中，所述类型信息与数据信息同时以总线形式进行传递。
14.本实用新型具有以下有益技术效果：
15.采用fpga中的内部总线与第一板上连接器通过第一输入输出接口连接，处理芯片与第二板上连接器通过第二输入输出接口连接，第一板上连接器和第二板上连接器通信连接，充分利用输入输出资源，并减少对fpga内部资源的使用。
附图说明
16.为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
17.图1为现有技术中基于fpga控制外设的模组的示意图；
18.图2为本实用新型提供的基于fpga控制外设的模组的实施例的示意图；
19.图3为本实用新型实施例中通信信号的示意图。
具体实施方式
20.为使本实用新型的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本实用新型实施例进一步详细说明。
21.需要说明的是，本实用新型实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本实用新型实施例的限定，后续实施例对此不再一一说明。
22.本实用新型的一些实施例提出了一种基于fpga控制外设的模组的实施例。图2示出的是本实用新型提供的基于fpga控制外设的模组的实施例的示意图。如图2所示，本实用新型实施例包括如下部件：主核，所述主核中包括fpga和第一板上连接器，所述fpga中的内部总线与所述第一板上连接器通过第一输入输出接口连接；以及协处理器，所述协处理器中包括处理芯片、第二板上连接器和与外设连接的多个接口，所述处理芯片与所述第二板上连接器通过第二输入输出接口连接，所述第一板上连接器和所述第二板上连接器通信连接，所述处理芯片通过所述多个接口与外设进行通信。
23.多io的51核或arm核的asic处理器价格便宜，有各种现成的软硬件资源。如果asic
处理器只用做协处理器，剩余的io也非常的丰富，而fpga在使用上往往io比较充足，因此可以充分利用fpga的io，从而减少对fpga内部资源。本实施例使用的是intel的a系列fpga和ti的tms系列arm，io资源都非常丰富，但这并不是对fpga和协处理器的限制，如果使用其他fpga和协处理器，可以根据资源增减总线。
24.在一些实施方式中，所述第一板上连接器和所述第二板上连接器通信连接包括：所述主核与所述协处理器采用总线读和写分开的方式进行通信。可以采用一部分输入输出端口进行读操作，另一部分输入输出端口进行写操作来实现总线读和写分开，也可以采用先读后写或者先写后读的方式实现总线读和写分开。总线读和写分开能够提高对外部设备的读写效率。
25.在一些实施方式中，所述fpga中的内部总线与所述第一板上连接器连接的第一输入输出接口中的一半配置用于将外设的数据传输到所述fpga，即将由第二板上连接器传输过来的外设的数据，传输至fpga，另一半配置用于将所述fpga的数据传输到对应的外设，即将fpga的数据传输至第一板上连接器，然后再由第二板上连接器传输至对应的外设。本实用新型实施例中采用了32个io互联，可以通过16个io将外设的数据传输到fpga，也可以通过16个io将fpga的数据传输到对应的外设。但这并不是对io数量的限制，在其他实施例中可以采取其他数量的io。
26.在一些实施方式中，所述第一输入输出接口配置用于传输准备、完成、数据、类型、设备异常通知和设备异常确认信息。第一输入输出接口可以用于配置传输读准备、读完成、读数据、读类型、读设备异常通知和读设备异常确认信息，同时，第一输入输出接口也可以用于配置传输写准备、写完成、写数据、写类型、写设备异常通知和写设备异常确认信息。
27.在一些实施方式中，所述类型信息与数据信息同时以总线形式进行传递。总线是计算机各种功能部件之间传送信息的公共通信干线，它是由导线组成的传输线束，按照计算机所传输的信息种类，计算机的总线可以划分为数据总线、地址总线和控制总线，分别用来传输数据、数据地址和控制信号。总线传输方式速度快并且便于扩展外设。
28.本实施例中每种信息的位数如下：准备的位数为1bit；完成的位数为1bit；数据的位数为8bit；类型的位数为4bit；异常通知的位数为1bit，异常确认的位数为1bit。图3为本实用新型实施例中通信信号的示意图。图3中的“主”指的是主核，“从”指的是协处理器。
29.如图3所示，读操作的方向是从从到主，也即是从协处理器到主核。读异常通知和读异常确认都是低表示正常，高表示通知或确认，但是读异常通知和读异常确认的方向不同，读异常通知的方向是从从到主，而读异常确认的方向是从主到从。也即是，协处理器向主核发送读异常通知，主核会向协处理器发送读异常确认。读准备中高为读准备有效数据，低则表示保持上次有效数据。读完成中高为fpga空闲可读取有效数据，低则表示fpga数据处理中。读数据总线中包括8位数据，设备类型与8位数据是同时以总线形式传递的，每种设备有固定的主从数据格式。
30.写操作与读操作的方向相反，也即是从主核到协处理器。写异常通知和写异常确认都是低表示正常，高表示通知或确认，但是写异常通知和写异常确认的方向不同，写异常通知的方向是从主到从，而写异常确认的方向是从从到主。也即是，主核向协处理器发送写异常通知，协处理器会返回写异常确认。写准备中高为写入了有效数据，低则表示保持上次有效数据。写完成中高为协处理器空闲可写入有效数据，低则表示协处理器处理中。写数据
总线中包括8位数据，设备类型与8位数据是同时以总线形式传递的，每种设备有固定的主从数据格式。
31.本实施例中的设备类型包括i2c亮度传感器、i2c温度传感器、i2c参数存储数据、uart通信、红外遥控数据、外扩按键值等等。每种设备都具有对应的id号，例如，i2c亮度传感器的id号为0x01，i2c温度传感器的id号为0x02。在数据传输的过程中也可以加入该id号。
32.基于上述目的，本实用新型实施例的第二个方面，提出了一种服务器，包括基于fpga控制外设的模组，所述模组包括：主核，所述主核中包括fpga和第一板上连接器，所述fpga中的内部总线与所述第一板上连接器通过第一输入输出接口连接；以及协处理器，所述协处理器中包括处理芯片、第二板上连接器和与外设连接的多个接口，所述处理芯片与所述第二板上连接器通过第二输入输出接口连接，所述第一板上连接器和所述第二板上连接器通信连接，所述处理芯片通过所述多个接口与外设进行通信。
33.在一些实施方式中，所述第一板上连接器和所述第二板上连接器通信连接包括：所述主核与所述协处理器采用总线读和写分开的方式进行通信。
34.在一些实施方式中，所述fpga中的内部总线与所述第一板上连接器连接的第一输入输出接口中的一半配置用于将外设的数据传输到所述fpga，另一半配置用于将所述fpga的数据传输到对应的外设。
35.在一些实施方式中，所述第一输入输出接口配置用于传输准备、完成、数据、类型、设备异常通知和设备异常确认信息。
36.在一些实施方式中，所述类型信息与数据信息同时以总线形式进行传递。
37.本领域技术人员应当知道，上述对于基于fpga控制外设的模组的描述均适用于上述服务器，为了说明书的简洁，在此不再赘述。
38.以上是本实用新型公开的示例性实施例，但是应当注意，在不背离权利要求限定的本实用新型实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本实用新型实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。
39.应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。
40.上述本实用新型实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。
41.本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
42.所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本实用新型实施例公开的范围(包括权利要求)被限于这些例子；在本实用新型实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上的本实用新型实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本实用新型实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，
均应包含在本实用新型实施例的保护范围之内。