一种程序升级电路的制作方法

1.本实用新型实施例涉及信号处理技术领域，尤其涉及一种程序升级电路。


背景技术：

2.通常，现场可编程门阵列(field programmable gate array，fpga)的启动需要靠外部挂载的存储器来进行加载程序进行系统启动，而存储器的程序则是通过外部设备线缆进行烧录。常规的做法就是用电脑用专用软件进行本地升级下载，因此，存在以下劣势：
3.1)需要专用烧录设备及工具软件；
4.2)需要本地操作；
5.3)不可批量升级。


技术实现要素：

6.有鉴于此，本实用新型实施例提供一种程序升级电路，采用一种基于总线切换的方式利用系统中的处理器进行在线升级程序，以解决现有技术中需要专用烧录工具及软件，需要本地操作、不可批量升级的技术问题。
7.本实用新型实施例提供了一种程序升级电路，包括中央处理器、切换集成驱动芯片、存储器和现场可编程门阵列；
8.所述中央处理器包括第一启动指令输出端、第二启动指令输出端和程序指令输出端；
9.所述切换集成驱动芯片包括第一启动指令接收端、第一程序指令传输端、第二程序指令传输端和第三程序指令传输端；
10.所述存储器包括程序指令存储端；
11.所述现场可编程门阵列包括第二启动指令接收端和程序指令接收端；
12.所述第一启动指令输出端与所述第一启动指令接收端电连接，所述第二启动指令输出端与所述第二启动指令接收端电连接，所述程序指令输出端与所述第一程序指令传输端通信连接，所述第二程序指令传输端与所述程序指令存储端通信连接，所述第三程序指令传输端与所述程序指令接收端通信连接；
13.所述程序升级电路的工作阶段包括程序写入阶段和程序升级阶段；在所述程序写入阶段，所述第一程序指令传输端与所述第二程序指令传输端电连接；在所述程序升级阶段，所述第二程序指令传输端与所述第三程序指令传输端电连接。
14.可选的，所述程序升级电路还包括远程控制单元；
15.所述远程控制单元包括升级程序输出端，所述中央处理器还包括升级程序接收端；
16.所述升级程序输出端与所述升级程序接收端通信连接，所述中央处理器用于根据所述升级程序接收端接收到的升级程序信号调整所述第一启动指令输出端和所述第二启动指令输出端的输出信号。
17.可选的，所述程序升级电路还包括通信连接单元，所述远程控制单元通过所述通信连接单元与所述中央处理器通信连接。
18.可选的，所述通信连接单元包括以太网和/或互联网。
19.可选的，所述程序升级电路还包括下拉电阻；
20.所述下拉电阻的第一端与所述第一启动指令输出端电连接，所述下拉电阻的第二端接地。
21.可选的，所述程序升级电路还包括供电单元；
22.所述供电单元包括供电信号输出端，所述切换集成驱动芯片还包括供电信号接收端；
23.所述供电信号接收端与所述供电信号输出端电连接。
24.可选的，所述程序升级电路还包括供电滤波单元，所述供电滤波单元包括第一电容和第二电容；
25.所述供电信号输出端分别与所述第一电容的第一端和所述第二电容的第一端电连接；所述第一电容的第二端和所述第二电容的第二端均接地。
26.可选的，所述第一启动指令输出端和所述第二启动指令输出端均包括通用输入与输出端口。
27.可选的，所述程序指令输出端、所述第一程序指令传输端、第二程序指令传输端、第三程序指令传输端、所述程序指令存储端和所述程序指令接收端包括串行外设接口；
28.所述程序指令输出端与所述第一程序指令传输端通过串行外设接口通信连接，所述第二程序指令传输端与所述程序指令存储端通过串行外设接口通信连接，所述第三程序指令传输端与所述程序指令接收端通过串行外设接口通信连接。
29.本实用新型实施例提供的程序升级电路的工作阶段包括程序写入阶段和程序升级阶段，在程序写入阶段，cpu的第一启动指令输出端与切换集成驱动芯片的第一启动指令接收端电连接传输第一启动控制指令，控制切换集成驱动芯片的第一程序指令传输端与第二程序指令传输端电连接，同时，cpu的第二启动指令输出端与fpga的第二启动指令接收端电连接传输第二启动指令，控制fpga不启动，cpu的程序指令输出端与切换集成驱动芯片的第一程序指令传输端通信连接，第二程序指令传输端与存储器的程序指令存储端通信连接，实现从cpu到存储器的升级程序的写入和存储；程序升级阶段，cpu的第一启动指令输出端与切换集成驱动芯片的第一启动指令接收端电连接传输第一启动控制指令，控制切换集成驱动芯片的第三程序指令传输端与第二程序指令传输端电连接，同时，cpu的第二启动指令输出端与fpga的第二启动指令接收端电连接传输第二启动指令，控制fpga启动，第二程序指令传输端与存储器的程序指令存储端通信连接，fpga工作调取存储器中的升级程序，实现从fpga的在线程序升级，利用切换集成驱动芯片的电路切换特性，将切换集成驱动芯片运用到fpga的在线程序升级中，方便快捷、成本低，解决了现有技术中本地升级操作的劣势。
附图说明
30.通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本实用新型的其它特征、目的和优点将会变得更明显：
31.图1为本实用新型实施例提供的一种程序升级电路的示意图；
32.图2为本实用新型实施例提供的又一种程序升级电路的示意图。
具体实施方式
33.为使本实用新型的目的、技术方案和优点更加清楚，以下将结合本实用新型实施例中的附图，通过具体实施方式，完整地描述本实用新型的技术方案。显然，所描述的实施例是本实用新型的一部分实施例，而不是全部的实施例，基于本实用新型的实施例，本领域普通技术人员在没有做出创造性劳动的前提下获得的所有其他实施例，均落入本实用新型的保护范围之内。
34.实施例
35.本实用新型实施例提供一种程序升级电路，一种基于高速切换开关的fpga在线程序升级电路，可应用在5g网络传输和控制电路中。图1为本实用新型实施例提供的一种程序升级电路的示意图。如图1所示，本实用新型实施例提供的程序升级电路包括中央处理器1、切换集成驱动芯片2、存储器3和现场可编程门阵列4；中央处理器1包括第一启动指令输出端11、第二启动指令输出端12和程序指令输出端13；切换集成驱动芯片2包括第一启动指令接收端21、第一程序指令传输端22、第二程序指令传输端23和第三程序指令传输端24；存储器3包括程序指令存储端31；现场可编程门阵列4包括第二启动指令接收端41和程序指令接收端42；
36.第一启动指令输出端11与第一启动指令接收端21电连接，第二启动指令输出端12与第二启动指令接收端41电连接，程序指令输出端13与第一程序指令传输端22通信连接，第二程序指令传输端23与程序指令存储端31通信连接，第三程序指令传输端24与程序指令接收端42通信连接；
37.程序升级电路的工作阶段包括程序写入阶段a和程序升级阶段b；在程序写入阶段a，第一程序指令传输端22与第二程序指令传输端23电连接；在程序升级阶段b，第二程序指令传输端23与第三程序指令传输端24电连接。
38.示例性的，如图1所示，程序升级电路包括中央处理器1、切换集成驱动芯片2、存储器3和现场可编程门阵列4(fpga)，其中，中央处理器1(central processing unit，cpu)的电路板设计，可实时接收通信信号，并对接收到的通信信号进行信号分析、处理和存储；存储器3可以采用非易失存储器，如flash闪存，flash可以对称为块的存储器单元块进行擦写和再编程，在没有电流供应的条件下也能够长久地保持数据，实现程序写入存储；在现场可编程门阵列4(fpga)程序升级电路中，增加切换集成驱动芯片2(总切换ic)，通过软件编程控制程序升级电路的工作阶段为程序写入阶段a或程序升级阶段b。其中，程序写入阶段a指的是将中央处理器1中的待升级程序写入存储器3中存储，程序升级阶段b指的是现场可编程门阵列4调取入存储器3中存储的待升级程序，进而进行在线程序升级，通过程序写入阶段a和程序升级阶段b替代现有技术中需要通过专用烧录工具及软件进行本地升级下载的升级方式。
39.具体的，程序升级电路上电后，中央处理器1(cpu)系统启动，中央处理器1通过第一启动指令输出端11与第一启动指令接收端21电连接传输第一启动指令，同时，中央处理器1通过第二启动指令输出端12与第二启动指令接收端41电连接传输第二启动指令，第一
启动指令可以为高低电平输出，控制切换集成驱动芯片的第一程序指令传输端22、第二程序指令传输端23和第三程序指令传输端24的连接关系，实现程序写入阶段a和程序升级阶段b的切换；第二启动指令也可以为高低电平输出，控制现场可编程门阵列4的工作状态为启动或不启动。例如，第一启动指令为高电平输出，程序升级电路工作在程序写入阶段a，此时，第二启动指令为底电平输出，控制现场可编程门阵列4的工作状态为不启动；或，第一启动指令为低电平输出，程序升级电路工作在程序升级阶段b，此时，第二启动指令为底电平输出，控制现场可编程门阵列4的工作状态为启动。
40.当程序升级电路工作在程序写入阶段a，中央处理器1预在存储器3中写入待升级程序，中央处理器1通过第一启动指令输出端11与第一启动指令接收端21电连接传输第一启动指令，控制第一程序指令传输端22与第二程序指令传输端23电连接；中央处理器1通过第二启动指令输出端12与第二启动指令接收端41电连接传输第二启动指令，控制现场可编程门阵列4的工作状态为不启动；同时，程序指令输出端13与第一程序指令传输端22通信连接传输程序指令信号，其中，程序指令信号携带了待升级程序信息；切换集成驱动芯片2的第二程序指令传输端23与存储器3的程序指令存储端31通信连接，将待升级程序信息写入存储在存储器3中，完成程序写入。
41.当程序升级电路工作在程序升级阶段b，中央处理器1通过第一启动指令输出端11与第一启动指令接收端21电连接传输第一启动指令，控制第二程序指令传输端23与第三程序指令传输端24电连接；央处理器1通过第二启动指令输出端12与第二启动指令接收端41电连接传输第二启动指令，控制现场可编程门阵列4的工作状态为启动，现场可编程门阵列4调取存储器3中的升级程序进行程序升级；同时，程序指令输出端13与第一程序指令传输端22通信连接，切换集成驱动芯片2的第二程序指令传输端23与存储器3的程序指令存储端31通信连接，均具有双向通信传输信号的功能，将存储器3中已存储的待升级程序信息传输到现场可编程门阵列4中，现场可编程门阵列4根据接收到的待升级程序信息进行程序升级。采用总线切换的fpga在线程序升级电路可以较少升级程序外围工具，可远程升级较少现场升级带来的各种不便利，批量升级减少各项人力开支。
42.综上，本实用新型提供的程序升级电路的工作阶段包括程序写入阶段和程序升级阶段，在程序写入阶段，cpu的第一启动指令输出端与切换集成驱动芯片的第一启动指令接收端电连接传输第一启动控制指令，控制切换集成驱动芯片的第一程序指令传输端与第二程序指令传输端电连接，同时，cpu的第二启动指令输出端与fpga的第二启动指令接收端电连接传输第二启动指令，控制fpga不启动，cpu的程序指令输出端与切换集成驱动芯片的第一程序指令传输端通信连接，第二程序指令传输端与存储器的程序指令存储端通信连接，实现从cpu到存储器的升级程序的写入和存储；程序升级阶段，cpu的第一启动指令输出端与切换集成驱动芯片的第一启动指令接收端电连接传输第一启动控制指令，控制切换集成驱动芯片的第三程序指令传输端与第二程序指令传输端电连接，同时，cpu的第二启动指令输出端与fpga的第二启动指令接收端电连接传输第二启动指令，控制fpga启动，第二程序指令传输端与存储器的程序指令存储端通信连接，fpga工作调取存储器中的升级程序，实现从fpga的在线程序升级，利用切换集成驱动芯片的电路切换特性，将切换集成驱动芯片运用到fpga的在线程序升级中，方便快捷、成本低，解决了现有技术中本地升级操作的劣势。
43.在上述实施例的基础上，继续参考图1，可选的，程序升级电路还包括远程控制单元5；远程控制单元5包括升级程序输出端51，中央处理器1还包括升级程序接收端14；升级程序输出端51与升级程序接收端14通信连接，中央处理器1用于根据升级程序接收端51接收到的升级程序信号调整第一启动指令输出端11和第二启动指令输出端12的输出信号。
44.示例性的，如图1所示，程序升级电路在5g网络传输和控制应用中，程序升级电路还包括远程控制单元5，远程控制单元5的升级程序输出端51与中央处理器2的升级程序接收端14通信连接，远程控制单元5可以为远程控制端或远程控制平台，用户或操作人员将需要待升级程序信号批量下载到中央处理器1，中央处理器2将接收到的升级程序信号存储、分析后，调整第一启动指令输出端11和第二启动指令输出端12的输出信号，进而调整程序升级电路的工作阶段是程序写入阶段或程序升级阶段，实现远程在线程序批量升级。其中，输出信号包括高低电平；批量升级则是将所有待升级单板(待升级程序)均接入因特网，根据不同的地址远程进行下载。
45.在上述实施例的基础上，继续参考图1，可选的，程序升级电路还包括通信连接单元6，远程控制单元5通过通信连接单元6与中央处理器1通信连接。
46.示例性的，继续参考图1，当需要进行远程控制中央处理器1进行批量升级程序下载时，远程控制单元5通过通信连接单元6与中央处理器1通信连接，进行远程控制。
47.可选的，通信连接单元包括以太网和/或互联网。具体的，将中央处理器2通过以太网接口连接到因特网中，通过相应的电脑上的软件进行远程下载程序到cpu中，然后重复以上的程序升级。
48.图2为本实用新型实施例提供的又一种程序升级电路的示意图。在上述实施例的基础上，结合图1和图2所示，可选的，程序升级电路还包括下拉电阻7；下拉电阻7的第一端与第一启动指令输出端11电连接，下拉电阻7的第二端接地gnd。设置下拉电阻7的第一端与第一启动指令输出端11电连接，下拉电阻7的第二端接地gnd，其目的是让切换ic上电初始态时保持一种低电平的状态，保证中央处理器1稳定工作。
49.在上述实施例的基础上，结合图1和图2所示，可选的，程序升级电路还包括供电单元8；供电单元包括供电信号输出端，切换集成驱动芯片还包括供电信号接收端；供电信号接收端与所述供电信号输出端电连接。
50.示例性的，结合图1和图2所示，程序升级电路还包括供电单元8，供电单元8的供电信号输出端81与切换集成驱动芯片2的供电信号接收端25(vdd)电连接，用于切换集成驱动芯片2供电。供电单元8可以为外部供电电源，例如，3.3v的蓄电池。
51.在上述实施例的基础上，结合图1和图2所示，可选的，程序升级电路还包括供电滤波单元9，供电滤波单元9包括第一电容c1和第二电容c2；供电信号输出端25分别与第一电容c1的第一端和第二电容c2的第一端电连接；第一电容c1的第二端和第二电容c2的第二端均接地gnd。示例性，设置程序升级电路还包括供电滤波单元9，供电滤波单元9采用第一电容c1和第二电容c2，c1，c2为切换集成驱动芯片2(切换ic)的供电滤波电容，目的是为让切换ic的供电更稳定。
52.在上述实施例的基础上，结合图1和图2所示，可选的，第一启动指令输出端11和第二启动指令输出端12均包括通用输入与输出端口。示例性的，结合图1和图2所示，通用型输入输出端(general-purpose input/output，gpio)功能类似8051的p0—p3，其接脚可以供
使用者由程控自由使用，pin脚依现实考量可作为通用输入端口(gpi)或通用输出端口(gpo)或通用输入与输出端口(gpio)，通用输入与输出端口(gpio)可以实现信息输入和输出，满足信号传递。如图2所述，第一启动指令输出端11为通用输入与输出端口gpio1，第二启动指令输出端12为通用输入与输出端口gpio2，gpio1和gpio2输出高低电平进行启动指令信号传输。例如，cpu的gpio1输出高电平1，gpio2输出低电平1，切换集成驱动芯片2的端口in1导通，控制程序升级电路的工作阶段为程序写入阶段；cpu的gpio1输出低电平0，gpio2输出高电平0，切换集成驱动芯片2的端口in1导通，控制程序升级电路的工作阶段为程序升级阶段。
53.在上述实施例的基础上，结合图1和图2所示，可选的，程序指令输出端13、第一程序指令传输端22、第二程序指令传输端23、第三程序指令传输端24、程序指令存储端31和程序指令接收端42包括串行外设接口；程序指令输出端13与第一程序指令传输端22通过串行外设接口通信连接，第二程序指令传输端23与程序指令存储端31通过串行外设接口通信连接，第三程序指令传输端24与程序指令接收端42通过串行外设接口通信连接。
54.示例性的，本程序升级电路的程序指令输出端13、第一程序指令传输端22、第二程序指令传输端23、第三程序指令传输端24、程序指令存储端31和程序指令接收端42电路板的通信传输端采用串行外设接口，串行外设接口(serial peripheral interface，简写spi)是一种高速的，全双工，同步的通信总线，并且在芯片的管脚上只占用四根线，串行外接接口包括cs信号线、mosi信号线、miso信号线和sclk信号线，统称为串型外接总线(spi总线)。其中，cs(chip select)信号线为从设备使能信号，由主设备控制；mosi(master output slave input)信号线由主设备数据输出，从设备数据输入；miso(master input slave output)由主设备数据输入，从设备数据输出；sclk(serial clock)信号线为时钟信号，由主设备产生，串型外接总线的设置可有效节约芯片的管脚，同时为印刷电路板(printed circuit board，pcb)的布局节省空间，提供方便，可提高升级程序的传输效率和准确性，保证控制程序升级电路的工作阶段的稳定性。
55.参考图2所示，对应在，在切换ic的第一程序指令传输端22设置管脚s1a、s2a、s3a和s4a，第二程序指令传输端23设置管脚d1、d2、d3a和d3，第三程序指令传输端24设置管脚s1b、s2b、s3b和s3b，程序指令输出端13的cs信号线与管脚s1a通信连接，程序指令输出端13的mosi信号线与管脚s2a通信连接，程序指令输出端13的mos0信号线与管脚s3a通信连接，程序指令输出端13的sclk信号线与管脚s4a通信连接；程序指令接收端42的cs信号线与管脚s1b通信连接，程序指令接收端42的mosi信号线与管脚口s2b通信连接，程序指令接收端42的mos0信号线与管脚s3b通信连接，程序指令接收端42的sclk信号线与管脚s4b通信连接；程序指令存储端31的cs信号线与管脚d1通信连接，程序指令存储端31的mosi信号线与管脚d2通信连接，程序指令存储端31的mos0信号线与管脚d3通信连接，程序指令存储端31的sclk信号线与管脚d4通信连接。
56.结合图1和图2所示，提供一个具体的实施例，程序升级电路的工作原理如下；
57.第一阶段、cpu启动阶段：
58.步骤s1、程序升级电路上电后，cpu启动；
59.第二阶段、程序写入阶段:
60.步骤s2、cpu通过gpio2输出低电平l，控制fpga的第二启动指令接收端41(nstart)
使fpg处于不启动状态；同时cpu通过gpio1输出高电平h，控制in1&in2来切换ic的总线；
61.此时flash存储器和cpu的spi总线相连接，如u3的管脚d1与s1a，d2与s2a，d3与s3a，d4与s4a相连接，这时cpu相关程序通过此时的spi接口写入flash存储器中，完成升级程序写入和存储；
62.第三阶段、程序升级阶段：
63.步骤s3、cpu通过gpio1输出低电平l，控制in1&in2来切换ic的总线；此时flash存储器和cpu的spi总线相连接，如u3的管脚d1与s1b，d2与s2b，d3与s3b，d4与s4b相连接；
64.步骤s4、cpu通过gpio2输出高电平l，控制fpga的第二启动指令接收端41(nstart)使fpg处于启动状态；此时fpga通过自身的spi总线读取连接的flash存储器中的升级程序开始启动，完成程序升级；
65.第三阶段、远程批量升级阶段：
66.步骤s5、将程序升级电路通过以太网接口连接到因特网中，通过相应的电脑上的软件进行远程下载程序到cpu中，然后重复步骤s2、s3和s4的程序升级；当将所有待升级程序单板均接入因特网，根据不同的地址远程进行批量下载升级程序，实现在线批量下载。
67.本实施例提供的程序升级电路，通过增加切换ic控制程序升级电路的工作阶段为程序写入阶段或者程序升级阶段，实现在线软件批量程序升级控制，无需人工现场进行硬件更改切换，具有启动快、操作简单、智能切换的优势。
68.注意，上述仅为本实用新型的较佳实施例及所运用技术原理。本领域技术人员会理解，本实用新型不限于这里所述的特定实施例，本实用新型的各个实施方式的特征可以部分地或者全部地彼此耦合或组合，并且可以以各种方式彼此协作并在技术上被驱动。对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本实用新型的保护范围。因此，虽然通过以上实施例对本实用新型进行了较为详细的说明，但是本实用新型不仅仅限于以上实施例，在不脱离本实用新型构思的情况下，还可以包括更多其他等效实施例，而本实用新型的范围由所附的权利要求范围决定。