数字微流控芯片的制作方法

1.本发明涉及数字微流控的技术领域，尤其涉及一种数字微流控芯片。


背景技术：

2.介电润湿(ewod)的数字微流控芯片(digital microfluidics,dmf)简称为ewod dmf芯片，ewod dmf芯片的工作原理是通过向电极施加适当的电压来改变液滴和电极(涂有介电层和疏水层)之间的界面张力来操纵液滴。
3.电极施加电压的方式主要有pcb、coms和有源矩阵薄膜晶体管(am-tft)阵列基板。相比pcb和coms技术，am-tft阵列基板具有较少的电极连线的数量、更高密度和更高分辨率的阵列、更小的设备整体尺寸；另外，am-tft阵列基板具有增强的功能(感测液滴的位置和大小、单个液滴加热)、敏捷性和可编程性。因此，am-tft阵列基板与ewod dmf芯片集成是一种非常有前景的技术，并最具有商业价值。尽管am-tft寻址提供了卓越的功能和可配置性，它的工作电压常在0～60v之间，对需要高压驱动的液滴来说，显得非常困难，不具有通用性。
4.目前，提高tft工作电压的方式主要有增加沟道的长度、增加介电层的厚度、源漏极轻掺杂、偏置漏极等方法。然而，上述四种方法都存在缺点，例如增加沟道的长度会降低tft的电迁移率、导通电流和电流开关比，增加介电层的厚度会减弱栅极的控制能力及增加tft的制造成本，源漏极轻掺杂会影响tft的稳定性和可靠性，偏置漏极会增加tft的导通电阻并降低导通电流。因此，如何开发出高性能的高压am-tft阵列与ewod dmf芯片集成是当前中亟待解决的问题。


技术实现要素：

5.本发明的目的在于提供一种提高通用性和使用寿命的数字微流控芯片。
6.本发明提供一种数字微流控芯片，其包括有源矩阵薄膜晶体管阵列基板，还包括位于所述有源矩阵薄膜晶体管阵列基板上的分立式疏水膜、上盖板、沉积在上盖板底部的疏水膜以及注入所述分立式疏水膜和疏水膜之间的液滴和硅油；
7.所述有源矩阵薄膜晶体管阵列基板包括多个高压薄膜晶体管，每个高压薄膜晶体管控制一个液滴，其包括串联连接的第一tft和第二tft、以及串联连接第一tft和第二tft的源漏连接电极；
8.第一tft和第二tft均包括栅极、位于栅极上方的沟道区、分别与所述沟道区两侧接触的沟道接触电极、与位于所述沟道区一侧的沟道接触电极连接的源极以及与位于所述沟道区另一侧的沟道接触电极连接的漏极；第一tft的漏极和第二tft的源极连接。
9.所述源极的端部具有向对应沟道区的中心延伸的突出部，所述突出部为所述源极和位于所述源极下方的沟道接触电极在空间上交叠后多出的区域；所述漏极的端部也具有向对应沟道区的中心延伸的突出部，所述突出部为所述漏极和位于所述漏极下方的沟道接触电极在空间上交叠后多出的区域。
10.进一步地，第一tft的源极的第一突出部的长度等于第二tft的漏极的第二突出部的长度，第一tft的漏极的第二突出部的长度等于第一tft的源极的第一突出部的长度。
11.进一步地，多个高压薄膜晶体管还包括电性连接第一tft的漏极和第二tft的源极的源漏连接电极。
12.进一步地，多个高压薄膜晶体管还包括与每个沟道接触电极连接的接触孔以及连接相邻沟道接触电极的第三接触孔；源极和漏极均通过对应的接触孔与对应的沟道接触电极连接，所述源漏连接电极通过第三接触孔连接第一tft的漏极和第二tft的源极。
13.进一步地，多个高压薄膜晶体管还包括栅介电层、第一氧化物绝缘层以及第二氧化物绝缘层；所述栅介电层覆盖栅极，所述沟道区位于所述栅介电层上；所述第一氧化物绝缘层覆盖沟道接触电极和沟道区；所述第二氧化物绝缘层覆盖源极漏极、源漏连接电极和第一氧化物绝缘层。
14.进一步地，所述有源矩阵薄膜晶体管阵列基板还包括覆盖多个高压薄膜晶体管的平坦层、位于平坦层上的且位于薄膜晶体管的栅极上的屏蔽电极、位于屏蔽电极和平坦层上的绝缘层、位于绝缘层上且穿过绝缘层与薄膜晶体管的漏极接触的驱动电极。
15.进一步地，所述分立式疏水膜和有源矩阵薄膜晶体管阵列基板是分立的且分别单独制造的。
16.进一步地，所述分立式疏水膜包括介电层薄膜和位于所述介电层薄膜上的疏水层薄膜。
17.进一步地，所述介电层薄膜包括绝缘的高分子化合物或高分子与氧化物的复合层。
18.进一步地，所述介电层薄膜的厚度为500纳米～20微米。
19.本发明数字微流控芯片采用高压薄膜晶体管，高压薄膜晶体管可以提供超过200v以上的电压，有利于提高数字微流控芯片的通用性；高压薄膜晶体管可以实现较高的导通电流，并可以施加ac信号，提高数字微流控芯片的使用寿命。
附图说明
20.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
21.图1是本发明的实施例的数字微流控芯片的结构示意图；
22.图2是图1所示的数字微流控芯片的高压薄膜晶体管的结构示意图；
23.图3是图1所示的高压薄膜晶体管的电路示意图；
24.图4是图1所示的数字微流控芯片的分立式疏水膜的结构示意图。
具体实施方式
25.下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
26.在本发明的描述中，需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
27.本发明一种数字微流控芯片的制造方法，如图1所示，包括如下步骤：
28.s1：在玻璃衬底10上沉积第一金属层，对第一金属层图案化形成间隔设置的第一栅极21和第二栅极22，其中第一金属层可以采用透明导电材料，例如ito和fto；第一金属层也可以采用金属材料，例如mo、cr、au、ti、al、ag、cu等；
29.s2：形成覆盖第一金属层的栅介电层20，其中栅介电层20的材料为sio2、sin
x
、al2o3、hfo2、zro2等；
30.s3：在栅介电层20上形成分别位于第一栅极21和第二栅极22上方的第一沟道区31和第二沟道区32，其中第一沟道区31和第二沟道区32的材料可以为非晶硅、多晶硅活非晶金属氧化物(例如igzo、zno、itzo)；
31.s4：沉积第二金属层，对第二金属层图案化形成分别位于第一沟道区31和第二沟道区32两侧且分别与第一沟道区30和第二沟道区32接触的第一沟道接触电极41和第二沟道接触电极42，其中第二金属层可以采用透明导电材料，例如ito和fto；第二金属层也可以采用金属材料，例如mo、cr、au、ti、al、ag、cu等；
32.s5：形成覆盖第二金属层、第一沟道区31和第二沟道区32的第一氧化物绝缘层51，对第一氧化物绝缘层51进行刻蚀形成与第一沟道接触电极41连接的第一接触孔511、与第二沟道接触电极42连接的第二接触孔512以及连接相邻第一沟道接触电极41和第二沟道接触电极42的第三接触孔513；
33.s6：沉积第三金属层，对第三金属层图案化形成与第一接触孔511连接且分别位于第一沟道区31两侧的第一源极43和第一漏极44、与第二接触孔512连接且分别位于第二沟道区32两侧的第二源极45和第二漏极46以及与第三接触孔513连接的源漏连接电极47，源漏连接电极47连接第一漏极44和第二源极45；第三金属层可以采用透明导电材料，例如ito和fto，第三金属层也可以采用金属材料，例如mo、cr、au、ti、al、ag、cu等；
34.s7：形成覆盖第三金属层和第一氧化物绝缘层51的第二氧化物绝缘层52，第一氧化物绝缘层51和第二氧化物绝缘层52的材料为sio2、sin
x
、al2o3、hfo2、zro2；
35.s8：形成覆盖第二氧化物绝缘层52的平坦层60；
36.s9：形成位于平坦层60上且位于栅极21上的屏蔽电极70；
37.s10：形成覆盖屏蔽电极70和平坦层60上的绝缘层80，在绝缘层80上开设位于第二源极45上的开孔(图未示)；
38.s11：形成位于开孔内且与第二源极45接触的驱动电极90；
39.s12：在驱动电极90上形成分立式疏水膜101(具体地，分立式疏水膜101采用旋涂的方法沉积在驱动电极90的表面)，这样形成表面具有分立式疏水膜101的am-tft阵列基板；
40.s13：在上盖板200底部沉积疏水膜104,在上盖板200上开设穿过疏水膜104的开孔(图未)；
41.s14：底部具有疏水膜104的上盖板200和表面具有分立式疏水膜101的am-tft阵列基板成盒；
42.s14:液滴102和硅油103从上盖板200的开孔注入分立式疏水膜101和疏水膜104之间，液滴102和硅油103位于驱动电极90和上盖板200之间。
43.其中上盖板200为ito玻璃。液滴102周围都是硅油103，液滴102和硅油103不相容，液滴102和硅油103单独存在。
44.通过上述步骤形成数字微流控芯片。
45.数字微流控芯片包括集成的am-tft阵列基板(有源矩阵薄膜晶体管阵列基板)、位于am-tft阵列基板上的分立式疏水膜101、上盖板200、位于上盖板200底部的疏水膜104以及位于分立式疏水膜101和疏水膜104之间液滴102和硅油103。
46.上盖板200和am-tft阵列基板成盒时，上盖板200和am-tft阵列基板之间首先通过四个角落放置柱子(图未示)进行固定，然后采用硅胶(图未示)将上盖板200和am-tft阵列基板密封起来。柱子的形状为方形或者圆形，其高度为50到500微米之间。
47.本发明数字微流控芯片制造出高性能的、超高通量、通用样品处理仪器，为基因组学、蛋白质组学、精准医疗等生物医学研究和应用提供强大实验平台。
48.am-tft阵列基板包括阵列设置的多个高压薄膜晶体管、覆盖多个高压薄膜晶体管的平坦层60、位于平坦层60上的且位于薄膜晶体管的栅极21上的屏蔽电极70、位于屏蔽电极70和平坦层60上的绝缘层80、位于绝缘层80上且穿过绝缘层80与薄膜晶体管的第二漏极46接触的驱动电极90。
49.am-tft阵列用于数字微流控芯片的电压驱动，分立式疏水膜101作为数字微流控芯片的的介电层薄膜和疏水膜薄膜。
50.如图2所示，每个高压薄膜晶体管包括串联连接的第一tft和第二tft、以及电性连接第一tft和第二tft的源漏连接电极47。
51.第一tft包括第一栅极21、位于第一栅极21上方的第一沟道区31、与第一沟道区31两侧接触的第一沟道接触电极41、与位于第一沟道区31一侧的第一沟道接触电极41连接的第一源极43、与位于第一沟道区31另一侧的第一沟道接触电极41连接的第一漏极45。
52.其中第一源极43的端部具有向第一沟道区31的中心延伸且长度为l1的第一突出部，所述突出部为第一源极43和位于第一源极43下方的第一沟道接触电极41在空间上交叠后多出的区域；第一漏极44的端部也具有向第一沟道区31的中心延伸且长度为l2的突出部，所述突出部为第一漏极44和位于第一漏极44下方的第一沟道接触电极41在空间上交叠后多出的第二区域。
53.第二tft包括第二栅极22、位于第二栅极22上方的第二沟道区32、与第二沟道区32两侧接触的第二沟道接触电极42、与位于第二沟道区32一侧的第二沟道接触电极42连接的第二源极45、与位于第二沟道区32另一侧的第二沟道接触电极42连接的第二漏极46。
54.其中第二源极45的端部具有向第二沟道区32的中心延伸且长度为l2的第二突出部，所述突出部为第二源极45和位于第二源极45下方的第二沟道接触电极42在空间上交叠后多出的区域；第二漏极46的端部也具有向第二沟道区32的中心延伸且长度为l1的第一突出部，所述突出部为第二漏极46和位于第二漏极46下方的第二沟道接触电极42在空间上交叠后多出的区域。
55.也就是说，高压薄膜晶体管是将源极和漏极进行外延并形成第一源极43、第一漏极43、第二源极44和第二漏极45。
56.源漏连接电极47连接第一漏极44和第二源极45。
57.多个高压薄膜晶体管还包括栅介电层20、第一氧化物绝缘层51、与第一沟道接触电极41连接的第一接触孔511、与第二沟道接触电极42连接的第二接触孔512、连接相邻第一沟道接触电极41和第二沟道接触电极42的第三接触孔513以及第二氧化物绝缘层52。
58.栅介电层20覆盖第一栅极21和第二栅极22，第一沟道区31和第二沟道区32位于栅介电层20上；第一氧化物绝缘层51覆盖第一沟道接触电极41和第二沟道接触电极42、第一沟道区31和第二沟道区32；第二氧化物绝缘层52覆盖第一源极43、第一漏极44、第二源极45、第二漏极46、源漏连接电极47和第一氧化物绝缘层51。
59.平坦层60覆盖在第二氧化物绝缘层52上。
60.第一源极43通过对应的第一接触孔511与对应的第一沟道接触电极41连接，第一漏极44通过对应的第一接触孔511与对应的第一沟道接触电极41连接；第二源极45通过对应的第二接触孔512与对应的第二沟道接触电极42连接，第二漏极46通过对应的第二接触孔512与对应的第二沟道接触电极42连接；源漏连接电极47通过第三接触孔513连接第一漏极44和第二源极45。
61.如图3所示，高压薄膜晶体管的工作原理为：将第一tft(图3中为tft1)和第二tft(图3中为tft2)串联连接，图3为高压薄膜晶体管的电路示意图，第一tft的第一源极43和信号线s连接，第一tft的第一漏极44和第二tft的第二源极45相连，第二tft的第二漏极46连接元器件(即驱动电极90)的一端，元器件的另一端接地。
62.假设第一tft的第一源极43的电压为v1，第一漏极44的电压为v2，由于第一tft的第一漏极44和第二tft的第二源极45相连，第二源极45的电压也为v2，第二tft的漏极46的电压为v3。当给信号线施加高电压时，电压依次降落在第一tft、第二tft和电子元器件上，其中电压大小顺序为v1＞v2＞v3。
63.对于第一tft，第一漏极44的电压v2大于0，因此第一tft的第二突出部l2将会作用于第一沟道区31，使得该区域沟道电子浓度减少，增加导通电阻，从而增加第一tft的分压。
64.对于第二tft，第二源极45的电压v2大于0，因此第二tft的第二突出部l2将会作用于第二沟道区32，使得该区域沟道电子浓度增加，减小导通电阻，从而减小第二tft的分压。
65.也就是说，第一tft的分压将大于第二tft的分压，第一tft是高压晶体管承受高压的主要部分。反过来，当给信号线施加负高电压时，第二tft的分压将大于第一tft的分压，第二tft是高压晶体管承受高压的主要部分，原理与上述分析相同。
66.由于第一tft和第二tft对称设置，因此第一tft和第二tft组成的高压晶体管可以施加ac信号电压，而不影响tft的性能。这对数字微流控芯片来说非常的重要，这是因为较多的生物分子在电压驱动时，会粘附在数字微流控芯片的表面上，减少设备的寿命，ac信号可以减轻生物分子的粘附，从而提高设备的寿命。如图4所示，分立式疏水膜101包括介电层薄膜1011和位于介电层薄膜1011上的疏水层薄膜1012。
67.介电层薄膜1011包括绝缘的高分子化合物或高分子与氧化物的复合层，起着绝缘层的作用，介电层薄膜1011位于疏水层薄膜1012与驱动电极90之间。
68.疏水层薄膜1012包括各种全氟化分子，包括teflon、cytop和fluoropel等，起着疏
水的作用，疏水层薄膜1012位于介电层薄膜1011的表面。
69.疏水膜104与疏水层薄膜1012的材料相同。
70.分立式疏水膜和am-tft阵列基板是分立的且分别单独制造的，使用的时候将分立式疏水膜直接贴合在am-tft阵列基板的驱动电极90上，使用完后，可以直接从am-tft阵列基板的表面上撕下来扔掉，下面的am-tft阵列基板可以重复使用。
71.分立式疏水膜101的制造方法如下：
72.s1：清洗硅片和吹硅片：依次采用丙酮、异丙醇和水超声清洗硅片并使用氮气吹干；
73.s2：在硅片表面旋涂聚乙烯醇树脂(pva)作为牺牲层薄膜；
74.s3：在pva表面沉积高分子化合物或高分子与氧化物的复合层作为介电层薄膜1011，例如parylene c(聚氯代对二甲苯)薄膜或其与氧化物的叠层薄膜；
75.s4：在介电层薄膜1011表面贴金属框架，再将硅片浸渍到水溶液中，把parylene c薄膜转移到固定的框架上，接着对介电层薄膜1011退火；
76.s5：采用spin-coating(旋转镀膜)的方法在介电层薄膜1011表面沉积氟化分子疏水膜。
77.其中步骤s3中高分子与氧化物的复合层作为介电层薄膜1011中的氧化物包括sio2、al2o3、hfo2和zro2等；介电层薄膜1011的厚度为500纳米～20微米。氟化高分子薄膜厚度为10纳米～100纳米。
78.本发明数字微流控芯片采用高压薄膜晶体管，高压薄膜晶体管可以提供超过200v以上的电压，有利于提高数字微流控芯片的通用性；高压薄膜晶体管可以实现较高的导通电流，并可以施加ac信号，提高数字微流控芯片的使用寿命。
79.以上所揭露的仅为本发明一种较佳实施例而已，当然不能以此来限定本发明之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本发明权利要求所作的等同变化，仍属于发明所涵盖的范围。