波形数据的显示方法、设备及存储介质与流程

1.本公开涉及数据处理技术领域，尤其涉及一种波形数据的显示方法、设备及存储介质。


背景技术：

2.在芯片的验证过程中，通常先对芯片设计进行硬件仿真(emulation)后生产相应的仿真数据，再进行调试(debug)以确定芯片设计中出现故障的具体模块及其原因。在调试时，在仿真阶段产生的仿真数据将被重新加载，便于工作人员对芯片设计进行调试。然而，芯片设计的规模不断增大，在仿真阶段产生的仿真数据的数据量也相应地增加，使得在调试阶段从存储设备中将仿真数据加载到调试工具中时，导致调试过程卡顿、系统响应速度下降，降低了调试工作的效率。上述问题在软件仿真(simulation)中同样存在。


技术实现要素：

3.有鉴于此，本公开的目的在于提出一种波形数据的显示方法、设备及存储介质。
4.第一方面，本公开提供了一种波形数据的显示方法，包括：
5.接收用于读取指定波形数据的第一指令，所述指定波形数据包括多个子数据；
6.读取所述多个子数据中的第一子数据；
7.处理所述第一子数据；以及
8.在处理所述第一子数据的期间，读取所述多个子数据中的第二子数据，其中，处理所述第一子数据包括基于所述第一子数据生成第一波形以及经由图像界面显示所述第一波形。
9.可选地，所述方法还包括：基于所述图像界面所显示波形的最大数量确定所述第一子数据的数量。
10.可选地，基于预设时长确定每个所述子数据的数据量。
11.可选地，所述预设时长大于或等于最小时长，其中，所述最小时长是生成波形所需的最少数据量所对应的时长。
12.可选地，所述第一子数据包括第一信号数据和第二信号数据，并且所述方法进一步包括：
13.读取第一信号数据和第二信号数据；
14.比较所述第一信号数据和所述第二信号数据；以及
15.在所述比较期间，读取所述第二子数据中的待比较的第三信号数据和第四信号数据。
16.可选地，所述方法还包括：基于所述子数据的优先级读取所述多个子数据。
17.可选地，所述方法还包括：
18.读取逻辑系统设计的描述，所述逻辑系统设计包括多个模块；以及
19.在所述多个模块中确定与所述第一子数据关联的目标模块，其中，
20.所述第二子数据为所述目标模块的至少一个信号对应的子数据。
21.可选地，所述方法还包括：
22.读取逻辑系统设计的描述，所述逻辑系统设计包括多个信号；以及
23.接收用于读取指定信号的第二指令；
24.根据所述逻辑系统设计的描述，在所述多个信号中确定与所述指定信号关联的至少一个关联信号；
25.优先读取与所述至少一个关联信号对应的子数据。
26.第二方面，本公开提出了一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现如第一方面任意一项所述的方法。
27.第三方面，本公开提出了一种非暂态计算机可读存储介质，所述非暂态计算机可读存储介质存储计算机指令，所述计算机指令用于使计算机执行第一方面所述方法。
28.从上面所述可以看出，本公开提供的波形数据的显示方法、设备及存储介质，在显示已加载的波形数据的同时，读取剩余的波形数据，一方面无需将波形数据全部加载至内存，减少了对内存的占用，另一方面可以保证及时地进行波形数据的显示，不会出现调试过程的卡顿和系统响应速度的下降，从而提高了调试工作的效率。
附图说明
29.为了更清楚地说明本公开或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
30.图1为根据本公开实施例的验证系统的示意图。
31.图2为根据本公开实施例的波形数据的显示方法的示意性流程图。
32.图3为根据本公开实施例的波形数据的显示方法的示意性原理图。
33.图4为根据本公开实施例的波形数据的显示方法的又一示意性原理图。
34.图5为根据本公开实施例的波形数据的显示方法的又一示意性原理图。
35.图6为根据本公开实施例的电子设备硬件结构示意图。
具体实施方式
36.为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开进一步详细说明。
37.需要说明的是，除非另外定义，本公开实施例使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开实施例中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。
38.在芯片设计的仿真阶段会产生大量的仿真数据，且随着芯片设计规模的增加而增加。这些仿真数据一般包括波形数据，仿真数据在仿真结束后被存储在诸如磁盘等存储介质中，在调试阶段复现这些仿真数据时，一般经由调试工具的后端装置读取存储介质中全部的仿真数据，并将该仿真数据存储在内存中，仿真工具的前端装置再将内存中的仿真数据生成相应的波形进行显示。这种传统方式面对数据量日益增加的仿真数据时，由于一次性加载的全部仿真数据的数据量很大，就会造成系统响应速度下降以及调试过程的卡顿，降低了调试工作的效率。因此，在调试中如何在对大量的波形数据进行显示时保证系统响应及时、不卡顿成为了亟需解决的问题。
39.鉴于此，本公开实施例提供了一种波形数据的显示方法，在显示已加载的波形数据的同时，读取剩余的波形数据，一方面无需将波形数据全部加载至内存，减少了对内存的占用，另一方面可以保证及时地进行波形数据的显示，不会出现调试过程的卡顿和系统响应速度的下降，从而提高了调试工作的效率。
40.图1示出了根据本公开实施例的验证系统100的示意图。验证系统100可以包括调试工具102、主机104以及存储设备106。
41.调试工具102可以是用于调试待测设备(device under test,dut)的硬件或软件系统。dut也可以称为逻辑系统设计。逻辑系统设计(例如，asic或者system-on-chip)可以由硬件描述语言(例如verilog、vhdl、system c、或system verilog)设计。在一些实施例中，调试工具102可以是软件仿真器(simulator)。在这种情况下，调试工具102可以在计算机(例如，主机104)上运行以模拟dut以及测试环境(testbench)的运行，以及产生dut的波形数据。在另一些实施例中，调试工具102可以是硬件仿真器(emulator)，利用可编程逻辑器件(例如，现场可编程门阵列，fpga)来模拟dut的运行。在这种情况下，调试工具102可以独立于主机104并与主机104通信地连接。调试工具102可以根据主机104的指示，在可编程逻辑器件上仿真dut并产生dut的波形数据。调试工具102产生的波形数据可以被传输到主机104并存储到存储设备106中。可以理解的是，在一些实施例中，硬件仿真器可以将波形数据直接存储到存储设备106中，而不经过主机104(图中未示出)。
42.存储设备106可以是硬盘，用于长期存储仿真数据等。本文所指的硬盘是一种大容量的非易失性存储设备(例如，机械硬盘、ssd(固态硬盘，solid state disk)等)。存储设备106可以是主机104的一部分或者与主机104通信地连接的独立存储设备。主机104可以用于从存储设备106获取仿真数据并配置调试工具102以进行显示。在一些实施例中，主机104可以是云计算系统中的一个虚拟主机。在一些实施例中，主机104还可以从其他数据源获取dut的仿真数据，例如，仿真器将dut的仿真数据存储在其他数据源中，主机104可以通过有线通信或无线通信或拷贝的方式从其他数据源获取dut的仿真数据。如无特别说明，本技术中的仿真数据包括软件仿真(simulation)数据和硬件仿真(emulation)数据。
43.调试工具102可以包括前端和后端。后端可以用于读取仿真数据(例如，波形数据)，而前端则可以用于处理仿真数据(例如，根据波形数据生成波形图)。
44.在本技术的实施例中，在调试阶段，仿真数据可以包括波形数据。用户发出读取指定波形数据的读取指令，调试工具102可以根据该读取指令从存储设备106读取该指定波形数据(例如，与要调试的模块关联的波形数据)，调试工具102的后端可以分多次读取该指定波形数据并存储在主机104的内存中，调试工具102的前端对已经读取的波形数据进行处理
生成相应的波形，并经由图像界面进行显示，与此同时，调试工具102的后端继续从存储设备106读取剩余的波形数据，由于调试工具102处理一个波形数据、生成相应的波形并进行显示这一过程的时间比读取一个波形数据的时间长，所以即使在显示一波形数据的同时读取剩余的波形数据，也能够保证内存中一直存有待显示的波形数据，直至所有的指定波形数据被读取完，从而保证了调试工具102能够持续显示指定波形数据，保证了调试过程的流畅性。此外，分多次读取波形数据而无需对全部波形数据进行读取，减少了每次读取波形数据对主机的内存占用，提升了系统的响应速度，避免了调试过程出现卡顿，影响调试效率。
45.图2示出了根据本公开实施例的波形数据的显示方法200的示意性流程图。在一些实施例中，波形数据的显示方法200可以由验证系统中的调试工具执行，例如图1中的调试工具102。
46.图2中，方法200可以具体包括以下步骤。
47.在步骤s202中，调试工具102可以接收用于读取指定波形数据的第一指令，指定波形数据包括多个子数据。
48.其中，逻辑系统设计可以包括一个或更多个模块，每个模块可以包括至少一种信号，每种信号具有在各个时间段上的波形数据。在一些实施例中，用户可以通过选择模块、模块的信号、或指定的时间段来确定指定波形数据，也可以通过选择信号来确定指定波形数据。
49.在一些实施例中，指定波形数据可以包括用户所选择模块的波形数据。例如，调试工具102可以读取逻辑系统设计的描述，该逻辑系统设计包括多个模块；用户选择模块a和模块b并发出第一指令，调试工具102可以确定指定波形数据包括模块a和模块b的波形数据。对于模块a，其可以包括信号signal_a，信号signal_a的波形数据为data_a；对于模块b，其可以包括信号signal_b1和signal_b2，信号signal_b1和signal_b2的波形数据为data_b1和data_b2。此时，指定波形数据可以包括多个子数据data_a、data_b1和data_b2。
50.在一些实施例中，指定波形数据还可以包括与所选择模块相关联的波形数据。例如，调试工具102可以读取逻辑系统设计的描述，该逻辑系统设计包括多个模块；用户选择模块c并发出第一指令，而模块c与模块d相关联，调试工具102可以确定指定波形数据包括模块c和模块d的波形数据。对于模块c，其可以包括信号signal_c，信号signal_c的波形数据为data_c；对于模块d，其可以包括信号signal_d，信号signal_d的波形数据为data_d。此时，指定波形数据可以包括波形数据data_c和data_d，其中data_c和data_d即为子数据。
51.在一些实施例中，指定波形数据可以包括用户所选择信号的波形数据。例如，调试工具102可以读取逻辑系统设计的描述，该逻辑系统设计包括多个信号，该多个信号可以是来自一个模块或多个模块；用户选择信号signal_e和信号signal_f并发出第一指令，调试工具102可以确定指定波形数据包括信号signal_e和信号signal_f的波形数据data_e和data_f，其中data_e和data_f即为子数据。
52.在一些实施例中，指定波形数据还可以包括与所选择信号相关联的波形数据。例如，调试工具102可以读取逻辑系统设计的描述，该逻辑系统设计包括多个信号，该多个信号可以是来自一个模块或多个模块；用户选择信号signal_g并发出第一指令，而信号signal_h、信号signal_i与信号signal_g相关联，调试工具102可以确定指定波形数据包括信号signal_g、信号signal_h和信号signal_i的波形数据data_g、data_h和data_i，其中
data_g、data_h和data_i即为子数据。
53.应了解，上述指定波形数据仅为举例，并不旨在对其进行限制，指定波形数据中的子数据的数量还可以更多或更少，每个模块对应的信号数量、每个模块的关联模块数量、每个信号对应的关联信号数量也可以更多或更少，在此不做限制。
54.在步骤s204中，调试工具102可以读取多个子数据中的第一子数据。
55.在一些实施例中，多个子数据可以是与多个信号对应的波形数据，每个信号对应于一个子数据，则第一子数据可以是指其中的部分信号的波形数据。在又一些实施例中，多个子数据还可以是一个信号对应的多段波形数据，每段波形数据对应于一时间段，则第一子数据可以是指多段波形数据中的一部分。
56.在步骤s206中，调试工具102可以处理第一子数据。在一些实施例中，调试工具102可以解压缩波形数据、根据解压缩的波形数据生成波形、使用图像界面接口输出波形图等。
57.在步骤s208中，在处理第一子数据的期间，调试工具102可以读取多个子数据中的第二子数据。
58.在一些实施例中，步骤s206中的处理第一子数据进一步包括基于第一子数据生成第一波形以及经由图像界面显示第一波形。
59.在一些实施例中，基于图像界面所显示波形的最大数量确定第一子数据的数量。进一步地，在一些实施例中，第一子数据的数量为该最大数量。
60.其中，由于经由图像界面对波形数据进行显示时，图像界面通常只能同时显示有限数量的波形，而需要显示的波形的数量可能远大于图像界面能够显示的数量，即使内存中加载更多的波形数据，也只能同时显示有限数量的波形，所以可以基于图像界面所显示波形的最大数量确定第一子数据的数量，以避免加载过多的波形数据对内存的占用。
61.图3为根据本公开实施例的波形数据的显示方法的示意性原理图。如图3所示，图像界面301所显示波形的最大数量为m，则可以确定第一子数据的数量为m，指定波形数据包括n个子数据data1、data2、
……
、datan，n大于或等于m，且m和n为正整数。结合图1，调试工具102可以将该指定波形数据分成若该批次为第一批次data
1-datam、第二批次data
m 1-data
2m
、
……
第i批次data
(i-1)m 1-data
im
、第i 1批次data
im 1-datan，调试工具102的后端装置可以分批次读取指定波形数据，先读取第一批子数据data
1-datam，在时刻t1第一批子数据data
1-datam读取完毕，调试工具102的后端装置通知调试工具102的前端装置对第一批子数据进行波形绘制以生成第一波形wave.1-wave.m，并在图像界面301上显示第一波形wave.1-wave.m，在调试工具102的前端装置绘制和显示第一波形wave.1-wave.m期间，例如，在时刻t1调试工具102的后端装置继续读取第二批子数据data
m 1-data
2m
，那么调试工具102的前端装置不间断地对读取完成的子数据进行波形绘制和显示，调试工具102的后端装置也并行地对待读取的子数据进行读取，直至读取完第i 1批次data
im 1-datan。如此每次读取的波形数据的数量不至于过大，保证了系统能够及时响应，且不会给系统带来负担，避免出现卡顿状态。
62.在一些实施例中，基于预设时长确定每个子数据的数据量。进一步地，在一些实施例中，预设时长大于或等于最小时长，其中，最小时长是生成波形所需的最少数据量所对应的时长。
63.其中，对于一些特定格式的波形数据，例如vcd(value change dump，值变转储)格
式的波形数据，其按照时间点的顺序记录一信号在各个时间点的数值。在传统的方式中，将一时间段内的这类特定格式的波形数据全部加载到内存后，按照时间顺序遍历各个时间点的数值，这就使得加载时间很长。
64.而根据本公开实施例，将这类特定格式的波形数据按照其内部数据的分段方式按照预设时长分割，预设时长可以大于或等于生成波形所需的最少数据量所对应的时长，每次加载预设时长的波形数据以保证系统能够及时响应，然后逐步迭代，重复加载预设时长的波形数据，直到该信号的波形数据加载完成。
65.图4为根据本公开实施例的波形数据的显示方法200的又一示意性原理图。如图4所示，一信号的vcd格式波形数据data可以基于最小时长l分为第一段波形数据data_vcd1、第二段波形数据data_vcd2、
……
、第k段波形数据data_vcdk。结合图1，调试工具102的后端先读取第一段波形数据data_vcd1，在时刻t2第一段波形数据data_vcd1读取完成，调试工具102的后端装置通知调试工具102的前端对第一段波形数据data_vcd1进行波形绘制生成波形wave.vcd1，并在图像界面中显示该波形wave.vcd1，在调试工具102的前端装置对波形wave.vcd1进行绘制和显示期间，例如在时刻t2调试工具102的后端装置继续读取第二段波形数据data_vcd 2，那么调试工具102的前端装置不间断地对读取完成的子数据进行波形绘制和显示，调试工具102的后端装置也并行地对待读取的子数据进行读取，直至读取完第k段波形数据data_vcdk。这样，一方面可以减少一次性加载全部波形数据对内存的占用，另一方面无需等待全部波形数据加载完成再开始波形绘制和显示，只需加载一信号的预设时长的波形数据后就可以开始该信号波形的绘制和显示，减少了针对该信号波形显示的响应时间，不会出现卡顿状态，也提高了调试的效率。
66.在一些实施例中，第一子数据包括第一信号数据和第二信号数据，并且方法200可以进一步包括：读取第一信号数据和第二信号数据；比较第一信号数据和第二信号数据；以及在比较期间，读取第二子数据中的待比较的第三信号数据和第四信号数据。
67.其中，比较期间可以包括将第一信号数据和第二信号数据进行波形绘制、显示以及将绘制的波形进行比较的过程。用户需要进行波形比较时，通常也所示将待比较的波形数据先全部加载到主机的内存，然后遍历内存中的波形数据进行比较，同样地，这种一次性将待比较的全部波形均加载到内存，也会由于其巨大的数据量给系统带来负担，内存容易过载，造成系统的卡顿，无法及时地相应波形比较指令，导致调试效率低。然而，根据本公开实施例，在对已加载的波形数据进行比较期间，同时加载剩余的待比较的波形数据，能够提升系统的响应速度，提升用户体验。
68.图5为根据本公开实施例的波形数据的显示方法200的又一示意性原理图。
69.如图5所示，第一子数据data_1包括待比较的第一信号数据data_com1和第二信号数据data_com2，第二子数据data_2包括待比较的第三信号数据data_com3和第四信号数据data_com4。
70.在一些实施例中，调试工具(例如图1中的102)可以每次读取一个波形数据，例如，可以先读取第一信号数据data_com1，并在时刻t3对第一信号数据data_com1进行波形绘制生成波形wave.com1。波形wave.com1可以在图像界面301上进行显示。在波形wave.com1的绘制和显示的同时(例如，在时刻t3)，调试工具102可以继续读取第二信号数据data_com2。当第二信号数据data_com2读取完成后，调试工具102可以依次继续读取第三信号数据
data_com3、第四信号数据data_com4。应了解，读取第三信号数据data_com3、第四信号数据data_com4时，第一信号数据data_com1可以仍然处于波形绘制或显示中，或者基于第一信号数据data_com1生成的波形wave.com1已经在图像界面上显示而第二信号数据data_com2处于波形绘制或显示中，或者基于第一信号数据data_com1和第二信号数据data_com2生成的波形wave.com1和波形wave.com2已经在图像界面301上显示，处于比较波形wave.com1和波形wave.cm2的阶段。
71.在又一些实施例中，调试工具(例如图1中的102)可以每次读取两个波形数据。例如，调试工具102可以先读取第一信号数据data_com1和第二信号数据data_com2，在时刻t4读取完成后对第一信号数据data_com1和第二信号数据data_com2进行波形绘制、显示和比较。在此期间(例如，在时刻t4)，调试工具102可以继续读取第三信号数据data_com3和第四信号数据data_com4。
72.应了解，上述实施例中调试工具每次读取的波形数据数量仅为举例，并不旨在对其进行限制，还可以每次读取更多的波形数据，在此不做限制。
73.需要说明的是，图3-图5中存储介质和内存中的指定波形数据仅为示例，便于对本公开实施例进行说明，并不表示这些指定波形数据在存储介质和内存仅以连续形式存储，其还可以是非连续方式存储，在此不做限制。
74.在一些实施例中，方法200还包括：基于子数据的优先级读取多个子数据。
75.其中，在调试过程中，模块的信号之间具有一定的关联性，例如在进行多个模块联调时这些模块的信号之间具有关联性，或者单个模块内部的不同信号也可能具有关联性，这些关联波形数据的波形经常需要关联地显示(例如同时显示或前后临近显示)，那么在用户确定需要调试的模块或信号后，调试工具即可确定指定波形数据中各个子数据的优先级，进而根据优先级读取多个子数据，能够自适应地优先加载关联性高的子数据，有助于提高响应速度，从而提高调试的效率。
76.在一些实施例中，方法200还包括：读取逻辑系统设计的描述，逻辑系统设计包括多个模块；以及在多个模块中确定与第一子数据关联的目标模块，其中，第二子数据为目标模块的至少一个信号对应的子数据。
77.例如，调试工具可以读取逻辑系统设计的描述，该逻辑系统设计包括多个模块；用户选择模块j和模块k并发出第一指令，而模块j与模块l相关联，调试工具可以确定指定波形数据包括模块j、模块k和模块l的波形数据。对于模块j，其可以包括信号signal_j，信号signal_j的波形数据为data_j；对于模块k，其可以包括信号signal_k，信号signal_k的波形数据data_k；对于模块l，其可以包括信号signal_l，信号signal_l的波形数据为data_l。调试工具可以读取模块j中信号signal_j的波形数据data_j，并确定与波形数据data_j关联的目标模块l，则模块l的优先级则高于模块k，在调试工具对波形数据data_j进行波形绘制和显示期间，读取模块l的波形数据data_l，然后再读取模块k的波形数据data_k。
78.在一些实施例中，方法200还包括：读取逻辑系统设计的描述，逻辑系统设计包括多个信号；以及接收用于读取指定信号的波形数据的第二指令；根据逻辑系统设计的描述，在多个信号中确定与指定信号关联的至少一个关联信号；优先读取与至少一个关联信号对应的子数据。
79.例如，调试工具102可以读取逻辑系统设计的描述，该逻辑系统设计包括多个信
号；用户选择信号m和信号n并发出第二指令，而信号m与信号o、信号p相关联，调试工具可以确定指定波形数据包括信号m、信号n、信号o和信号p的波形数据。对于信号m，其波形数据为data_m；对于模块n，其波形数据data_n；对于模块o，其波形数据为data_o；对于模块p，其波形数据data_p。调试工具可以读取信号m的波形数据data_m，并确定与波形数据data_m关联的关联信号o和关联信号p，则信号o、信号p的优先级则高于信号n，在调试工具对波形数据data_m进行波形绘制和显示期间，读取模块l的波形数据data_o、data_p，然后再读取信号n的波形数据data_n。
80.需要说明的是，上述对本公开的一些实施例进行了描述。其它实施例在所附权利要求书的范围内。在一些情况下，在权利要求书中记载的动作或步骤可以按照不同于上述实施例中的顺序来执行并且仍然可以实现期望的结果。另外，在附图中描绘的过程不一定要求示出的特定顺序或者连续顺序才能实现期望的结果。在某些实施方式中，多任务处理和并行处理也是可以的或者可能是有利的。
81.基于同一发明构思，与上述任意实施例方法相对应的，本公开还提供了一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现上任意一实施例所述的波形数据的显示方法。
82.图6示出了本公开实施例的电子设备硬件结构示意图，该设备可以包括：处理器610、存储器620、输入/输出接口630、通信接口640和总线650。其中处理器610、存储器620、输入/输出接口630和通信接口640通过总线650实现彼此之间在设备内部的通信连接。
83.处理器610可以采用通用的cpu(central processing unit，中央处理器)、微处理器、应用专用集成电路(application specific integrated circuit，asic)、或者一个或多个集成电路等方式实现，用于执行相关程序，以实现本说明书实施例所提供的技术方案。
84.存储器620可以采用rom(read only memory，只读存储器)、ram(random access memory，随机存取存储器)、静态存储设备，动态存储设备等形式实现。存储器620可以存储操作系统和其他应用程序，在通过软件或者固件来实现本说明书实施例所提供的技术方案时，相关的程序代码保存在存储器620中，并由处理器610来调用执行。
85.输入/输出接口630用于连接输入/输出模块，以实现信息输入及输出。输入输出/模块可以作为组件配置在设备中(图中未示出)，也可以外接于设备以提供相应功能。其中输入设备可以包括键盘、鼠标、触摸屏、麦克风、各类传感器等，输出设备可以包括显示器、扬声器、振动器、指示灯等。
86.通信接口640用于连接通信模块(图中未示出)，以实现本设备与其他设备的通信交互。其中通信模块可以通过有线方式(例如usb、网线等)实现通信，也可以通过无线方式(例如移动网络、wifi、蓝牙等)实现通信。
87.总线650包括一通路，在设备的各个组件(例如处理器610、存储器620、输入/输出接口630和通信接口640)之间传输信息。
88.需要说明的是，尽管上述设备仅示出了处理器610、存储器620、输入/输出接口630、通信接口640以及总线650，但是在具体实施过程中，该设备还可以包括实现正常运行所必需的其他组件。此外，本领域的技术人员可以理解的是，上述设备中也可以仅包含实现本说明书实施例方案所必需的组件，而不必包含图中所示的全部组件。
89.上述实施例的电子设备用于实现前述任一实施例中相应的波形数据的显示方法，
并且具有相应的方法实施例的有益效果，在此不再赘述。
90.基于同一发明构思，与上述任意实施例方法相对应的，本公开还提供了一种非暂态计算机可读存储介质，所述非暂态计算机可读存储介质存储计算机指令，所述计算机指令用于使所述计算机执行如上任一实施例所述的波形数据的显示方法。
91.本实施例的计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括，但不限于相变内存(pram)、静态随机存取存储器(sram)、动态随机存取存储器(dram)、其他类型的随机存取存储器(ram)、只读存储器(rom)、电可擦除可编程只读存储器(eeprom)、快闪记忆体或其他内存技术、只读光盘只读存储器(cd-rom)、数字多功能光盘(dvd)或其他光学存储、磁盒式磁带，磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质，可用于存储可以被计算设备访问的信息。
92.上述实施例的存储介质存储的计算机指令用于使所述计算机执行如上任一实施例所述的波形数据的显示方法，并且具有相应的方法实施例的有益效果，在此不再赘述。
93.所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本公开的范围(包括权利要求)被限于这些例子；在本公开的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，步骤可以以任意顺序实现，并存在如上所述的本公开实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。
94.另外，为简化说明和讨论，并且为了不会使本公开实施例难以理解，在所提供的附图中可以示出或可以不示出与集成电路(ic)芯片和其它部件的公知的电源/接地连接。此外，可以以框图的形式示出装置，以便避免使本公开实施例难以理解，并且这也考虑了以下事实，即关于这些框图装置的实施方式的细节是高度取决于将要实施本公开实施例的平台的(即，这些细节应当完全处于本领域技术人员的理解范围内)。在阐述了具体细节(例如，电路)以描述本公开的示例性实施例的情况下，对本领域技术人员来说显而易见的是，可以在没有这些具体细节的情况下或者这些具体细节有变化的情况下实施本公开实施例。因此，这些描述应被认为是说明性的而不是限制性的。
95.尽管已经结合了本公开的具体实施例对本公开进行了描述，但是根据前面的描述，这些实施例的很多替换、修改和变型对本领域普通技术人员来说将是显而易见的。例如，其它存储器架构(例如，动态ram(dram))可以使用所讨论的实施例。
96.本公开实施例旨在涵盖落入所附权利要求的宽泛范围之内的所有这样的替换、修改和变型。因此，凡在本公开实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本公开的保护范围之内。