一种芯片采样控制方法、装置、系统、设备及存储介质与流程

1.本技术涉及芯片设计领域，特别是涉及一种芯片采样控制方法、装置、系统、设备及存储介质。


背景技术：

2.很多芯片尤其是系统级芯片(system on chip，soc)中会配置中低速模拟数字转换器(analog to digital converter，adc)，用于系统采集外部模拟信号。在系统工作时，模拟数字转换器的数据采集需要系统软件完全控制。系统软件需要获取采集数据时，芯片的中央处理器(central processing unit，cpu)首先要控制模拟数字转换器完成信号采集、转换，等待转换完成后，系统软件再读取数据，流程复杂且耗费时间。如果系统工作中需要周期性获取外部信号，则需要反复访问模拟数字转换器，耗费大量时间，不仅由于采样任务较多而无法准确控制采用周期精度，还会降低系统性能，影响对其他事务的处理。
3.如何解决芯片中获取模拟数字转换器的数据的时间成本较大、控制采样周期不稳定的问题，是本领域技术人员需要解决的技术问题。


技术实现要素：

4.本技术的目的是提供一种芯片采样控制方法、装置、系统、设备及存储介质，用于解决芯片中获取模拟数字转换器的数据的时间成本较大、控制采样周期不稳定的问题。
5.为解决上述技术问题，本技术提供一种芯片采样控制方法，基于设于所在芯片的中央处理器与所述芯片的模拟数字转换器之间的模数转换控制器，包括：
6.接收所述中央处理器发送的采样任务；
7.根据所述采样任务，周期读取所述模拟数字转换器输出的采样结果；
8.将所述采样结果存入所述芯片的内存中的预定存储区域，以使所述中央处理器在所述预定存储位置读取所述采样结果。
9.可选的，所述根据所述采样任务，周期读取所述模拟数字转换器输出的采样结果，具体包括：
10.根据所述采样任务要求的采样通道数量和所述中央处理器分配的所述预定存储区域，为所述模拟数字转换器的采样通道在所述预定存储区域分配对应的内存空间；
11.根据所述采样任务要求的采样周期配置内部定时器，以使所述内部定时器根据所述采样周期产生采样脉冲信号；
12.根据所述采样脉冲信号读取各所述采样通道输出的所述采样结果；
13.相应的，所述将所述采样结果存入所述芯片的内存中的预定存储区域，具体为：
14.根据获得所述采样结果的所述采样通道，将所述采样结果存入对应的所述内存空间。
15.可选的，所述为所述模拟数字转换器的采样通道在所述预定存储区域分配对应的内存空间，具体为：
16.为一个所述采样通道在所述预定存储区域分配对应的所述内存空间后，将所述内存空间再分为用于乒乓传输的两部分空间；
17.相应的，所述根据获得所述采样结果的所述采样通道，将所述采样结果存入对应的所述内存空间，具体为：
18.根据获得所述采样结果的所述采样通道，按读取顺序将所述采样结果存入对应的所述内存空间，并在一部分所述空间写满后切换至另一部分所述空间。
19.可选的，还包括：
20.在一部分所述空间写满后，向所述中央处理器发送中断信号，以使所述中央处理器将所述预定存储区域中的所述采样结果保存到文件系统。
21.可选的，还包括：
22.当所述采样通道对应的所述存储空间为空时，在所述采样通道对应的所述存储空间的第一个地址写入0；
23.在所述将所述采样结果存入对应的所述内存空间之后，更新所述第一个地址所记载的有效数据个数。
24.可选的，所述为所述模拟数字转换器的采样通道在所述预定存储区域分配对应的内存空间，具体为：
25.按所述采样通道对应的采样任务确定所述采样通道对应的存储空间比例，在所述预定存储区域为所述采样通道分配分配对应存储空间比例的内存空间。
26.为解决上述技术问题，本技术还提供一种芯片采样控制装置，基于设于所在芯片的中央处理器与所述芯片的模拟数字转换器之间的模数转换控制器，包括：
27.接收单元，用于接收所述中央处理器发送的采样任务；
28.读取单元，用于根据所述采样任务，周期读取所述模拟数字转换器输出的采样结果；
29.存储单元，用于将所述采样结果存入所述芯片的内存中的预定存储区域，以使所述中央处理器在所述预定存储位置读取所述采样结果。
30.为解决上述技术问题，本技术还提供一种芯片采样控制系统，其特征在于，包括芯片的中央处理器，模数转换控制器和模拟数字转换器；
31.其中，所述模拟数字转换器设于所述中央处理器和所述模拟数字转换器之间，用于执行如上述任意一项所述的芯片采样控制方法。
32.为解决上述技术问题，本技术还提供一种芯片采样控制设备，包括：
33.存储器，用于存储指令，所述指令包括上述任意一项所述芯片采样控制方法的步骤；
34.处理器，用于执行所述指令。
35.为解决上述技术问题，本技术还提供一种存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现如上述任意一项所述芯片采样控制方法的步骤。
36.本技术所提供的芯片采样控制方法，通过在所在芯片的中央处理器与芯片的模拟数字转换器之间增设模数转换控制器，中央处理器只需提供采样任务，由模数转换控制器按照采样任务实现对模拟数字转换器输出的采样结果进行周期读取，并将采样结果存入芯片的内存中的预定存储区域，中央处理器可以在需要采样结果时到内存中的预定存储区域
去读取即可。通过由中央处理器发布采样任务、模数转换控制器执行采样任务以及存储后供中央处理器取用，解决了中央处理器自采自用时因系统资源有限造成获取采样数据的时间成本较大、控制采样周期不稳定、影响其他系统任务的问题。
37.本技术还提供了一种芯片采样控制装置、系统、设备及存储介质，具有上述有益效果，在此不再赘述。
附图说明
38.为了更清楚的说明本技术实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
39.图1为本技术实施例提供的一种芯片采样控制系统的结构示意图；
40.图2为本技术实施例提供的一种芯片采样控制方法的流程图；
41.图3为本技术实施例提供的一种芯片采样控制装置的结构示意图；
42.图4为本技术实施例提供的一种芯片采样控制设备的结构示意图。
具体实施方式
43.本技术的核心是提供一种芯片采样控制方法、装置、系统、设备及存储介质，用于解决芯片中获取模拟数字转换器的数据的时间成本较大、控制采样周期不稳定的问题。
44.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
45.图1为本技术实施例提供的一种芯片采样控制系统的结构示意图。
46.如图1所示，本技术实施例提供的芯片采样控制系统包括所在芯片的中央处理器101、模数转换控制器102和模拟数字转换器103；
47.其中，模数转换控制器102用于控制模拟数字转换器103的数据采集工作，并将采集结果存入内存中的预定存储区域。
48.模数转换控制器102可以包括系统总线从接口、系统总线主接口、控制寄存器与状态机模块、定时器和模数转换控制接口；
49.系统总线从接口用于中央处理器101访问控制模数转换控制器102，进行参数配置、状态获取，模块工作开关，发布采样任务，以及读取其他数据等。
50.系统总线主即接口用于模数转换控制器102控制访问内存空间。模数转换控制器102通过该接口，将数据(如采样结果)写入内存中。
51.控制寄存器与状态机模块为模数转换控制器102的核心模块，用于接收中央处理器101的配置参数与控制命令、控制定时器工作、协调整个模数转换控制器102的工作以及将数据通过系统总线主接口写入内存。
52.定时器用于在控制寄存器与状态机模块的控制下通过参数配置定时周期，以用于周期采样的定时。
53.图2为本技术实施例提供的一种芯片采样控制方法的流程图。
54.参考以图1所示的芯片采样控制系统，如图2所示，基于设于所在芯片的中央处理器与芯片的模拟数字转换器之间的模数转换控制器，本技术实施例提供的芯片采样控制方法包括：
55.s201：接收中央处理器发送的采样任务。
56.s202：根据采样任务，周期读取模拟数字转换器输出的采样结果。
57.s203：将采样结果存入芯片的内存中的预定存储区域，以使中央处理器在预定存储位置读取采样结果。
58.在具体实施中，中央处理器中的系统软件根据任务要求，生成采样任务，该采样任务包括模拟数字采样的采样通道数量和采样周期。而后，中央处理器的系统软件根据采样通道数量和采样周期，计算所需内存空间大小，并初始化内存。继而，中央处理器通过系统总线访问模数转换控制器，将采样任务发送至模数转换控制器，配置采样通道数量、采样周期、内存地址和空间大小等参数，并在模数转换控制器配置完成后向模数转换控制器发送启动采样命令。
59.对于步骤s201来说，模数转换控制器在接收到中央处理器发送的采样任务后，解析得到采样通道数量、采样周期、内存地址和空间大小等参数，进行本地的采样参数配置，如初始化模拟数字转换器的各采样通道，建立与分配给采样任务的内存的通信连接，以便在无需中央处理器进一步控制的前提下自行执行周期采样。
60.对于步骤s202和步骤s203来说，模数转换控制器具体可以根据采样任务要求的采样周期配置内部定时器，以使内部定时器根据采样周期产生采样脉冲信号，模数转换控制器即可在每个脉冲信号发生时读取模拟数字转换器的采样通道输出的数字信号，即采样结果，并将采样结果存入芯片的内存中的预定存储区域。
61.相应的，中央处理器在内存的预定存储位置读取采样结果，可以根据采样结果存入的时间确定采样结果对应的采样通道(或采样任务)；或根据与模数转换控制器预先约定的采样结果的存储位置，确定采样结果对应的采样通道(或采样任务)；或根据与模数转换控制器预先约定的数据标识，确定采样结果对应的采样通道(或采样任务)。
62.本技术实施例提供的芯片采样控制方法，通过在所在芯片的中央处理器与芯片的模拟数字转换器之间增设模数转换控制器，中央处理器只需提供采样任务，由模数转换控制器按照采样任务实现对模拟数字转换器输出的采样结果进行周期读取，并将采样结果存入芯片的内存中的预定存储区域，中央处理器可以在需要采样结果时到内存中的预定存储区域去读取即可。通过由中央处理器发布采样任务、模数转换控制器执行采样任务以及存储后供中央处理器取用，解决了中央处理器自采自用时因系统资源有限造成获取采样数据的时间成本较大、控制采样周期不稳定、影响其他系统任务的问题。
63.在上述实施例的基础上，在本技术实施例提供的芯片采样控制方法中，步骤s202：根据采样任务，周期读取模拟数字转换器输出的采样结果，具体包括：
64.根据采样任务要求的采样通道数量和中央处理器分配的预定存储区域，为模拟数字转换器的采样通道在预定存储区域分配对应的内存空间；
65.根据采样任务要求的采样周期配置内部定时器，以使内部定时器根据采样周期产生采样脉冲信号；
66.根据采样脉冲信号读取各采样通道输出的采样结果。
67.相应的，步骤s203中将采样结果存入芯片的内存中的预定存储区域，具体为：
68.根据获得采样结果的采样通道，将采样结果存入对应的内存空间。
69.在本技术实施例中，模拟转换控制器控制将不同采样通道的采样结果存入不同的存储位置，以规范化模拟转换控制器的存储流程，更加方便中央处理器获取并识别采样结果。
70.在具体实施中，模数转换控制器根据采样任务要求的采样通道数量确定启动的模拟数字转换器的采样通道，并在预定存储区域中为每个采样通道分配对应的内存空间。采样通道和内存空间可以一一对应，也可以根据采样通道采样数据的特征进行一对多、多对一分配。
71.各采样通道对应的存储空间可以大小一致，即根据采样通道的数量将预定存储位置的空间进行均分后依次划分给各采样通道。此外，为模拟数字转换器的采样通道在预定存储区域分配对应的内存空间，也可以为：
72.按采样通道对应的采样任务确定采样通道对应的存储空间比例，在预定存储区域为采样通道分配分配对应存储空间比例的内存空间。
73.模数转换控制器根据采样任务要求的采样周期确定读取采样结果的时间点，以此配置内部定时器产生采样脉冲信号的参数，以根据采样脉冲信号确定采样时间点。模数转换控制器可以在接收到采样脉冲信号时轮询依次读取各采样通道，并根据采样通道的标识(通道号)通过系统总线主接口将采样数据写入对应存储地址的内存空间。
74.由于在工作状态下，模数转换控制器会不断将采样结果写入预定存储位置，而中央处理器也会根据任务需求到预定存储位置读取采样结果，有可能出现模数转换控制器和中央处理器同时访问操作同一个地址的问题。为避免该情况，在上述实施例的基础上，在本技术实施例提供的芯片采样控制方法中，为模拟数字转换器的采样通道在预定存储区域分配对应的内存空间，具体可以为：
75.为一个采样通道在预定存储区域分配对应的内存空间后，将内存空间再分为用于乒乓传输的两部分空间。
76.相应的，根据获得采样结果的采样通道，将采样结果存入对应的内存空间，具体为：
77.根据获得采样结果的采样通道，按读取顺序将采样结果存入对应的内存空间，并在一部分空间写满后切换至另一部分空间。
78.在本技术实施例中，通过将每个采样通道对应的内存空间再分为两部分，可以使模数转换控制器在向其中一部分空间写入采样结果时，中央处理器在另一部分空间读取采样结果，使得二者不会同时访问、操作同一存储地址造成冲突。
79.在具体实施中，可以将每个采样通道对应的内存空间均分为两部分，模数转换控制器根据获得采样结果的采样通道，根据该采样数据的读取顺序(即从模拟数字转换器处读取到的时间顺序)，将采样结果先按存储空间的地址顺序写入其中一部分空间，再在该部分空间写满后写另一部分空间，在另一部分空间再写满后再写入前一部分空间，覆盖旧的采样结果。
80.进一步的，为提示中央处理器及时读取采样结果，避免必要的采样结果被覆盖，本
申请实施例提供的芯片采样控制方法还包括：
81.在一部分空间写满后，向中央处理器发送中断信号，以使中央处理器将预定存储区域中的采样结果保存到文件系统。
82.在上述实施例的基础上，本技术实施例提供的芯片采样控制方法还可以包括：
83.当采样通道对应的存储空间为空时，在采样通道对应的存储空间的第一个地址写入0；
84.在将采样结果存入对应的内存空间之后，更新第一个地址所记载的有效数据个数。
85.在具体实施中，可以以存储空间的第一个地址作为记载有效数据个数的地址，并在后续存储空间中按地址顺序写入采样结果，以便中央处理器在读取采样结果时可以知悉最新的采样结果所在的地址。否则中央处理器将无法在存储空间未写满时读取到采样结果，将不利于对采样结果的及时处理。
86.模数转换控制器在将采样结果写入与采样通道对应的存储空间后，将该存储空间第一个地址所记载的有效数据个数加一。
87.在存储空间写满后，模数转换控制器将新的采样结果在存储空间中进行从头写入，覆盖旧的采样结果后，可以将第一个地址记载的有效数据个数置为0，再进行累加。
88.上文详述了芯片采样控制方法对应的各个实施例，在此基础上，本技术还公开了与上述方法对应的芯片采样控制系统、装置、设备及存储介质。
89.本技术实施例提供一种芯片采样控制系统，包括芯片的中央处理器，模数转换控制器和模拟数字转换器；
90.其中，模拟数字转换器设于中央处理器和模拟数字转换器之间，用于执行如上述任意一项实施例提供的芯片采样控制方法的步骤。
91.本技术实施例提供的芯片采样控制系统的实施方式可以参考但不限于图1所示的芯片采样控制系统。
92.图3为本技术实施例提供的一种芯片采样控制装置的结构示意图。
93.如图3所示，基于设于所在芯片的中央处理器与芯片的模拟数字转换器之间的模数转换控制器，本技术实施例提供的芯片采样控制装置包括：
94.接收单元301，用于接收中央处理器发送的采样任务；
95.读取单元302，用于根据采样任务，周期读取模拟数字转换器输出的采样结果；
96.存储单元303，用于将采样结果存入芯片的内存中的预定存储区域，以使中央处理器在预定存储位置读取采样结果。
97.进一步的，读取单元302具体可以包括：
98.分配子单元，用于根据采样任务要求的采样通道数量和中央处理器分配的预定存储区域，为模拟数字转换器的采样通道在预定存储区域分配对应的内存空间；
99.定时子单元，用于根据采样任务要求的采样周期配置内部定时器，以使内部定时器根据采样周期产生采样脉冲信号；
100.读取子单元，用于根据采样脉冲信号读取各采样通道输出的采样结果；
101.相应的，存储单元303将采样结果存入芯片的内存中的预定存储区域，具体为：
102.根据获得采样结果的采样通道，将采样结果存入对应的内存空间。
103.进一步的，分配子单元为模拟数字转换器的采样通道在预定存储区域分配对应的内存空间，具体为：
104.为一个采样通道在预定存储区域分配对应的内存空间后，将内存空间再分为用于乒乓传输的两部分空间；
105.相应的，存储单元303根据获得采样结果的采样通道，将采样结果存入对应的内存空间，具体为：
106.根据获得采样结果的采样通道，按读取顺序将采样结果存入对应的内存空间，并在一部分空间写满后切换至另一部分空间。
107.进一步的，本技术实施例提供的芯片采样控制装置还可以包括：
108.中断单元，用于在一部分空间写满后，向中央处理器发送中断信号，以使中央处理器将预定存储区域中的采样结果保存到文件系统。
109.进一步的，本技术实施例提供的芯片采样控制装置还可以包括：
110.数据初始化单元，用于当采样通道对应的存储空间为空时，在采样通道对应的存储空间的第一个地址写入0；
111.数据更新单元，用于在将采样结果存入对应的内存空间之后，更新第一个地址所记载的有效数据个数。
112.由于装置部分的实施例与方法部分的实施例相互对应，因此装置部分的实施例请参见方法部分的实施例的描述，这里暂不赘述。
113.图4为本技术实施例提供的一种芯片采样控制设备的结构示意图。
114.如图4所示，本技术实施例提供的芯片采样控制设备包括：
115.存储器410，用于存储指令，所述指令包括上述任意一项实施例所述的芯片采样控制方法的步骤；
116.处理器420，用于执行所述指令。
117.其中，处理器420可以包括一个或多个处理核心，比如3核心处理器、8核心处理器等。处理器420可以采用数字信号处理dsp(digital signal processing)、现场可编程门阵列fpga(field－programmable gate array)、可编程逻辑阵列pla(programmable logic array)中的至少一种硬件形式来实现。处理器420也可以包括主处理器和协处理器，主处理器是用于对在唤醒状态下的数据进行处理的处理器，也称中央处理器cpu(central processing unit)；协处理器是用于对在待机状态下的数据进行处理的低功耗处理器。在一些实施例中，处理器420可以集成有图像处理器gpu(graphics processing unit)，gpu用于负责显示屏所需要显示的内容的渲染和绘制。一些实施例中，处理器420还可以包括人工智能ai(artificial intelligence)处理器，该ai处理器用于处理有关机器学习的计算操作。
118.存储器410可以包括一个或多个存储介质，该存储介质可以是非暂态的。存储器410还可包括高速随机存取存储器，以及非易失性存储器，比如一个或多个磁盘存储设备、闪存存储设备。本实施例中，存储器410至少用于存储以下计算机程序411，其中，该计算机程序411被处理器420加载并执行之后，能够实现前述任一实施例公开的芯片采样控制方法中的相关步骤。另外，存储器410所存储的资源还可以包括操作系统412和数据413等，存储方式可以是短暂存储或者永久存储。其中，操作系统412可以为windows。数据413可以包括
但不限于上述方法所涉及到的数据。
119.在一些实施例中，芯片采样控制设备还可包括有显示屏430、电源440、通信接口450、输入输出接口460、传感器470以及通信总线480。
120.本领域技术人员可以理解，图4中示出的结构并不构成对芯片采样控制设备的限定，可以包括比图示更多或更少的组件。
121.本技术实施例提供的芯片采样控制设备，包括存储器和处理器，处理器在执行存储器存储的程序时，能够实现如上所述的芯片采样控制方法，效果同上。
122.需要说明的是，以上所描述的装置、设备实施例仅仅是示意性的，例如，模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个模块或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或模块的间接耦合或通信连接，可以是电性，机械或其它的形式。作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理模块，即可以位于一个地方，或者也可以分布到多个网络模块上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。
123.另外，在本技术各个实施例中的各功能模块可以集成在一个处理模块中，也可以是各个模块单独物理存在，也可以两个或两个以上模块集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。
124.集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个存储介质中。基于这样的理解，本技术的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，执行本技术各个实施例所述方法的全部或部分步骤。
125.为此，本技术实施例还提供一种存储介质，该存储介质上存储有计算机程序，计算机程序被处理器执行时实现如芯片采样控制方法的步骤。
126.该存储介质可以包括：u盘、移动硬盘、只读存储器rom(read-only memory)、随机存取存储器ram(random access memory)、磁碟或者光盘等各种可以存储程序代码的介质。
127.本实施例中提供的存储介质所包含的计算机程序能够在被处理器执行时实现如上所述的芯片采样控制方法的步骤，效果同上。
128.以上对本技术所提供的一种芯片采样控制方法、装置、系统、设备及存储介质进行了详细介绍。说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置、系统、设备及存储介质而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。应当指出，对于本技术领域的普通技术人员来说，在不脱离本技术原理的前提下，还可以对本技术进行若干改进和修饰，这些改进和修饰也落入本技术权利要求的保护范围内。
129.还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那
些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。