一种优化横向氧化镓功率器件表面电场的结构及制备方法与流程

1.本发明涉及半导体器件领域，尤其涉及一种优化横向氧化镓功率器件表面电场的结构及制备方法。


背景技术：

2.功率半导体器件应用于电路中电能高效转换的开关控制、大功率电路驱动以及高压大电流密度下的电路负载，是电力电子技术的核心。半导体材料的特性影响着由其制作的功率器件的性能。目前，传统硅基半导体功率器件已经逐渐逼近了硅材料的物理极限，渐渐不能满足行业发展需求。近年来，为了突破器件极限，以碳化硅、氮化镓为代表的宽禁带半导体产业迅猛发展。氧化镓(ga2o3)是一种新兴的宽禁带半导体，具有高达4.8ev的禁带宽度和8mv/cm的击穿场强，并且大尺度氧化镓单晶可以通过较低成本的熔融生长技术生产，这些优势使得氧化镓材料在功率半导体器件领域具有优秀的发展前景。
3.对于半导体功率器件，人们希望其具有高耐压、低能耗的特点，也即要求半导体功率器件具有更高的击穿电压和更低的导通电阻。然而在实际应用中二者始终是较为矛盾的关系，实现较高的击穿电压需要较厚且掺杂浓度较低的漂移层，但是实现较低的导通电阻又要求漂移层有较高的掺杂浓度以及较薄的厚度。
4.对氧化镓功率半导体器件的研究主要以单极型器件为主，如场效应晶体管。当氧化镓场效应晶体管处于关断状态时，反向峰值电场主要分布在器件的沟道层表面栅极靠近漏极的一侧，这将会导致该点在高压下预击穿，降低器件的击穿电压，造成器件性能下降。


技术实现要素：

5.为了解决上述技术问题，本发明的目的是提供一种优化横向氧化镓功率器件表面电场的结构及制备方法，能够在提高器件耐压特性的同时不影响器件的正向比导通电阻。
6.本发明所采用的第一技术方案是：一种优化横向氧化镓功率器件表面电场的结构，包括衬底(101)、n型氧化镓沟道层(102)、源极(103)、漏极(104)、p型氧化物半导体层(105)和栅叠层，所述衬底(101)与n型氧化镓沟道层(102)连接，所述源极(103)、漏极(104)、p型氧化物半导体层(105)和栅叠层设于氧化镓沟道层(102)上且远离衬底(101)的一侧，所述p型氧化物半导体层(105)设于源极(103)和漏极(104)之间且靠近漏极(104)一侧。
7.优选地，所述所述的p型氧化物半导体层(105)不与漏极(104)接触。
8.优选地，所述栅叠层包括栅介质层(106)和栅极(107)，所述p型氧化物半导体层(105)和栅极(107)分别与栅介质层(106)连接，所述源极(103)、漏极(104)和栅极(107)互不接触。
9.优选地，所述栅叠层包括重掺p型氧化物半导体层(108)和栅极(107)，所述p型氧化物半导体层(105)和栅极(107)分别与重掺p型氧化物半导体层(108)连接，所述源极(103)、漏极(104)和栅极(107)互不接触。
10.优选地，所述p型氧化物半导体层(105)为非晶或多晶结构。
11.优选地，所述p型氧化物半导体层(105)为单层或多层结构。
12.优选地，所述p型氧化物半导体层(105)的空穴浓度为1
×
10
16
/cm3～1
×
10
18
/cm3，所述n型氧化镓沟道层(102)的掺杂浓度高于p型氧化物半导体层(105)的空穴浓度。
13.进一步，所述p型氧化物半导体层(105)厚度为10nm至500nm。
14.进一步，所述n型氧化镓沟道层(102)为单晶结构，掺杂浓度为5
×
10
14
cm-3
至1
×
10
18
cm-3
，厚度为10nm至10μm。
15.本发明所采用的第二技术方案是：一种优化横向氧化镓功率器件表面电场的结构的制备方法，包括：
16.在衬底(101)上外延生长n型氧化镓沟道层(102)；
17.定义电极图形并在n型氧化镓沟道层(102)上沉积金属，形成源极(103)和漏极(104)；
18.在n型氧化镓沟道层(102)上沉积p型氧化物半导体材料，得到p型氧化物半导体层(105)并形成异质pn结；
19.在n型氧化镓沟道层(102)和p型氧化物半导体层(105)上沉积绝缘介质材料，得到栅介质层(106)；
20.定义电极图形并在栅介质层(106)上沉积金属，形成栅极(107)。
21.本发明方法及系统的有益效果是：本发明通过在n型氧化镓沟道层与栅介质层之间引入p型氧化物半导体层与n型氧化镓沟道层形成异质pn结结构，利用反向偏压下异质pn结在沟道层中形成的耗尽区，改善了器件沟道层表面的电场分布，在提高器件耐压特性的同时不影响器件的正向比导通电阻。
附图说明
22.图1是本发明具体实施例1所述优化横向氧化镓功率器件表面电场的结构的示意图；
23.图2是本发明具体实施例2所述优化横向氧化镓功率器件表面电场的结构的示意图；
24.图3是本发明具体实施例3所述优化横向氧化镓功率器件表面电场的结构的示意图；
25.图4是本发明具体实施例一种优化横向氧化镓功率器件表面电场的结构的制备方法的步骤流程图；
26.图5是本发明具体实施例1所述优化横向氧化镓功率器件表面电场的结构的数据仿真图
27.附图标记：101、衬底；102、n型氧化镓沟道层；103、源极；104、漏极；105、p型氧化物半导体层；106、栅介质层；107、栅极；108、重掺p型氧化物半导体层。
具体实施方式
28.下面结合附图和具体实施例对本发明做进一步的详细说明。对于以下实施例中的步骤编号，其仅为了便于阐述说明而设置，对步骤之间的顺序不做任何限定，实施例中的各
步骤的执行顺序均可根据本领域技术人员的理解来进行适应性调整。
29.参照图1，本发明实施例1的描述如下：
30.一种优化横向氧化镓功率器件表面电场的结构，包括衬底(101)、n型氧化镓沟道层(102)、源极(103)、漏极(104)、p型氧化物半导体层(105)、栅介质层(106)和栅极(107)，所述衬底(101)与n型氧化镓沟道层(102)连接，所述源极(103)、漏极(104)、p型氧化物半导体层(105)和栅介质层(106)设于氧化镓沟道层(102)上且远离衬底(101)的一侧，所述p型氧化物半导体层(105)设于源极(103)和漏极(104)之间且靠近漏极(104)一侧，所述栅介质层(106)设于源极(103)和漏极(104)之间，所述源极(103)、漏极(104)、p型氧化物半导体层(105)和栅极(107)分别与栅介质层(106)连接，所述栅介质层(106)将p型氧化物半导体层(105)覆盖。
31.所述p型氧化物半导体层(105)不与漏极(104)接触，所述源极(103)、漏极(104)和栅极(107)互不接触。
32.所述的p型氧化物半导体层(105)为非晶或多晶结构，单层或多层结构，其空穴浓度为1
×
10
16
/cm3～1
×
10
18
/cm3，且p型氧化物半导体层(105)的空穴浓度不低于n型氧化镓沟道层(102)的掺杂浓度，所述的p型氧化物半导体层(105)厚度为10nm至500nm，所述的n型氧化镓漂移层(102)为单晶结构，掺杂浓度为5
×
10
14
cm-3
至1
×
10
18
cm-3
，厚度为10nm至10μm。
33.该优化横向氧化镓功率器件表面电场的结构，通过在n型氧化镓沟道层与栅介质层之间引入p型氧化物半导体层与n型氧化镓沟道层形成异质pn结结构，器件在关断状态下该异质pn结处于反偏状态，在沟道层中形成耗尽区，一方面辅助栅极控制关断器件，另一方面平滑了栅极与漏极之间的沟道电场分布，降低了器件栅极靠近漏极一侧的沟道层中的电场峰值。这一结构优化了沟道层表面的电场分布，使得相同掺杂浓度下电场峰值得到降低，而加入的p型氧化物半导体层在正向导通时不影响器件的沟道导电，可以在不增加正向比导通电阻的情况下提高反向耐压，改善器件的开关特性，并且制备工艺简单。
34.图5是实施例1所述优化横向氧化镓功率器件表面电场的结构的数据仿真图，该结构的p型氧化物半导体层(105)的引入使器件在关断状态下沟道层表面的电场峰值明显降低，改善了器件在沟道层表面的电场分布，允许器件在保持高耐压性能的同时增加氧化镓沟道层的掺杂浓度，实现较低的正向比导通电阻。
35.参照图2，本发明实施例2的描述如下：
36.一种优化横向氧化镓功率器件表面电场的结构，包括衬底(101)、n型氧化镓沟道层(102)、源极(103)、漏极(104)、p型氧化物半导体层(105)、栅介质层(106)和栅极(107)，所述衬底(101)与n型氧化镓沟道层(102)连接，所述源极(103)、漏极(104)、p型氧化物半导体层(105)和栅介质层(106)设于氧化镓沟道层(102)上且远离衬底(101)的一侧，所述p型氧化物半导体层(105)设于源极(103)和漏极(104)之间且靠近漏极(104)一侧，所述栅介质层(106)设于源极(103)和漏极(104)之间，所述源极(103)、漏极(104)、p型氧化物半导体层(105)和栅极(107)分别与栅介质层(106)连接，所述氧化镓沟道层(102)上靠近漏极(104)一侧刻蚀有凹槽，所述凹槽上沉积有p型氧化物半导体层(105)并形成p型氧化物半导体层(105)嵌入氧化镓沟道层(102)的结构，所述栅介质层(106)将p型氧化物半导体层(105)覆盖。
37.具体地，可以采用电感耦合等离子体刻蚀或反应离子刻蚀等方法形成沟道层凹
槽。
38.所述所述的p型氧化物半导体层(105)不与漏极(104)接触，所述源极(103)、漏极(104)和栅极(107)互不接触。
39.所述的p型氧化物半导体层(105)为非晶或多晶结构，单层或多层结构，其空穴浓度为1
×
10
16
/cm3～1
×
10
18
/cm3，且p型氧化物半导体层(105)的空穴浓度不低于n型氧化镓沟道层(102)的掺杂浓度，所述的p型氧化物半导体层(105)厚度为10nm至500nm，所述的n型氧化镓漂移层(102)为单晶结构，掺杂浓度为5
×
10
14
cm-3
至1
×
10
18
cm-3
，厚度为10nm至10μm。
40.当器件处于关断状态下时，p型氧化物半导体层与n型氧化镓沟道层构成的异质pn结反偏，在沟道层中形成耗尽区，嵌入结构使得耗尽区在水平和垂直方向上得以扩展，将表面电场峰值引入体内，并平滑了栅极到漏极一侧的沟道电场分布，降低了沟道中的电场峰值，优化了器件的击穿特性。
41.参照图3，本发明实施例3的描述如下：
42.一种优化横向氧化镓功率器件表面电场的结构，包括衬底(101)、n型氧化镓沟道层(102)、源极(103)、漏极(104)、p型氧化物半导体层(105)、重掺p型氧化物半导体层(108)和栅极(107)，所述衬底(101)与n型氧化镓沟道层(102)连接，所述源极(103)、漏极(104)、p型氧化物半导体层(105)和重掺p型氧化物半导体层(108)设于氧化镓沟道层(102)上且远离衬底(101)的一侧，所述p型氧化物半导体层(105)设于源极(103)和漏极(104)之间且靠近漏极(104)一侧，所述重掺p型氧化物半导体层(108)设于源极(103)和漏极(104)之间，所述p型氧化物半导体层(105)和栅极(107)分别与重掺p型氧化物半导体层(108)连接，所述重掺p型氧化物半导体层(108)将部分p型氧化物半导体层(105)覆盖。
43.所述所述的p型氧化物半导体层(105)不与漏极(104)接触，所述源极(103)、漏极(104)和栅极(107)互不接触，所述源极(103)和漏极(104)均不与重掺p型氧化物半导体层(108)接触。
44.所述的p型氧化物半导体层(105)为非晶或多晶结构，单层或多层结构，其空穴浓度为1
×
10
16
/cm3～1
×
10
18
/cm3，且p型氧化物半导体层(105)的空穴浓度不低于n型氧化镓沟道层(102)的掺杂浓度，所述的p型氧化物半导体层(105)厚度为10nm至500nm，所述的n型氧化镓漂移层(102)为单晶结构，掺杂浓度为5
×
10
14
cm-3
至1
×
10
18
cm-3
，厚度为10nm至10μm，所述重掺p型氧化物半导体层(108)为非晶或多晶结构，单层或多层结构，空穴浓度为1
×
10
18
～1
×
10
20
cm-3
，厚度为10nm至500nm，所述重掺p型氧化物半导体层(108)可用的材料与p型氧化物半导体层(105)相同。
45.当器件处于关断状态下时，p型氧化物半导体层与n型氧化镓沟道层构成的异质pn结反偏，在沟道层中形成耗尽区，使得重掺p型层与n型氧化镓沟道层形成的耗尽区在水平方向扩展，既辅助栅极关断器件，又平滑了栅极到漏极之间的沟道电场分布，降低了重掺p型层与沟道层接触界面靠近漏极一侧的电场峰值，提高了器件的击穿电压。
46.本发明所述的一种优化横向氧化镓功率器件表面电场的结构，通过在n型氧化镓沟道层与栅介质层之间引入p型氧化物半导体层与n型氧化镓沟道层形成异质pn结结构，使器件在关断状态下反偏pn结在沟道层中形成耗尽区，平滑了栅极到漏极之间的沟道层表面的电场分布，降低了沟道层表面的电场峰值，避免高压下器件在该处的预击穿，提高了器件的击穿电压。正向导通时，加入的p型氧化物半导体层不影响器件的沟道导电，该结构在提
高器件耐压的同时不影响器件的正向比导通电阻。可以在一定程度上突破器件击穿电压与导通电阻的限制，在实现更高耐压的同时维持较低能耗。
47.如图4所示，一种优化横向氧化镓功率器件表面电场的结构的制备方法，包括以下步骤：
48.s1、在衬底(101)上外延生长氧化镓沟道层(102)制得n型掺杂的氧化镓基晶圆片；
49.s2、通过光刻在n型氧化镓漂移层(102)上定义电极图形，并沉积金属形成源极(103)与漏极(104)；
50.具体地，电极与n型氧化镓沟道层(102)形成欧姆接触，所述源极(103)和漏极(104)可以采用磁控溅射或电子束蒸发的方法沉积ti/au合金或ti/al/ti/au合金；
51.s3、在n型氧化镓沟道层(102)上沉积p型氧化物半导体层(105)；
52.具体地，所述p型氧化物半导体层(105)与n型氧化镓沟道层(102)形成异质pn结，所述p型氧化物半导体层(105)可采用磁控溅射、溶液法、氧化金属法、物理或化学气相沉积等方法制备，材质可为nio、cu2o或其他等单层或多层的p型氧化物半导体材料。
53.s4、在n型氧化镓沟道层(102)和p型氧化物半导体层(105)上沉积栅介质层(106)，
54.具体地，所述栅介质层(106)可以采用原子层沉积、等离子增强化学气相沉积、磁控溅射、其他物理或化学气相沉积等方法制备，材质可为al2o3、sio2、sin
x
或其他等单层或多层的绝缘介质材料；
55.另外，如果对应实施例3的，将重掺p型氧化物半导体层(108)替换栅介质层(106)，沉积的材料与p型氧化物半导体层(105)相同。
56.s5、通过光刻在栅介质层(106)上定义电极图形，并沉积金属形成栅极(107)。
57.具体地，所述金属栅极(107)可以采用磁控溅射或电子束蒸发的方法沉积ti/au合金或pt/au合金。
58.上述结构实施例中的内容均适用于本方法实施例中，本方法实施例所具体实现的功能与上述结构实施例相同，并且达到的有益效果与上述结构实施例所达到的有益效果也相同。
59.以上是对本发明的较佳实施进行了具体说明，但本发明创造并不限于所述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可做作出种种的等同变形或替换，这些等同的变形或替换均包含在本技术权利要求所限定的范围内。