用于条码解码的方法及装置、扫描设备、存储介质与流程

1.本技术涉及条码技术领域，例如涉及一种用于条码解码的方法及装置、扫描设备、存储介质。


背景技术：

2.目前，条码是用于代表各种数据信息的图形符号，而条码识别设备是专门把这些图形符号还原成数据信息的采集转换设备。条码识别技术已经发展多年，条码识别设备正迅速的在诸多行业和应用场合中被普遍使用。目前市场上图像式条码扫描设备越来越多，以适应各种应用环境下的条码扫描读取，进行解码，例如，公开号为cn201725346u的专利公开了一种串行总线式条码解码芯片以及条码解码装置、公开号为cn101833639a的专利公开了一种支持多程序并行处理的条码解码装置、公开号为cn101840492a的专利公开了一种支持多码制并行处理的条码解码装置、公开号为cn201859457u的专利公开了一种一种条码解码芯片，公开号为cn105654004a的专利公开了一种智能选通条码解码的方法及芯片，条码码制至少有几十种，随着扫描设备支持解码的条码码制的增多，扫描设备执行解码算法所需的时间也越来越长，在追求支持更多码制和扫码性能优的需求背景下，扫描设备的解码效率越来越不满足用户的要求。
3.在实现本公开实施例的过程中，发现相关技术中至少存在如下问题：采用多内核芯片的扫描设备在进行解码的时候需要通过总线共享存放在随机存储器中的资源，因此在一个内核占用总线的情况下，其他内核只能等待，解码效率较低。


技术实现要素：

4.为了对披露的实施例的一些方面有基本的理解，下面给出了简单的概括。所述概括不是泛泛评述，也不是要确定关键／重要组成元素或描绘这些实施例的保护范围，而是作为后面的详细说明的序言。
5.本公开实施例提供了一种用于条码解码的方法及装置、扫描设备、存储介质，以在对多个码制的条码进行解码的情况下，提高解码效率。
6.在一些实施例中，应用于扫描设备，所述扫描设备设置有多个芯片，各所述芯片对应有芯片编码；将芯片编码为预设编码的芯片作为主芯片；各所述芯片均用于对条码进行解码，所述用于条码解码的方法包括：主芯片获取待解码的条码的码制数量和芯片总数量；主芯片根据所述码制数量和所述芯片总数量，在各所述芯片中确定待解码芯片；主芯片利用所述待解码芯片获取包含待解码的条码的待解码图像并对所述待解码图像中的待解码的条码进行解码。
7.在一些实施例中，所述用于条码解码的装置包括：处理器和存储有程序指令的存储器，所述处理器被配置为在运行所述程序指令时，执行上述的用于条码解码的方法。
8.在一些实施例中，所述扫描设备包括：上述的用于条码解码的装置。
9.在一些实施例中，所述存储介质，存储有程序指令，该程序指令在运行时，执行上
述的用于条码解码的方法。
10.本公开实施例提供的条码解码的方法及装置、扫描设备、存储介质，可以实现以下技术效果：通过主芯片获取待解码的条码的码制数量和芯片总数量，主芯片根据码制数量和芯片总数量，在各芯片中确定待解码芯片，使得主芯片能够利用待解码芯片获取包含待解码的条码的待解码图像并对待解码图像中的待解码的条码进行解码，从而在具有多个码制、多个芯片的情况下，不需要通过总线共享资源获取待解码图像，各待解码芯片都能获取包含待解码的条码的待解码图像并对待解码图像中的待解码的条码并行解码，提高了解码效率，提高用户的满意度。
11.以上的总体描述和下文中的描述仅是示例性和解释性的，不用于限制本技术。
附图说明
12.一个或多个实施例通过与之对应的附图进行示例性说明，这些示例性说明和附图并不构成对实施例的限定，附图中具有相同参考数字标号的元件示为类似的元件，附图不构成比例限制，并且其中：图1是本公开实施例提供的一个用于条码解码的方法的示意图；图2是本公开实施例提供的另一个用于条码解码的方法的示意图；图3是本公开实施例提供的一个扫描设备的示意图；图4是本公开实施例提供的一个扫描设备的硬件结构的示意图；图5是本公开实施例提供的一个利用四个芯片解码的方法的示意图；图6是本公开实施例提供的一个用于条码解码的装置的示意图。
13.附图标记：1：电源管理电路模块；2：芯片；2-1：第一芯片；2-2：第二芯片；2-3：第三芯片；2-n：第n芯片；3：摄像模块；4：灯光模块；5：通信总线接口；6：扫码控制接口；7：第一芯片请求接口；8：第二芯片请求接口；9：第n-1芯片请求接口。
具体实施方式
14.为了能够更加详尽地了解本公开实施例的特点与技术内容，下面结合附图对本公开实施例的实现进行详细阐述，所附附图仅供参考说明之用，并非用来限定本公开实施例。在以下的技术描述中，为方便解释起见，通过多个细节以提供对所披露实施例的充分理解。然而，在没有这些细节的情况下，一个或多个实施例仍然可以实施。在其它情况下，为简化附图，熟知的结构和装置可以简化展示。
15.本公开实施例的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本公开实施例的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含。
16.除非另有说明，术语“多个”表示两个或两个以上。
17.本公开实施例中，字符“/”表示前后对象是一种“或”的关系。例如，a/b表示：a或b。
18.术语“和/或”是一种描述对象的关联关系，表示可以存在三种关系。例如，a和/或b，表示：a或b，或，a和b这三种关系。
19.术语“对应”可以指的是一种关联关系或绑定关系，a与b相对应指的是a与b之间是一种关联关系或绑定关系。
20.结合图1所示，本公开实施例提供一种用于条码解码的方法，应用于扫描设备，该扫描设备设置有多个芯片，各芯片对应有芯片编码；将芯片编码为预设编码的芯片作为主芯片；各芯片均用于对条码进行解码；该用于条码解码的方法包括：步骤s101，主芯片获取待解码的条码的码制数量和芯片总数量。
21.步骤s102，主芯片根据码制数量和芯片总数量，在各芯片中确定待解码芯片。
22.步骤s103，主芯片利用待解码芯片获取包含待解码的条码的待解码图像并对待解码图像中的待解码的条码进行解码。
23.采用本公开实施例提供的用于条码解码的方法，通过主芯片获取待解码的条码的码制数量和芯片总数量，主芯片根据码制数量和芯片总数量，在各芯片中确定待解码芯片，使得主芯片能够利用待解码芯片获取包含待解码的条码的待解码图像并对待解码图像中的待解码的条码进行解码，从而在具有多个码制、多个芯片的情况下，不需要通过总线共享资源获取待解码图像，各待解码芯片都能获取包含待解码的条码的待解码图像并对待解码图像中的待解码的条码并行解码，提高了解码效率，提高用户的满意度。
24.可选地，将芯片编码为预设编码的芯片作为主芯片，包括：将芯片编码为首位编码的芯片作为主芯片。
25.可选地，各芯片对应的芯片编码为固定编码。
26.可选地，主芯片获取待解码的条码的码制数量和芯片总数量前，还包括：在接收到用户发送的开始解码指令的情况下，主芯片进入解码模式。
27.可选地，主芯片利用待解码芯片获取包含待解码的条码的待解码图像并对待解码图像中的待解码的条码进行解码时，主芯片触发待解码芯片进入解码模式。
28.可选地，在主芯片利用待解码芯片获取包含待解码的条码的待解码图像并对待解码图像中的待解码的条码进行解码后，还包括：主芯片获取解码时间；在解码时间大于预设解码时间的情况下，主芯片触发待解码芯片停止解码以退出解码模式。可选地，解码时间为主芯片进入解码模式后的累计时间；可选地，主芯片进入解码模式后的累计时间通过扫描设备内置的计时器获取。
29.可选地，在主芯片利用待解码芯片获取包含待解码的条码的待解码图像并对待解码图像中的待解码的条码进行解码后，还包括：主芯片在接收到用户发送的停止解码指令的情况下，触发待解码芯片停止解码以退出解码模式。
30.在一些实施例中，主芯片通过主芯片上的扫码控制接口输出低电平触发待解码芯片停止解码以退出解码模式。
31.可选地，主芯片根据码制数量和芯片总数量在各芯片中确定待解码芯片，包括：主芯片在码制数量小于或等于芯片总数量的情况下，获取待解码的条码对应的第一码制编码；主芯片将与第一码制编码相同的芯片编码对应的芯片确定为待解码芯片。这样，在码制数量小于或等于芯片总数量的情况下，主芯片获取待解码的条码对应的第一码制编码，并将与第一码制编码相同的芯片编码对应的芯片确定为待解码芯片，使待解码芯片与待解码的条码对应的码制编码一一对应，从而在具有多个码制的情况下，最大化利用了芯片，以便选择多个待解码芯片并行解码，提高了解码效率，提高用户的满意度。
32.可选地，待解码的条码对应的第一码制编码通过以下方式获取：主芯片获取用户输入的待解码的条码的码制；主芯片对该码制进行编码获得第一码制编码。
33.可选地，待解码的条码对应的第一码制编码通过以下方式获取：主芯片获取用户设置的待解码的条码的码制；主芯片对该码制进行编码获得第一码制编码。
34.可选地，对码制进行编码获得第一码制编码，包括：从1开始依次对待解码的条码的码制进行编码，获得第一码制编码。
35.可选地，主芯片利用待解码芯片获取包含待解码的条码的待解码图像并对待解码图像中的待解码的条码进行解码，包括：主芯片将第一码制编码作为第一待解码码制编码分配给待解码芯片；主芯片利用待解码芯片并行获取包含待解码的条码的待解码图像并对待解码图像中第一待解码码制编码对应的待解码的条码进行解码。这样，主芯片通过将第一码制编码作为第一待解码码制编码分配给待解码芯片，并利用待解码芯片并行获取包含待解码的条码的待解码图像并对待解码图像中第一待解码码制编码对应的待解码的条码进行解码，使得各待解码芯片能够并行获取包含待解码的条码的待解码图像，并对其分配的待解码图像中第一待解码码制编码对应的条码进行解码，提高了解码效率。
36.可选地，主芯片将第一码制编码作为第一待解码码制编码分配给待解码芯片，包括：主芯片将第一码制编码作为第一待解码码制编码分配给与该第一待解码码制编码相同的芯片编码对应的待解码芯片。
37.可选地，主芯片将第一码制编码作为第一待解码码制编码分配给待解码芯片，包括：主芯片按照第一码制编码的大小依次将第一码制编码作为第一待解码码制编码分配给待解码芯片。这样，每个芯片只用于对其分配的第一待解码码制编码对应的码制的条码进行解码，提高了解码效率。
38.在一些实施例中，在码制数量小于或等于芯片总数量且待解码芯片为非主芯片的情况下，主芯片生成第一待解码码制编码对应的解码码制指令；主芯片通过通信总线接口将第一待解码码制编码对应的解码码制指令发送给与该第一待解码码制编码相同的芯片编码对应的待解码芯片，主芯片利用待解码芯片并行获取包含待解码的条码的待解码图像并对待解码图像中第一待解码码制编码对应的待解码的条码进行解码。
39.在一些实施例中，码制数量为1，主芯片为待解码芯片，则主芯片直接利用待解码芯片获取包含待解码的条码的待解码图像并对待解码图像中的待解码的条码进行解码。
40.可选地，主芯片利用待解码芯片并行获取包含待解码的条码的待解码图像并对待解码图像中第一待解码码制编码对应的待解码的条码进行解码，包括：主芯片利用待解码芯片并行获取包含待解码的条码的待解码图像并利用其被分配的第一待解码码制编码对应的解码算法对待解码图像中该第一待解码码制编码对应的待解码的条码进行解码。
41.可选地，主芯片利用待解码芯片并行获取包含待解码的条码的待解码图像，包括：主芯片利用待解码芯片并行获取摄像装置拍摄的包含待解码的条码的图像。可选地，摄像装置包括摄像头。
42.可选地，主芯片利用待解码芯片并行获取包含待解码的条码的待解码图像并对待解码图像中第一待解码码制编码对应的待解码的条码进行解码后，还包括：主芯片获取待解码芯片的解码情况；在任一个待解码芯片的解码情况为解码成功的情况下，主芯片触发所有待解码芯片停止对第一待解码码制编码对应的条码进行解码；在待解码芯片的解码情
况为解码失败的情况下，主芯片重新为待解码芯片分配一个第一待解码码制编码；可选地，第一待解码码制编码的值与待解码芯片的芯片编码的值相同。
43.在一些实施例中，在待解码芯片为非主芯片的情况下，主芯片在接收到待解码芯片对应的请求接口输出为高电平的情况下，确定该待解码芯片解码完成。主芯片通过通信总线接口向该待解码芯片输出询问指令，以获取该待解码芯片的解码情况。在该待解码芯片反馈的解码情况为解码成功的情况下，主芯片通过扫码控制接口向各待解码芯片输出低电平，以触发所有待解码芯片停止对第一待解码码制编码对应的条码进行解码。在待解码芯片反馈的解码情况为解码失败的情况下，主芯片重新为待解码芯片分配一个第一待解码码制编码，并利用待解码芯片获取包含待解码的条码的待解码图像并对待解码图像中的待解码的条码进行解码。
44.可选地，主芯片与其他芯片并行连接。可选地，主芯片通过改变扫码控制电平的高电位或低电位控制其他芯片。可选地，主芯片通过控制扫码控制电平为高电位，触发待解码芯片中的非主芯片进入解码模式；主芯片通过控制扫码控制电平为低电位，触发待解码芯片中的非主芯片退出解码模式，进入空闲状态。
45.结合图2所示，本公开实施例提供一种用于条码解码的方法，应用于扫描设备，扫描设备设置有多个芯片，各芯片对应有芯片编码；将芯片编码为预设编码的芯片作为主芯片；各芯片均用于对条码进行解码；该用于条码解码的方法包括：步骤s201，主芯片获取待解码的条码的码制数量和芯片总数量。
46.步骤s202，主芯片在码制数量小于或等于芯片总数量的情况下，获取待解码的条码对应的第一码制编码。
47.步骤s203，主芯片将与第一码制编码相同的芯片编码对应的芯片确定为待解码芯片。
48.步骤s204，主芯片将第一码制编码作为第一待解码码制编码分配给待解码芯片。
49.步骤s205，主芯片利用待解码芯片并行获取包含待解码的条码的待解码图像并对待解码图像中第一待解码码制编码对应的待解码的条码进行解码。
50.这样，通过主芯片获取待解码的条码的码制数量和芯片总数量，主芯片在码制数量小于或等于芯片总数量的情况下，获取待解码的条码对应的第一码制编码，主芯片将与第一码制编码相同的芯片编码对应的芯片确定为待解码芯片，然后主芯片将第一码制编码作为第一待解码码制编码分配给待解码芯片，并利用待解码芯片并行获取包含待解码的条码的待解码图像并对待解码图像中第一待解码码制编码对应的待解码的条码进行解码，从而在码制数量小于或等于芯片总数量的情况下，使得主芯片在各芯片中确定待解码芯片，并使待解码芯片都能对码制对应的待解码的条码进行解码，最大化地利用了芯片，从而在具有多个码制的情况下，能够选择多个待解码芯片并行解码，从而提高了解码效率，提高用户的满意度。
51.在一些实施例中，码制数量为m，则芯片总数量为n，m≤n。主芯片通过对外接口接收到扫码指令或扫码信号的情况下，确定接收到开始解码指令，主芯片进入解码模式。主芯片获取待解码的条码的码制数量和芯片总数量。主芯片根据码制数量和芯片总数量在各芯片中确定待解码芯片。主芯片将与第一码制编码相同的芯片编码对应的芯片确定为待解码芯片，即将芯片编码为1至m的芯片确定为待解码芯片，将芯片编码为m 1至n的芯片为非待
解码芯片，其中，非待解码芯片不对第一待解码码制编码对应的条码进行解码。主芯片通过输出扫码控制接口输出扫码控制电平为高电平，触发待解码芯片中的非主芯片进入解码模式；主芯片接收到待解码芯片中的非主芯片发送的请求电平为高电平的情况下，确定待解码芯片中的非主芯片已经进入解码模式。主芯片通过通信总线，将第一码制编码作为第一待解码码制编码分配给待解码芯片。主芯片利用待解码芯片并行获取包含待解码的条码的待解码图像并对待解码图像中第一待解码码制编码对应的待解码的条码进行解码；其中，第一待解码码制编码的值与待解码芯片的芯片编码的值相同。例如，待解码芯片的芯片编码为1，分配给芯片编码为1的待解码芯片的第一待解码码制编码为1；待解码芯片的芯片编码为2，分配给芯片编码为2的待解码芯片的第一待解码码制编码为2。在待解码芯片为非主芯片的情况下，待解码芯片解码完成后，通过其对应的请求接口输出请求电平为高电平；在主芯片接收到待解码芯片输出的请求电平为高电平的情况下，主芯片通过通信总线接口发送询问指令询问待解码芯片的解码情况，触发待解码芯片回复解码情况；在主芯片接收到的解码情况为解码成功的情况下，主芯片通过扫码控制接口输出扫码控制电平为低电平，触发待解码芯片退出解码模式，进入空闲状态；主芯片从解码成功的待解码芯片读取解码结果，并通过对外接口输出解码结果。在主芯片接收到的解码情况为解码失败的情况下，为待解码芯片重新分配一个第一待解码码制编码；主芯片利用待解码芯片并行获取包含待解码的条码的待解码图像并对待解码图像中第一待解码码制编码对应的待解码的条码进行解码。在待解码芯片为主芯片的情况下，待解码芯片解码成功后，主芯片通过扫码控制接口输出扫码控制电平为低电平，触发待解码芯片中的非主芯片退出解码模式，进入空闲状态；主芯片通过对外接口输出解码结果；主芯片退出解码模式。在主芯片接收到停止解码指令的情况下，主芯片通过扫码控制接口输出扫码控制电平为低电平，触发待解码芯片中的非主芯片退出解码模式进入空闲状态，结束扫码；主芯片退出解码模式。
52.可选地，主芯片根据码制数量和芯片总数量在各芯片中确定待解码芯片，包括：主芯片在码制数量大于芯片总数量的情况下，将各芯片都确定为待分配芯片；主芯片获取待解码的条码对应的第二码制编码；主芯片根据第二码制编码在待分配芯片中确定待解码芯片。这样，在码制数量大于芯片总数量的情况下，所有芯片都需要对待解码的条码进行解码，主芯片将各芯片都确定为待解码芯片，能够最大利用率的利用待解码芯片对待解码的条码进行解码，提高了解码效率。
53.可选地，主芯片获取待解码的条码对应的第二码制编码，包括：主芯片获取用户输入的待解码的条码的码制；主芯片对该码制进行编码获得第二码制编码。
54.可选地，主芯片获取待解码的条码对应的第二码制编码，包括：主芯片获取用户设置的待解码的条码的码制；主芯片对该码制进行编码获得第二码制编码。
55.可选地，主芯片根据第二码制编码在待分配芯片中确定待解码芯片，包括：主芯片将与第二码制编码相同的芯片编码对应的待分配芯片确定为待解码芯片。这样，通过主芯片将与第二码制编码相同的芯片编码对应的待分配芯片确定为待解码芯片，便于主芯片将与第二码制编码相同的芯片编码对应的待分配芯片确定为待解码芯片，使待分配芯片与第二待解码码制编码一一对应，最大化且有序地利用了各芯片，从而提高了解码效率，提高用户的满意度。
56.可选地，主芯片利用待解码芯片获取包含待解码的条码的待解码图像并对待解码
图像中的待解码的条码进行解码，包括：主芯片将第二码制编码作为第二待解码码制编码分配给待解码芯片；主芯片触发待解码芯片获取当前解码轮数和历史解码轮数；历史解码轮数为待解码芯片上次解码时获取的当前解码轮数；主芯片触发待解码芯片在当前解码轮数与历史解码轮数不相同的情况下，利用待解码芯片并行获取包含待解码的条码的待解码图像并对待解码图像中第二待解码码制编码对应的待解码的条码进行解码；可选地，主芯片将当前解码轮数发送给待解码芯片，触发待解码芯片接收当前解码轮数并获取历史解码轮数；可选地，历史解码轮数存储在待解码芯片中。这样，通过主芯片将第二码制编码作为第二待解码码制编码分配给待解码芯片，并触发待解码芯片获取当前解码轮数和历史解码轮数，触发待解码芯片在解码轮数与历史解码轮数不相同的情况下，利用待解码芯片并行获取包含待解码的条码的待解码图像并对待解码图像中第二待解码码制编码对应的待解码的条码进行解码，使得待解码芯片能够通过解码轮数确定获取包含条码的待解码图像的方法，从而能够避免待解码芯片获取错误的待解码图像并对错误的条码进行解码，提高了用户的使用感受。同时，由于主芯片触发待解码芯片通过解码轮数自动获取包含条码的图像，不需要人工设置，提高了解码的效率。
57.可选地，主芯片将第二码制编码作为第二待解码码制编码分配给待解码芯片，包括：主芯片按照第二码制编码的大小依次将第二待解码码制编码分配给待解码芯片。这样，每个芯片只用于对其分配的第二待解码码制编码对应的码制的条码进行解码，提高了解码效率。
58.可选地，主芯片触发待解码芯片在历史解码轮数和当前解码轮数都为预设的初始解码轮数的情况下获取摄像装置拍摄的包含条码的图像。
59.可选地，用于条码解码的方法，还包括：主芯片触发待解码芯片在当前解码轮数与历史解码轮数相同的情况下，获取历史解码图像并对历史解码图像中的待解码的条码进行解码；历史解码图像为待解码芯片上次获取的解码图像。这样，通过主芯片触发待解码芯片在当前解码轮数与历史解码轮数相同的情况下，获取待解码芯片上次获取的解码图像并对该解码图像中的待解码的条码进行解码，使得待解码芯片能够通过解码轮数确定获取包含条码的待解码图像的方法，从而能够避免待解码芯片获取错误的待解码图像并对错误的条码进行解码，提高了用户的使用感受。同时，由于主芯片触发待解码芯片通过解码轮数自动获取包含条码的图像，不需要人工设置，提高了解码的效率。
60.可选地，在主芯片利用待解码芯片获取包含待解码的条码的待解码图像并对待解码图像中的待解码的条码进行解码后，还包括：主芯片获取待解码芯片的解码情况；在任一个待解码芯片的解码情况为解码成功的情况下，主芯片触发所有待解码芯片停止对第二待解码码制编码对应的条码进行解码；在任一个待解码芯片的解码情况为解码失败的情况下，主芯片获取最小的未分配的第二待解码码制编码，并将该最小的未分配的第二待解码码制编码分配给该解码失败的待解码芯片；主芯片利用待解码芯片对其分配的第二待解码码制编码对应的条码进行解码。
61.在一些实施例中，第二码制编码包括：1、2、3、4和5。待分配芯片的芯片编码包括：1、2和3。主芯片将与第二码制编码相同的芯片编码对应的待分配芯片确定为待解码芯片，则将芯片编码为1、芯片编码为2和芯片编码为3的待分配芯片确定为待解码芯片。将第二码制编码1作为第二待解码码制编码分配给芯片编码为1的待解码芯片；将第二码制编码2作
为第二待解码码制编码分配给芯片编码为2的待解码芯片；将第二码制编码3作为第二待解码码制编码分配给芯片编码为3的待解码芯片；主芯片利用各待解码芯片对其分配的第二待解码码制编码对应的条码进行解码。在任一个待解码芯片的解码情况为解码失败的情况下，主芯片获取最小的未分配的第二待解码码制编码，即第二码制编码4对应的第二待解码码制编码4，将第二待解码码制编码4分配给该解码失败的待解码芯片；主芯片利用该解码失败的待解码芯片对其分配的第二待解码码制编码4对应的条码进行解码。然后在任一个待解码芯片的解码情况为解码失败的情况下，主芯片获取最小的未分配的第二待解码码制编码，即第二码制编码5对应的第二待解码码制编码5，将第二待解码码制编码5分配给该解码失败的待解码芯片；主芯片利用该解码失败的待解码芯片对其分配的第二待解码码制编码5对应的条码进行解码。
62.可选地，所有的第二待解码码制编码都被分配的情况下，主芯片将当前解码轮数自加1；主芯片触发待解码芯片将当前解码轮数确定为历史解码轮数。
63.在一些实施例中，码制数量为m，芯片总数量为n，m＞n。主芯片通过对外接口接收到扫码指令或扫码信号的情况下，确定接收到开始解码指令，主芯片进入解码模式。主芯片将所有芯片为待分配芯片；主芯片通过输出扫码控制接口输出扫码控制电平为高电平，触发各非主芯片进入解码模式；主芯片接收到请求电平为高电平的情况下，确定各非主芯片已经进入解码模式。主芯片获取待解码的条码对应的第二码制编码；主芯片将与第二码制编码相同的芯片编码对应的待分配芯片确定为待解码芯片；主芯片将第二码制编码作为第二待解码码制编码分配给待解码芯片；主芯片获取当前解码轮数和历史解码轮数，通过通信总线，依次为待解码芯片分配一个第二待解码码制编码并发送当前解码轮数，触发待解码芯片接收当前解码轮数并获取历史解码轮数；在主芯片将各第二待解码码制编码都分配完成的情况下，主芯片将当前解码轮数自加1；主芯片触发待解码芯片将当前解码轮数确定为历史解码轮数。主芯片触发待解码芯片在当前解码轮数与历史解码轮数相同的情况下，获取历史解码图像并对历史解码图像中的待解码的条码进行解码；历史解码图像为待解码芯片上次获取的解码图像；主芯片触发待解码芯片在当前解码轮数与历史解码轮数不相同的情况下，利用待解码芯片并行获取包含待解码的条码的待解码图像并对待解码图像中第二待解码码制编码对应的待解码的条码进行解码。在待解码芯片为非主芯片的情况下，待解码芯片解码完成后，通过其对应的请求接口输出请求电平为高电平；在主芯片接收待解码芯片输出请求电平为高电平的情况下，主芯片通过通信总线接口发送询问指令询问待解码芯片的解码情况，触发待分配芯片回复解码情况。在主芯片接收到的解码情况为解码失败的情况下，主芯片获取最小的未分配的第二待解码码制编码，并将该最小的未分配的第二待解码码制编码分配给该解码失败的待解码芯片；主芯片利用待解码芯片对其分配的第二待解码码制编码对应的条码进行解码。在主芯片接收到的解码情况为解码成功的情况下，主芯片通过扫码控制接口输出扫码控制电平为低电平，触发待解码芯片退出解码模式，进入空闲状态；主芯片通过对外接口输出解码结果；主芯片退出解码模式。在主芯片接收到停止解码指令的情况下，主芯片通过扫码控制接口输出扫码控制电平为低电平，触发待解码芯片中的非主芯片退出解码模式，进入空闲状态，结束扫码；主芯片退出解码模式。
64.结合图3所示，本公开实施例提供的一个扫描设备，扫描设备设置有多个芯片；芯片编码为预设编码的芯片为主芯片，其他芯片为非主芯片；该扫描设备包括：电源管理电路
模块1、多个芯片2、摄像模块3和灯光模块4。其中，电源管理电路模块1被配置为给各芯片2、摄像模块3和灯光模块4提供电压；摄像模块3被配置为受主芯片控制采集包含条码的图像；灯光模块4包括补光灯和定位灯；灯光模块4被配置为受主芯片控制辅助摄像模块采集解码图像。补光灯被配置为受主芯片控制在摄像模块进行扫码采图的情况下，进行照亮以获得明亮清晰的照片；定位灯被配置为受主芯片控制通过光照打出预设形状和预设颜色的光斑指示摄像模块拍摄的中心位置；预设形状包括一字线或者圆点等；主芯片包括对外接口通讯模块、灯光控制模块、应用配置模块、芯片通讯模块、摄像头控制模块、图像采集模块、码制分配模块和解码模块；其中，对外接口通讯模块被配置为用于实现与外部设备的通信；灯光控制模块被配置为控制灯光模块辅助摄像模块采集解码图像；应用配置模块被配置为对扫描设备的应用功能或其配置进行设置；芯片通讯模块被配置为与其他芯片进行通信；摄像头控制模块被配置为控制摄像模块采集包含条码的图像；图像采集模块被配置为获取摄像模块拍摄的包含条码的图像；码制分配模块被配置为获取待解码的条码的码制数量和芯片总数量；根据码制数量和芯片总数量，在各芯片中确定待解码芯片；在码制数量小于或等于芯片总数量的情况下，获取待解码的条码对应的第一码制编码；将与第一码制编码相同的芯片编码对应的芯片确定为待解码芯片；将第一码制编码作为第一待解码码制编码分配给待解码芯片；在码制数量大于芯片总数量的情况下，将各芯片都确定为待分配芯片；获取待解码的条码对应的第二码制编码；根据第二码制编码在待分配芯片中确定待解码芯片；将第二码制编码作为第二待解码码制编码分配给待解码芯片；解码模块被配置为对其被分配的第一待解码码制编码或第二待解码码制编码对应的待解码的条码进行解码。可选地，对扫描设备的应用功能或其配置进行设置，包括：对与外部通讯协议进行设置、对码制数据格式转换进行设置、对数据编辑进行设置和/或，对解码装置配置进行设置等。主芯片还被配置为通过对外接口模块与其他设备进行连接。对外接口包括供电引脚、通讯接口、扫码触发引脚、指示灯控制输出模块和蜂鸣器控制输出模块；通讯接口的类型包括usb（universal serial bus，通用串行总线）接口和uart（universal asynchronous receiver/transmitter，通用异步收发传输器）接口中的一种或多种。各非主芯片被配置为获取摄像模块采集的凸图像；利用预设的解码算法对图像中的待解码的条码进行解码、通过多个接口与主芯片进行通信；可选地，对应用功能或其配置进行设置，包括：对与外部通讯协议进行设置、对码制数据格式转换进行设置、对数据编辑进行设置和/或，对解码装置配置进行设置等。
65.可选地，各芯片包括独立的处理器、图像采集模块和存储器，这样，能够使得各芯片都能获取摄像模块拍摄的包含条码的图像，并对其进行存储，从而不需要等待总线空闲的情况下获取条码的图像，实现了图像的并行获取，以便于实现对图像中条码的并行解码，提高了解码效率。
66.结合图4所示，本公开实施例提供一种扫描设备的硬件结构，扫描设备设置有多个芯片；芯片编码为首位编码的芯片为主芯片，其他芯片为非主芯片；该扫描设备的硬件结构包括：摄像模块3、灯光模块4和多个芯片。可选地，芯片包括第一芯片2-1、第二芯片2-2、第三芯片2-3和第n芯片2-n；其中，第一芯片2-1为主芯片。可选地，主芯片包括通信总线接口5、扫码控制接口6和与各非主芯片的芯片请求接口。可选地，各芯片请求接口包括：第一芯片请求接口7、第二芯片请求接口8和第n-1芯片请求接口9。第一芯片请求接口7用于第一芯
片2-1与第二芯片2-2之间进行通信；第二芯片请求接口8用于第一芯片2-1与第二芯片2-3之间进行通信；第n-1芯片请求接口9用于第一芯片2-1与第二芯片2-n之间进行通信；主芯片通过通信总线接口与各非主芯片并联。摄像模块3被配置为受主芯片控制采集包含条码的图像；将采集的图像发送给各芯片；灯光模块4被配置为受主芯片控制辅助第二摄像模块采集图像；主芯片被配置为控制摄像模块采集包含条码的图像；控制灯光模块辅助摄像模块采集图像；通过通信总线接口发送第一待解码码制编码对应的解码码制指令、第二待解码码制编码对应的解码码制指令、当前解码轮数和历史解码轮数中的一种或多种给各非主芯片；通过通信总线接口接收解码成功的非主芯片发送的解码结果；通过第一芯片请求接口、第二芯片请求接口或第n-1芯片请求接口分别接收各非主芯片输出的高电平，以确定各非主芯片解码完成；非主芯片被配置为通过通信总线接口接收主芯片发送的第一待解码码制编码对应的解码码制指令、第二待解码码制编码对应的解码码制指令、当前解码轮数和历史解码轮数中的一种或多种；解码成功的情况下，通过通信总线接口发送解码结果；获取摄像模块采集的包含条码的图像；在解码完成的情况下，通过第一芯片请求接口、第二芯片请求接口或第n-1芯片请求接口输出高电平给主芯片。
67.可选地，各芯片都为处理芯片。
68.可选地，主芯片使用i2c（inter-integrated circuit）接口对摄像头配置和控制。
69.可选地，各芯片通过图像dvp（digital video port）接口或mipi（mobile industry processor interface，移动行业处理器接口）等接口与摄像模块并联。这样，能够使摄像模块采集的图像能够被所有芯片获取。
70.可选地，主芯片通过gpio（general purpose input output，通用输入/输出口）控制灯光模块。可选地，各芯片之间通过通信总线接口互联，通信总线接口包括并不限于spi（serial peripheral interface，串行外设接口）、i2c等。可选地，主芯片通过扫码控制接口输出扫码控制电平到各非主芯片。可选地，扫码控制接口包括gpio接口。可选地，各非主芯片分别通过其对应的芯片请求接口输出请求电平到主芯片。可选地，芯片请求接口包括gpio接口。可选地，主芯片通过对外接口与其他设备连接，可选地，对外接口包括usb接口、uart接口、gpio接口等。
71.结合如5所示，图5为本实施例提供的利用四个芯片解码的方法的示意图。选择第一芯片作为主芯片，第二芯片、第三芯片和第四芯片为非主芯片。第一芯片在对各内核分配码制后，在第四预设时间段t1内，第一芯片第二芯片、第三芯片和第四芯片并行获取摄像模块采集的图像，并都在第五时间段t2内对图像中的待解码的条码进行解码，直至解码完成。由于每个芯片都能够从摄像模块获取图像，且每个芯片的资源是其独享的，所以解码过程是完全并行进行的，不需要等待其他芯片解码结束，提高了解码的效率。
72.结合图6所示，本公开实施例提供一种用于条码解码的装置，包括处理器（processor）600和存储器（memory）601。可选地，该装置还可以包括通信接口（communication interface）602和总线603。其中，处理器600、通信接口602、存储器601可以通过总线603完成相互间的通信。通信接口602可以用于信息传输。处理器600可以调用存储器601中的逻辑指令，以执行上述实施例的用于条码解码的方法。
73.采用本公开实施例提供的用于条码解码的装置，通过主芯片获取待解码的条码的码制数量和芯片总数量，主芯片根据码制数量和芯片总数量，在各芯片中确定待解码芯片，
使得主芯片能够利用待解码芯片获取包含待解码的条码的待解码图像并对待解码图像中的待解码的条码进行解码，从而在具有多个码制、多个芯片的情况下，不需要通过总线共享资源获取待解码图像，各待解码芯片都能获取包含待解码的条码的待解码图像并对待解码图像中的待解码的条码并行解码，提高了解码效率，提高用户的满意度。
74.此外，上述的存储器601中的逻辑指令可以通过软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。
75.存储器601作为一种计算机可读存储介质，可用于存储软件程序、计算机可执行程序，如本公开实施例中的方法对应的程序指令/模块。处理器600通过运行存储在存储器601中的程序指令/模块，从而执行功能应用以及数据处理，即实现上述实施例中用于条码解码的方法。
76.存储器601可包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需的应用程序；存储数据区可存储根据终端设备的使用所创建的数据等。此外，存储器601可以包括高速随机存取存储器，还可以包括非易失性存储器。
77.本公开实施例提供了一种扫描设备，包含上述的用于条码解码的装置。
78.采用本公开实施例提供的扫描设备，通过主芯片获取待解码的条码的码制数量和芯片总数量，主芯片根据码制数量和芯片总数量，在各芯片中确定待解码芯片，使得主芯片能够利用待解码芯片获取包含待解码的条码的待解码图像并对待解码图像中的待解码的条码进行解码，从而在具有多个码制、多个芯片的情况下，不需要通过总线共享资源获取待解码图像，各待解码芯片都能获取包含待解码的条码的待解码图像并对待解码图像中的待解码的条码并行解码，提高了解码效率，提高用户的满意度。
79.本公开实施例提供了一种存储介质，存储有计算机可执行指令，所述计算机可执行指令设置为执行上述用于条码解码的方法。
80.本公开实施例提供了一种计算机程序产品，所述计算机程序产品包括存储在计算机可读存储介质上的计算机程序，所述计算机程序包括程序指令，当所述程序指令被计算机执行时，使所述计算机执行上述用于条码解码的方法。
81.上述的计算机可读存储介质可以是暂态计算机可读存储介质，也可以是非暂态计算机可读存储介质。
82.本公开实施例的技术方案可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括一个或多个指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行本公开实施例所述方法的全部或部分步骤。而前述的存储介质可以是非暂态存储介质，包括：u盘、移动硬盘、只读存储器（rom，read-only memory）、随机存取存储器（ram，random access memory）、磁碟或者光盘等多种可以存储程序代码的介质，也可以是暂态存储介质。
83.以上描述和附图充分地示出了本公开的实施例，以使本领域的技术人员能够实践它们。其他实施例可以包括结构的、逻辑的、电气的、过程的以及其他的改变。实施例仅代表可能的变化。除非明确要求，否则单独的部件和功能是可选的，并且操作的顺序可以变化。一些实施例的部分和特征可以被包括在或替换其他实施例的部分和特征。而且，本技术中使用的用词仅用于描述实施例并且不用于限制权利要求。如在实施例以及权利要求的描述中使用的，除非上下文清楚地表明，否则单数形式的“一个”（a）、“一个”（an）和“所述”（the）
旨在同样包括复数形式。类似地，如在本技术中所使用的术语“和/或”是指包含一个或一个以上相关联的列出的任何以及所有可能的组合。另外，当用于本技术中时，术语“包括”（comprise）及其变型“包括”（comprises）和/或包括（comprising）等指陈述的特征、整体、步骤、操作、元素，和/或组件的存在，但不排除一个或一个以上其它特征、整体、步骤、操作、元素、组件和/或这些的分组的存在或添加。在没有更多限制的情况下，由语句“包括一个
…”
限定的要素，并不排除在包括所述要素的过程、方法或者设备中还存在另外的相同要素。本文中，每个实施例重点说明的可以是与其他实施例的不同之处，各个实施例之间相同相似部分可以互相参见。对于实施例公开的方法、产品等而言，如果其与实施例公开的方法部分相对应，那么相关之处可以参见方法部分的描述。
84.本领域技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，可以取决于技术方案的特定应用和设计约束条件。所述技术人员可以对每个特定的应用来使用不同方法以实现所描述的功能，但是这种实现不应认为超出本公开实施例的范围。所述技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
85.本文所披露的实施例中，所揭露的方法、产品（包括但不限于装置、设备等），可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，可以仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例。另外，在本公开实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
86.附图中的流程图和框图显示了根据本公开实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分，所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这可以依所涉及的功能而定。在附图中的流程图和框图所对应的描述中，不同的方框所对应的操作或步骤也可以以不同于描述中所披露的顺序发生，有时不同的操作或步骤之间不存在特定的顺序。例如，两个连续的操作或步骤实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这可以依所涉及的功能而定。框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。