三电平降压调节器的连接端子图案及布局的制作方法

三电平降压调节器的连接端子图案及布局
1.相关申请的交叉引用
2.本专利申请要求2019年6月18日提交的题为“connection terminal pattern and layout for three-level buck regulator”的美国非临时申请号16/444,844的优先权，其被转让给本技术的受让人，并通过引用明确地并入本文。
技术领域
3.本公开的某些方面总体涉及电子电路，更具体地，涉及三电平降压调节器的连接端子图案和布局。


背景技术：

4.电压调节器理想地提供所需的直流(dc)输出电压，而不考虑负载电流或输入电压的改变。电压调节器，也称为功率转换器，可以分类为线性调节器或开关调节器。虽然线性调节器往往小巧且紧凑，但许多应用可能受益于开关调节器的效率提高。开关调节器可以由开关模式电源(smps)实现，诸如降压转换器、升压转换器或电荷泵转换器。
5.功率管理集成电路(功率管理ic或pmic)用于管理主机系统的功率需求。pmic可用于电池操作设备，诸如移动电话、平板电脑、膝上型计算机、可穿戴设备等，以控制设备中的功率流动和方向。pmic可以执行设备的各种功能，诸如dc到dc转换、电池充电、功率源选择、电压缩放、功率排序等。


技术实现要素：

6.本公开的某些方面总体涉及电子电路，更具体地，涉及三电平降压调节器的连接端子图案和布局。
7.本公开的某些方面提供了一种电子模块。所述电子模块一般包括：衬底；设置在所述衬底上并且包括三电平降压调节器的晶体管的集成电路(ic)封装；设置在所述衬底上的所述三电平降压调节器的电容元件；以及设置在所述衬底上的所述三电平降压调节器的电感元件，所述电容元件和所述电感元件被设置为与所述ic封装的不同侧邻近。
8.本公开的某些方面提供了一种ic封装。所述ic封装一般包括至少一个第一连接端子，用于耦合到三电平降压调节器的电容元件的第一端子，所述至少一个第一连接端子被定位在所述ic封装的端子图案的第一侧；至少一个第二连接端子，其耦合到所述三电平降压调节器的开关节点，所述至少一个第二连接端子被定位在所述端子图案的第二侧；至少一个第三连接端子，用于耦合到所述电容元件的第二端子，所述至少一个第三连接端子被定位在所述端子图案的所述第一侧；以及ic，包括：耦合在输入电压(vin)节点和所述至少一个第一连接端子之间的第一晶体管；耦合在所述至少一个第一连接端子和所述至少一个第二连接端子之间的第二晶体管；耦合在所述至少一个第二连接端子和所述至少一个第三连接端子之间的第三晶体管；以及耦合在所述至少一个第三连接端子和所述三电平降压调节器的参考电位节点之间的第四晶体管。
9.本公开的某些方面提供了一种电压调节方法。所述方法一般包括：经由三电平降压调节器的多个晶体管，选择性地耦合在开关节点与电压轨或参考电位节点之间的电容元件，所述多个晶体管集成在衬底上的ic封装中；以及在所述三电平降压调节器的输出节点处生成输出电压，所述三电平降压调节器具有耦合在所述开关节点与所述输出节点之间的电感元件，所述电容元件和所述电感元件在所述衬底的同一层上邻近所述ic封装的不同侧设置。
附图说明
10.为了能够详细地理解本公开的上述特征的方式，可以通过参考各方面来进行更具体的描述(上面对其进行了简要概述)，其中一些方面在所附附图中示出。然而，应当注意，所附附图仅示出了本公开的某些典型方面，因此不应被认为是对其范围的限制，因为本说明书可以承认其他同等有效的方面。
11.图1示出了其中可以实现本公开的各方面的示例设备。
12.图2是根据本公开的某些方面的示例三电平降压调节器的示意图。
13.图3a至图3d示出了根据本公开的某些方面，对于调节器的各个操作阶段具有小于0.5的占空比的示例三电平降压调节器的开关的配置。
14.图4a至图4d示出了根据本公开的某些方面、对于各个操作阶段具有大于0.5的占空比的示例三电平降压调节器的开关的配置。
15.图5示出了根据本公开的某些方面，耦合到电容元件和电感元件的集成电路(ic)封装的示例连接端子图案。
16.图6是示出根据本公开的某些方面的电压调节的示例操作的流程图。
具体实施方式
17.本公开的某些方面总体指向实现三电平降压调节器的集成电路(ic)封装的端子图案(例如，球状栅格阵列(bga)图案)。某些方面还提供了与本文描述的端子图案所允许的与ic封装的不同侧邻近的电容和电感元件的布局。
18.下面参照附图更全面地描述本公开的各个方面。然而，本公开可以以许多不同的形式实施，并且不应被解释为限于贯穿本公开呈现的任何特定结构或功能。相反，提供这些方面使得本公开将是全面且完整的，并且将向本领域技术人员充分传达本公开的范围。基于本文的教导，本领域技术人员应当理解，本公开的范围旨在涵盖本文所公开的本公开的任何方面，无论是独立于本公开的任何其他方面实现还是与本公开的任何其他方面结合实现。例如，可以使用本文陈述的任何数量的方面来实现装置或实践方法。此外，本公开的范围旨在涵盖这样的装置或方法，即其除了本文陈述的本公开的各个方面之外还使用其他结构、功能或结构和功能来实践，或者其使用不同于本文陈述的本公开的各个方面的其他结构、功能或结构和功能来实践。应当理解，本文所公开的本公开的任何方面可以通过权利要求中的一个或多个元件来实施。
19.本文使用的词语“示例性”意为“作为示例、实例或说明”。本文描述为“示例性”的任何方面不一定被解释为优于其他方面或相对于其他方面有优势。
20.如本文所使用的，动词“连接”的各种时态中的术语“与
…
连接”可以意为元件a直
接连接到元件b，或者其他元件可以连接在元件a和b之间(即，元件a间接与元件b连接)。在电气组件的情况下，本文也可以使用术语“与
…
连接”来表示导线、迹线或其他导电材料用于电连接元件a和b(以及它们之间电连接的任何组件)。
21.示例设备
22.图1示出了其中可以实现本公开的各方面的示例设备100。例如，设备100可以是电池操作的便携式设备，诸如蜂窝电话、个人数字助理(pda)、手持设备、无线设备、膝上型计算机、平板电脑、智能手机等。
23.设备100可以包括控制设备100的操作的处理器104。处理器104也可以被称为中央处理单元(cpu)。可以包括只读存储器(rom)和随机存取存储器(ram)的存储器106，向处理器104提供指令和数据。存储器106的一部分还可以包括非易失性随机存取存储器(nvram)。处理器104通常基于存储在存储器106内的程序指令执行逻辑和算术运算。
24.在某些方面，设备100还可以包括外壳108，外壳108可以包括传输器110和接收器112，以允许在设备100和远程位置之间发送和接收数据。对于某些方面，传输器110和接收器112可以组合成收发器114。一个或多个天线116可以附接或以其他方式耦合到外壳108，并电连接到收发器114。设备100还可以包括(未示出)多个传输器、多个接收器和/或多个收发器。
25.设备100还可以包括信号检测器118，信号检测器118可以用于检测和量化由收发器114接收的信号电平。信号检测器118可以检测诸如总能量、每符号每副载波的能量和功率谱密度等信号参数。设备100还可以包括用于处理信号的数字信号处理器(dsp)120。
26.设备100还可以包括用于为设备100的各种组件供电的电池122。设备100还可以包括功率管理集成电路(功率管理ic或pmic)124，用于管理从电池到设备100的各种组件的功率。pmic 124可以执行设备的各种功能，诸如dc到dc转换、电池充电、功率源选择、电压缩放、功率排序等。在某些方面，pmic 124可以包括电源电路125，诸如本文更详细描述的三电平降压调节器。设备100的各种组件可以通过总线系统126耦合在一起，除了数据总线之外，总线系统126还可以包括功率总线、控制信号总线和/或状态信号总线。
27.三电平降压调节器的示例连接端子图案和布局
28.本公开的某些方面总体涉及实现三电平降压调节器的集成电路(ic)封装的端子图案(例如，球状栅格阵列(bga)图案)。某些方面还提供了与本文描述的端子图案所允许的与ic封装的不同侧邻近的电容和电感元件的布局。三电平降压调节器一般是指使用飞行电容元件(cfly)实现的直流(dc)到dc调节器，其经由开关选择性地耦合在电感元件与输入电压源或参考电位节点(例如，电接地)之间，从而与传统的降压转换器实现方式相比，允许具有改进功率效率的电压调节。
29.图2是根据本公开的某些方面的示例三电平降压调节器200的示意图。三电平降压调节器200可以包括cfly 202，其中cfly 202的第一端子耦合到cfly高(cfh)节点208，而cfly 202的第二端子耦合到三电平降压调节器200的cfly低(cfl)节点210。如图所示，三电平降压调节器200可以包括耦合在输入电压(vin)节点和cfh节点208之间的开关m1，以及耦合在cfh节点208和开关(sw)节点220之间的开关m2。如图所示，三电平降压调节器200还可以包括耦合在sw节点220和cfl节点210之间的开关m3，以及耦合在cfl节点210和参考电位节点(例如，电接地)之间的开关m4。在某些方面，开关m1、m2、m3和m4可以使用场效应晶体管
(fet)来实现。
30.取决于三电平降压调节器200的操作条件(即，相位)，三电平降压调节器200的sw节点220处的电压可以是三个电压电位之一。例如，取决于三电平降压调节器200的占空比，sw节点220处的电压(本文也称为“vsw”)可以是vin、输入电压的一半(vin/2)或参考电位(例如，电接地)。占空比是指输出节点230处的输出电压(vout)与vin的比。如图所示，输出节点230可以耦合到负载250和负载电容元件(cload)206。当三电平降压调节器200的占空比小于0.5时，vsw可以在vin/2和参考电位之间交替，如参考图3a至图3d更详细地描述的。当三电平降压调节器200的占空比大于0.5时，vsw可以在vin和vin/2之间交替，如参考图4a至图4d更详细地描述的。
31.图3a至图3d示出了根据本公开的某些方面的、当对于调节器的不同操作阶段占空比小于0.5时、示例三电平降压调节器200的开关的配置。如图3a中所示，在时间t0和t1之间的第一时段期间，开关m1、m3闭合，开关m2、m4断开，从而对cfly 202和电感元件204(具有电感l)充电。因此，开关节点220处的电压(vsw)可以等于vin减去vc(例如，vin/2)，其中vc是跨cfly 202的电压。
32.如图3b所示，在时间t1和t2之间的第二时段期间，开关m3、m4可以闭合，而开关m1、m2可以断开，从而使电感元件204放电。因此，在时间t1和t2之间的时段期间，vsw可以处于参考电位(例如，电接地)。
33.如图3c所示，在时间t2和t3之间的第三时段期间，开关m2、m4可以闭合，开关m1、m3可以断开，从而在对电感元件204充电的同时使cfly 202放电。因此，在时间t2和t3之间的第三时段期间，vsw可以处于vc。
34.如图3d所示，在时间t3和t4之间的第四时段期间，开关m3、m4可以闭合，开关m1、m2可以断开，从而使电感元件204放电。因此，vsw可以处于参考电位，类似于第二周期。当占空比小于0.5时，可以调整第一周期和第三周期的持续时间以调节输出电压vout。在第四周期之后，降压调节器可以返回到第一周期以重复不同的操作阶段。
35.图4a至图4d示出了根据本公开的某些方面、当对于调节器的不同操作阶段占空比大于0.5时、示例三电平降压调节器200的开关的配置。如图4a所示，在时间t0和t1之间的第一时段期间，开关m1、m2闭合，开关m3、m4断开。因此，vsw可以等于vin，从而对电感元件204充电。
36.如图4b所示，在时间t1和t2之间的第二时段期间，开关m1、m3可以闭合，开关m2、m4可以断开。因此，在时间t1和t2之间的第二时段期间，vsw可以处于vin减去vc(例如，vin/2)，从而使电感元件204放电。
37.如图4c所示，在时间t2和t3之间的第三时段期间，开关m1、m2可以闭合，开关m3、m4可以断开，类似于第一时段。因此，在时间t2和t3之间的第三时段期间，vsw可以处于vin，从而对电感元件204充电。
38.如图4d所示，在时间t3和t4之间的第四时段期间，开关m2、m4可以闭合，开关m1、m3可以断开。因此，vsw可以处于vc(例如，vin/2)，从而使电感元件204放电。当占空比大于0.5时，可以调整第一和第三周期的持续时间以调节输出电压vout。在第四周期之后，降压调节器可以返回到第一周期以重复不同的操作阶段。
39.在某些方面，如图2所示，三电平降压调节器200还可以包括与电感元件204并联耦
合的模式转换fet(mtf)270。mtf 270可以被操作为开关，当该开关闭合时，使电感元件204短路，从而将三电平降压调节器200配置为与电感元件204短路不同的操作模式。如图所示，mtf 270的端子(例如，漏极)短路到sw节点220。然而，mtf 270可以但不需要被定位在电感元件204的旁边。例如，如本文更详细地描述的，mtf 270可以集成在ic(例如，pmic 124)中，而电感元件204可以邻近ic设置。作为另一示例，mtf 270可以被定位在远离电感元件204的位置。
40.在某些方面，开关m1、m2、m3、m4可以集成在ic(例如pmic124)中。在一些情况下，cfly 202和电感元件204可以放置在与ic邻近的同一侧，并且在其上设置ic的衬底590(例如，印刷电路板(pcb))的同一层上。在这种情况下，可以仅将cfly 202和电感元件204之一放置为与ic直接邻近。例如，ic和电感元件204可以设置为与cfly的相对侧邻近，从而导致从ic的sw节点220到电感元件204的迹线相对较长，并且增加了布线电阻和寄生现象。在其他情况下，cfly 202和电感元件204可以设置在ic设置在其上的衬底590的不同层上。由于sw节点220处的信号是高频信号，因此sw节点220可以将高频噪声耦合到其他电路组件上。因此，将sw节点220布线到另一层可能增加由sw节点220导致的噪声耦合。本公开的某些方面指向一种ic(例如，pmic 124)的连接端子的分配图案，该分配图案允许将cfly 202和电感元件204放置在邻近ic的不同侧，与传统实现方式相比，以允许降低布线电阻、寄生现象和噪声耦合。与传统实现方式相比，分配图案还可以实现将cfly 202和电感元件204放置在同一层上，以降低噪声耦合。
41.图5示出了根据本公开的某些方面的ic封装502的示例连接端子图案(例如，bga图案)，示例连接端子图案耦合到cfly 202和电感元件204。标记为“cfh”的连接端子(例如，bga的球)被连接(或者至少被分配用于连接)到参照图2描述的cfh节点208。标记为“cfl”的连接端子被连接(或者至少被指定用于连接)到参照图2描述的cfl节点210。标记为“sw”的连接端子被连接(或者至少被分配用于连接)到参照图2描述的sw节点220。标记为“mtf”的连接端子被连接(或者至少被分配用于连接)到参照图2描述的mtf 270的漏极。
42.如图所示，cfly 202和电感元件204被放置在ic封装502的不同侧530、532上，从而允许从ic封装502到cfly 202和电感元件204的布线相对较短。例如，迹线510将与sw节点(标记为“sw”)相关联的ic封装502的连接端子(例如，bga的球540)耦合到设置在ic封装502的左侧530上的电感元件204。此外，迹线512可以将cfh节点208的连接端子(标记为“cfh”)耦合到cfly 202的第一端子，并且迹线514可以将cfl节点210的连接端子(标记为“cfl”)耦合到cfly 202的第二端子，如图所示。在某些方面，迹线510、512和514可以全部设置并完整布线在衬底590的同一层上。在其他方面，cfly 202或电感元件204中的至少一个可以设置在与ic封装502不同的层上。例如，ic封装502和电感元件204可以设置在衬底590的相对侧上。在这种情况下，与sw节点相关联的ic封装502的连接端子可以通过衬底590的一个或多个过孔电耦合到电感元件204。
43.ic封装502的端子图案可以包括将被定位在ic封装502的一侧530的边缘处的一个或多个球(例如，球540)分配给sw节点220，从而允许将sw节点220耦合到电感元件204，在侧530处，电感元件204位于ic旁边。此外，ic封装502的连接端子图案可以包括将被定位在ic封装的另一侧532的边缘处的一个或多个球(例如，球542)分配给cfh节点208，从而允许将cfh节点208耦合到cfh 202的第一端子。ic封装502的连接端子图案还可以包括将被定位在
b、b-b-b、b-b-c、c-c和c-c-c或a、b和c的任何其他排序)。
52.结合本公开描述的各种说明性逻辑块、模块和电路可以用被设计成执行本文描述的功能的通用处理器、数字信号处理器(dsp)、asic、现场可编程门阵列(fpga)或其他可编程逻辑器件(pld)、离散门或晶体管逻辑、离散硬件组件或它们的任意组合来实现或执行。通用处理器可以是微处理器，但是备选地，处理器可以是任何商用处理器、控制器、微控制器或状态机。处理器还可以实现为计算设备的组合，例如dsp和微处理器的组合、多个微处理器、结合dsp核的一个或多个微处理器或任何其他这样的配置。
53.本文公开的方法包括用于实现所描述方法的一个或多个步骤或动作。在不脱离权利要求的范围的情况下，方法步骤和/或动作可以彼此互换。换言之，除非指定了步骤或动作的特定顺序，否则可以在不脱离权利要求的范围的情况下修改特定步骤和/或动作的顺序和/或使用。
54.所描述的功能可以以硬件、软件、固件或其任意组合来实现。如果以硬件实现，则示例硬件配置可以包括无线节点中的处理系统。该处理系统可以用总线架构来实现。取决于处理系统的具体应用和总体设计约束，总线可以包括任意数量的互连总线和网桥。总线可以将包括处理器、机器可读介质和总线接口的各种电路链接在一起。总线接口可用于经由总线将网络适配器等连接到处理系统。网络适配器可以用于实现物理层(phy)的信号处理功能。在用户终端的情况下，用户接口(例如，键盘、显示器、鼠标、操纵杆等)也可以连接到总线。总线还可以链接各种其他电路，诸如定时源、外围设备、电压调节器、功率管理电路等，它们是本领域公知的，因此将不再进一步描述。
55.处理系统可以被配置为通用处理系统，其具有提供处理器功能的一个或多个微处理器和提供机器可读介质的至少一部分的外部存储器，所有这些都通过外部总线架构与其他支持电路链接在一起。备选地，处理系统可以用asic来实现，该asic具有处理器、总线接口、在接入终端的情况下的用户接口、支持电路、以及集成到单个芯片中的机器可读介质的至少一部分，或者用一个或多个fpga、pld、控制器、状态机、门控逻辑、离散硬件组件、或者任何其他合适的电路，或者可以执行贯穿本公开描述的各种功能的电路的任何组合来实现。本领域技术人员将认识到，如何根据特定应用和强加于整个系统的总体设计约束来最好地实现处理系统的所描述的功能。
56.应当理解，权利要求不限于上面所示的精确配置和组件。在不脱离权利要求的范围的情况下，可以在上述方法和装置的布置、操作和细节中进行各种修改、改变和变化。