一种抑制半桥电路串扰导通的多电平驱动电路及其控制方法与流程

1.本发明涉及电力电子技术领域，尤其是涉及的是一种抑制半桥电路串扰导通的多电平驱动电路及其控制方法。


背景技术：

2.第三代宽禁带功率半导体器件gan hemt，其能够实现在较小的器件的寄生电容下保持较低的导通电阻，因此适合工作在高速开关状态下，在高效率和高功率密度变换器中具有广阔的应用前景。
3.gan hemt半桥电路是大多数电力电子变换器的基本开关单元。由于gan hemt寄生电容较小，开通速度快，在gan hemt半桥电路中快速硬开通的gan hemt会造成对管的漏源电压快速上升。对管快速上升的漏源电压会通过gan hemt转移电容耦合电流进入gan hemt的门级驱动关断回路。由于门级关断回路阻抗的存在，将导致处于关断状态的gan hemt门级电平升高。门级关断回路阻抗越大，门机串扰电压也越大。当门级电压升高到高于gan hemt门槛电压时，处于关断状态的gan hemt将发生串扰导通，增大了器件的开通损耗。如果门级串扰电压远高于gan hemt门槛电压将导致半桥出现严重的短路和直通，降低了器件的安全性和可靠性。
4.传统采用较大的开通电阻降低器件开通速度从而抑制串扰导通的方法会增大器件的开通损耗，因此这种方法不可取。采用负压关断虽然可以抑制串扰导通，但是会加大器件反向续流开始阶段门级的反向电压过冲，降低器件的可靠性。单纯采用减小门级关断电阻的方法也会加大器件关断时漏源电压应力，增大emi干扰。


技术实现要素：

5.本发明的其他特征和优点将在随后的说明书中阐述，并且部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过说明书、权利要求书以及其他说明书附图中所特别指出的结构来实现和获得。
6.本发明的目的在于克服上述不足，提供一种抑制半桥电路串扰导通的多电平驱动电路，该电路在抑制串扰导通的同时，避免了宽禁带半导体器件反向续流阶段的门级反向过压，提高了宽禁带半导体器件门级的安全性。
7.为实现上述目的，本发明的技术解决方案是：一种抑制半桥电路串扰导通的多电平驱动电路，所述电路包括上桥臂电路、下桥臂电路，该上桥臂电路与该下桥臂电路均包括控制组件、驱动电路以及串扰抑制电路。
8.该控制组件用于生产控制信号，该控制组件包括驱动控制组件、串扰抑制控制组件。
9.该驱动电路包括第一开通管、第一关断管、第一开通电阻、第一关断电阻、第一正电平、第一地电平，该第一开通管的漏极与该第一正电平连接，该第一开通管的源极与该第一开通电阻的一端连接，该第一开通电阻的另一端与宽禁带半导体器件连接，该第一关断
管的漏极与该第一地电平连接，该第一关断管的源极与该第一关断电阻的一端连接，该第一关断电阻的另一端与宽禁带半导体器件连接，该第一开通管的栅极与该第一关断管的栅极均与该驱动控制组件连接。
10.该串扰抑制电路用于抑制宽禁带半导体器件半桥电路的串扰导通，该串扰抑制电路包括第二开通管、第二关断管、第二开通电阻、第二关断电阻、第二正电平、第一负电平、第二负电平、辅助晶体管，该第二开通管的漏极与该第二正电平连接，该第二开通管的源极与该第二开通电阻的一端连接，该第二开通电阻的另一端与该辅助晶体管的栅极连接，该第二关断管的漏极与该第一负电平连接，该第二关断管的源极与该第二关断电阻的一端连接，该第二关断电阻的另一端与该辅助晶体管的栅极连接，该辅助晶体管的源极通过限流电阻与该宽禁带半导体器件，该辅助晶体管的漏极与该第二负电平连接，该第二开通管的栅极与该第二关断管的栅极均与该串扰抑制控制组件连接。
11.优选的，该驱动控制组件产生互补的驱动宽禁带半导体器件的控制信号，该串扰抑制控制组件产生互补的用于抑制串扰导通的驱动辅助晶体管的控制信号。
12.优选的，在该上桥臂电路中，该串扰抑制电路的导通时间大于该驱动电路的死区时间，保证在对下桥臂驱动电路开通前，上桥臂宽禁带半导体器件的栅源电压是负电平的；该串扰抑制电路的导通时间小于该驱动电路的关断时间，保证上桥臂驱动电路在下次上升到正电平前，上桥臂串扰抑制电路已经下降到负电平。
13.优选的，在该下桥臂电路中，该串扰抑制电路的导通时间大于该驱动电路的死区时间，保证在对上桥臂驱动电路开通前，下桥臂宽禁带半导体器件的栅源电压是负电平的；该串扰抑制电路的导通时间小于该驱动电路的关断时间，保证下桥臂驱动电路在下次上升到正电平前，下桥臂串扰抑制电路已经下降到负电平。
14.优选的，在该上桥臂电路中，该串扰抑制电路的电平上升沿与该驱动电路的电平下降沿对齐。
15.优选的，在该下桥臂电路中，该串扰抑制电路的电平上升沿与该驱动电路的电平下降沿对齐。
16.优选的，在该上桥臂电路中，该驱动电路采用负压关断，可以加快该上桥臂驱动电路的关断速度，减小关断损耗。
17.优选的，在该下桥臂电路中，该驱动电路采用负压关断，可以加快该下桥臂驱动电路的关断速度，减小关断损耗。
18.优选的，该宽禁带半导体器件包括sic mosfet、gan hemt或sic igbt。
19.本发明还提供了一种抑制半桥电路串扰导通的多电平驱动电路的控制方法，该控制方法包括：
20.t0-t1期间，对于上桥臂，开启该第一开通管，关闭该第一关断管，以进行导通该驱动电路，该上桥臂宽禁带半导体器件的栅源电压为地电平；对于下桥臂，该驱动电路处于关断，该下桥臂宽禁带半导体器件的栅源电压为地电平；
21.t1-t2期间，对于上桥臂，关闭该第一开通管，开启第一关断管，以进行关断该驱动电路，使得上桥臂宽禁带半导体器件的栅源电压为负电平，加快该驱动电路的关断速度，减小关断损耗；开启第二开通管，关闭第二关断管，以进行导通该串扰抑制电路；对于下桥臂，该驱动电路处于关断，该下桥臂宽禁带半导体器件的栅源电压为地电平；
22.t2-t3期间，对于上桥臂，该驱动电路保持关断，该串扰抑制电路保持导通，使得上桥臂宽禁带半导体器件的栅源电压为负电平，以抑制由于下桥臂的驱动电路快速开通导致上桥臂宽禁带半导体器件的栅源之间形成的串扰电压而导致上桥臂驱动电路导通；对于下桥臂，开启该第一开通管，关闭该第一关断管，以进行导通该驱动电路，该下桥臂宽禁带半导体器件的栅源电压为地电平；
23.t3-t4期间，对于上桥臂，该驱动电路保持关断，关闭第二开通管，开启第二关断管，以进行关断该串扰抑制电路，使得该上桥臂宽禁带半导体器件的栅源电压为地电平，避免该驱动电路在关断阶段反向续流时，上桥臂宽禁带半导体器件的栅源电压出现过大反向过压；对于下桥臂，该驱动电路保持导通，使得该下桥臂宽禁带半导体器件的栅源电压为正电平；
24.t4-t5期间，对于上桥臂，该驱动电路保持关断，该串扰抑制电路保持关断，使得上桥臂宽禁带半导体器件的栅源电压为地电平；对于下桥臂，关闭该第一开通管，开启该第一关断管，以进行关断该驱动电路，使得该下桥臂宽禁带半导体器件的栅源电压为负电平，开通该第二开通管，关闭该第二关断管，以进行导通该串扰抑制电路；
25.t5-t6期间，对于上桥臂，开启该第一开通管，关闭该第一关断管，以进行导通该驱动电路，该上桥臂宽禁带半导体器件的栅源电压为负电平；对于下桥臂，该驱动电路保持关断，该串扰抑制电路保持导通，使得该下桥臂宽禁带半导体器件的栅源电压为负电平，以抑制由于上桥臂的驱动电路快速开通导致下桥臂宽禁带半导体器件的栅源之间形成的串扰电压而导致下桥臂驱动电路导通；
26.t6-t7期间，对于下桥臂，关闭第二开通管，开启该第二关断管，以进行关断该串扰抑制电路，使得该下桥臂宽禁带半导体器件的栅源电压为地电平，避免该驱动电路在关断阶段反向续流时，下桥臂宽禁带半导体器件的栅源电压出现过大反向过压。
27.本发明的控制原理为：
28.导通上桥臂的驱动电路，此时，上桥臂宽禁带半导体器件的栅源电压为地电平，该下桥臂宽禁带半导体器件的栅源电压为地电平；采用负电压关断上桥臂的驱动电路，并开启上桥臂的串扰抑制电路，此时，上桥臂宽禁带半导体器件的栅源电压为负电平，该下桥臂宽禁带半导体器件的栅源电压为地电平；导通下桥臂的驱动电路，上桥臂的驱动电路继续继续保持关断，以抑制由于下桥臂的驱动电路快速开通导致上桥臂宽禁带半导体器件的栅源之间形成的串扰电压而导致上桥臂驱动电路导通，此时，上桥臂宽禁带半导体器件的栅源电压为负电平，该下桥臂宽禁带半导体器件的栅源电压为地电平；关闭上桥臂的串扰抑制电路，上桥臂的驱动电路继续采用地电平关闭，避免驱动电路在关断阶段反向续流时，上桥臂宽禁带半导体器件的栅源电压出现过大反向过压，下桥臂的驱动电路保持导通，此时，上桥臂宽禁带半导体器件的栅源电压为地电平，下桥臂宽禁带半导体器件的栅源电压为正电平；关闭下桥臂的驱动电路，并导通下桥臂的串扰抑制电路，此时，上桥臂宽禁带半导体器件的栅源电压为地电平，下桥臂宽禁带半导体器件的栅源电压为负电平；导通上桥臂的驱动电路，下桥臂的驱动电路继续继续保持关断，以抑制由于上桥臂的驱动电路快速开通导致下桥臂宽禁带半导体器件的栅源之间形成的串扰电压而导致下桥臂驱动电路导通，此时，上桥臂宽禁带半导体器件的栅源电压为负电平，下桥臂宽禁带半导体器件的栅源电压为负电平；关断下桥臂的串扰抑制电路，下桥臂的驱动电路继续采用负电平关闭，避免驱动
电路在关断阶段反向续流时，下桥臂宽禁带半导体器件的栅源电压出现过大反向过压，此时，下桥臂宽禁带半导体器件的栅源电压为地电平。
29.通过采用上述的技术方案，本发明的有益效果是：
30.1.本发明设置了对上桥臂驱动电路和下桥臂驱动电路抑制串扰的串扰抑制电路，通过上桥臂串扰抑制电路控制信号和辅助晶体管，保证了上桥臂驱动电路在初始关断阶段采用负压关断，负压关断可以加快上桥臂驱动电路的关断速度，减小关断损耗，此外在对下桥臂驱动电路导通前，由于上桥臂宽禁带半导体器件的栅源电压一直是负电平，抑制了由于下桥臂驱动电路快速开通，导致上桥臂宽禁带半导体器件栅源之间形成的串扰电压导致上桥臂驱动电路串扰导通，该关断负压维持一段时间后，上桥臂辅助晶体管关闭，上桥臂驱动电路继续采用地电平关闭，避免上桥臂驱动电路在关闭阶段反向续流时，上桥臂宽禁带半导体器件的栅源电压出现过大反向过压；同理，通过下桥臂串扰抑制电路控制信号和辅助晶体管，保证了下桥臂驱动电路在初始关断阶段采用负压关断，负压关断可以加快下桥臂驱动电路的关断速度，减小关断损耗，此外在对下桥臂驱动电路导通前，由于下桥臂宽禁带半导体器件的栅源电压一直是负电平，抑制了由于下桥臂驱动电路快速开通，导致下桥臂宽禁带半导体器件栅源之间形成的串扰电压导致下桥臂驱动电路串扰导通，该关断负压维持一段时间后，下桥臂辅助晶体管关闭，下桥臂驱动电路继续采用地电平关闭，避免下桥臂驱动电路在关闭阶段反向续流时，下桥臂宽禁带半导体器件的栅源电压出现过大反向过压。
31.2.在该上桥臂电路中，该串扰抑制电路的导通时间大于该驱动电路的死区时间，保证在对下桥臂驱动电路开通前，上桥臂宽禁带半导体器件的栅源电压是负电平的；该串扰抑制电路的导通时间小于该驱动电路的关断时间，保证上桥臂驱动电路在下次上升到正电平前，上桥臂串扰抑制电路已经下降到负电平。
32.3.在该下桥臂电路中，该串扰抑制电路的导通时间大于该驱动电路的死区时间，保证在对上桥臂驱动电路开通前，下桥臂宽禁带半导体器件的栅源电压是负电平的；该串扰抑制电路的导通时间小于该驱动电路的关断时间，保证下桥臂驱动电路在下次上升到正电平前，下桥臂串扰抑制电路已经下降到负电平。
33.4.本发明通过采用合理的控制信号控制辅助晶体管导通和关闭来实现对宽禁带半导体器件半桥串扰导通抑制，避免出现严重的短路和直通，大大提高了宽禁带半导体器件的安全性和可靠性。
34.应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
35.无疑的，本发明的此类目的与其他目的在下文以多种附图与绘图来描述的较佳实施例细节说明后将变为更加显见。
36.为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举一个或数个较佳实施例，并配合所示附图，作详细说明如下。
附图说明
37.附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例共同用于解释本发明，并不构成对本发明的限制。
38.在附图中，相同的部件使用相同的附图标记，并且附图是示意性的，并不一定按照实际的比例绘制。
39.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一个或数个实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据此类附图获得其他的附图。
40.图1为本发明一种抑制半桥电路串扰导通的多电平驱动电路；
41.图2为本发明一种抑制半桥电路串扰导通的多电平驱动电路的控制信号图。
具体实施方式
42.以下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不构成冲突，本发明中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本发明的保护范围之内。
43.同时，在以下说明中，处于解释的目的而阐述了许多具体细节，以提供对本发明实施例的彻底理解。然而，对本领域的技术人员来说显而易见的是，本发明可以不用这里的具体细节或者所描述的特定方式来实施。
44.本实施例提供了一种抑制半桥电路串扰导通的多电平驱动电路，所述电路包括上桥臂电路、下桥臂电路，该上桥臂电路与该下桥臂电路均包括控制组件、驱动电路以及串扰抑制电路。
45.该控制组件用于生产控制信号，该控制组件包括驱动控制组件、串扰抑制控制组件。
46.该驱动电路包括第一开通管、第一关断管、第一开通电阻、第一关断电阻、第一正电平、第一地电平，该第一开通管的漏极与该第一正电平连接，该第一开通管的源极与该第一开通电阻的一端连接，该第一开通电阻的另一端与宽禁带半导体器件连接，该第一关断管的漏极与该第一地电平连接，该第一关断管的源极与该第一关断电阻的一端连接，该第一关断电阻的另一端与宽禁带半导体器件连接，该第一开通管的栅极与该第一关断管的栅极均与该驱动控制组件连接。
47.该串扰抑制电路用于抑制宽禁带半导体器件半桥电路的串扰导通，该串扰抑制电路包括第二开通管、第二关断管、第二开通电阻、第二关断电阻、第二正电平、第一负电平、第二负电平、辅助晶体管，该第二开通管的漏极与该第二正电平连接，该第二开通管的源极与该第二开通电阻的一端连接，该第二开通电阻的另一端与该辅助晶体管的栅极连接，该第二关断管的漏极与该第一负电平连接，该第二关断管的源极与该第二关断电阻的一端连接，该第二关断电阻的另一端与该辅助晶体管的栅极连接，该辅助晶体管的源极通过限流电阻与该宽禁带半导体器件，该辅助晶体管的漏极与该第二负电平连接，该第二开通管的栅极与该第二关断管的栅极均与该串扰抑制控制组件连接。
48.具体而言，本实施例的一种抑制半桥电路串扰导通的多电平驱动电路，包括上桥臂电路和下桥臂电路。其中，上桥臂电路包括上桥臂驱动电路、上桥臂串扰抑制电路，下桥臂电路包括下桥臂驱动电路、下桥臂串扰抑制电路。
49.参照图1，图1为本发明一种抑制半桥电路串扰导通的多电平驱动电路。
50.图1中，q1和q2是半桥电路的上管下管；m1和m2分别是抑制串扰导通的上管和下管辅助金属氧化物半导体场效应晶体管(mosfet)；v
dc
和p
gnd
分别是直流电压正极和负极；m
h1
和m
h2
分别开通和关断q1的开关管，m
h3
和m
h4
分别是开通和关断m1的开关管；m
l1
和m
l2
分别开通和关断q2的开关管，m
l3
和m
l4
分别是开通和关断m2的开关管；v
p1
,v
n1
和v
gnd1
分别是驱动上管q1电源的正电平、负电平和地电平，v
p2
,v
n2
和v
gnd2
分别是驱动下管q2电源的正电平、负电平和地电平；r
on1
和r
off1
分别是上管q1门级开通和关断电阻，r
on2
和r
off2
分别是下管q2门级开通和关断电阻，r
a1
和r
a2
分别是上管辅助mosfet m1的开通和关断电阻，r
a3
和r
a4
分别是下管辅助mosfet m2的开通和关断电阻；r
m1
和r
m2
分别与m1和m2串联的限流电阻；s
h1
和s
h2
是互补的驱动q1的控制信号，s
h3
和s
h4
是互补的用于抑制串扰导通的驱动m1的控制信号；s
l1
和s
l2
是互补的驱动q2的控制信号，s
l3
和s
l4
是互补的用于抑制串扰导通的驱动m2的控制信号。
51.上桥臂驱动电路由第一开通管m
h1
、第一关断管m
h2
、第一开通电阻r
on1
、第一关断电阻r
off1
、第一正电平v
p1
、第一地电平v
gnd1
组成，第一开通管m
h1
的漏极与第一正电平v
p1
连接，第一开通管m
h1
的源极与第一开通电阻r
on1
的一端连接，第一开通电阻r
on1
的另一端与宽禁带半导体器件q1连接，第一关断管m
h2
的漏极与第一地电平v
gnd1
连接，第一关断管m
h2
的源极与第一关断电阻r
off1
的一端连接，第一关断电阻r
off1
的另一端与宽禁带半导体器件q1连接，第一开通管m
h1
的栅极与第一关断管m
h2
的栅极均与驱动控制组件连接。
52.上桥臂串扰抑制电路由第二开通管m
h3
、第二关断管m
h4
、第二开通电阻r
a1
、第二关断电阻r
a2
、第二正电平v
p2
、第一负电平v
n1
、第二负电平v
n2
、辅助晶体管m1，第二开通管m
h3
的漏极与第二正电平v
p2
连接，第二开通管m
h3
的源极与第二开通电阻r
a1
的一端连接，第二开通电阻r
a1
的另一端与辅助晶体管m1的栅极连接，第二关断管m
h4
的漏极与第一负电平v
n1
连接，第二关断管m
h4
的源极与第二关断电阻r
a2
的一端连接，第二关断电阻r
a2
的另一端与辅助晶体管m1的栅极连接，辅助晶体管m1的源极通过限流电阻r
m1
与宽禁带半导体器件q1，辅助晶体管m1的漏极与第二负电平v
n2
连接，第二开通管m
h3
的栅极与第二关断管m
h4
的栅极均与串扰抑制控制组件连接。
53.下桥臂驱动电路由第一开通管m
l1
、第一关断管m
l2
、第一开通电阻r
on2
、第一关断电阻r
off2
、第一正电平v
p1
、第一地电平v
gnd1
组成，第一开通管m
l1
的漏极与第一正电平v
p1
连接，第一开通管m
l1
的源极与第一开通电阻r
on2
的一端连接，第一开通电阻r
on2
的另一端与宽禁带半导体器件q2连接，第一关断管m
l2
的漏极与第一地电平v
gnd1
连接，第一关断管m
l2
的源极与第一关断电阻r
off
的一端连接，第一关断电阻r
off
的另一端与宽禁带半导体器件q2连接，第一开通管m
l1
的栅极与第一关断管m
l2
的栅极均与驱动控制组件连接。
54.下桥臂串扰抑制电路由第二开通管m
l3
、第二关断管m
l4
、第二开通电阻r
a3
、第二关断电阻r
a4
、第二正电平v
p2
、第一负电平v
n1
、第二负电平v
n2
、辅助晶体管m2，第二开通管m
l3
的漏极与第二正电平v
p2
连接，第二开通管m
l3
的源极与第二开通电阻r
a3
的一端连接，第二开通电阻r
a3
的另一端与辅助晶体管m2的栅极连接，第二关断管m
l4
的漏极与第一负电平v
n1
连接，第二关断管m
l4
的源极与第二关断电阻r
a4
的一端连接，第二关断电阻r
a4
的另一端与辅助晶体管m2的栅极连接，辅助晶体管m2的源极通过限流电阻r
m2
与宽禁带半导体器件q2，辅助晶体管m2的漏极与第二负电平v
n2
连接，第二开通管m
l3
的栅极与第二关断管m
l4
的栅极均与串扰抑制控制组件连接。
55.该驱动控制组件产生互补的驱动宽禁带半导体器件q的控制信号，该串扰抑制控制组件产生互补的用于抑制串扰导通的驱动辅助晶体管m的控制信号。
56.在该上桥臂电路中，该串扰抑制电路的导通时间大于该驱动电路的死区时间，保证在对下桥臂驱动电路开通前，上桥臂宽禁带半导体器件q1的栅源电压是负电平的；该串扰抑制电路的导通时间小于该驱动电路的关断时间，保证上桥臂驱动电路在下次上升到正电平前，上桥臂串扰抑制电路已经下降到负电平。
57.在该下桥臂电路中，该串扰抑制电路的导通时间大于该驱动电路的死区时间，保证在对上桥臂驱动电路开通前，下桥臂宽禁带半导体器件q2的栅源电压是负电平的；该串扰抑制电路的导通时间小于该驱动电路的关断时间，保证下桥臂驱动电路在下次上升到正电平前，下桥臂串扰抑制电路已经下降到负电平。
58.在该上桥臂电路中，该串扰抑制电路的电平上升沿与该驱动电路的电平下降沿对齐。
59.在该下桥臂电路中，该串扰抑制电路的电平上升沿与该驱动电路的电平下降沿对齐。
60.在该上桥臂电路中，该驱动电路采用负压关断，可以加快该上桥臂驱动电路的关断速度，减小关断损耗。
61.在该下桥臂电路中，该驱动电路采用负压关断，可以加快该下桥臂驱动电路的关断速度，减小关断损耗。
62.该宽禁带半导体器件包括sic mosfet、gan hemt或sic igbt。
63.综上，本实施例设置了对上桥臂驱动电路和下桥臂驱动电路抑制串扰的串扰抑制电路，通过上桥臂串扰抑制电路控制信号和辅助晶体管m，保证了上桥臂驱动电路在初始关断阶段采用负压关断，负压关断可以加快上桥臂驱动电路的关断速度，减小关断损耗，此外在对下桥臂驱动电路导通前，由于上桥臂宽禁带半导体器件q1的栅源电压一直是负电平，抑制了由于下桥臂驱动电路快速开通，导致上桥臂宽禁带半导体器件q1栅源之间形成的串扰电压导致上桥臂驱动电路串扰导通，该关断负压维持一段时间后，上桥臂辅助晶体管m1关闭，上桥臂驱动电路继续采用地电平关闭，避免上桥臂驱动电路在关闭阶段反向续流时，上桥臂宽禁带半导体器件q1的栅源电压出现过大反向过压；同理，通过下桥臂串扰抑制电路控制信号和辅助晶体管m，保证了下桥臂驱动电路在初始关断阶段采用负压关断，负压关断可以加快下桥臂驱动电路的关断速度，减小关断损耗，此外在对下桥臂驱动电路导通前，由于下桥臂宽禁带半导体器件q2的栅源电压一直是负电平，抑制了由于下桥臂驱动电路快速开通，导致下桥臂宽禁带半导体器件q2栅源之间形成的串扰电压导致下桥臂驱动电路串扰导通，该关断负压维持一段时间后，下桥臂辅助晶体管m2关闭，下桥臂驱动电路继续采用地电平关闭，避免下桥臂驱动电路在关闭阶段反向续流时，下桥臂宽禁带半导体器件q2的栅源电压出现过大反向过压。
64.参照图2，图2为本发明一种抑制半桥电路串扰导通的多电平驱动电路的控制信号图。
65.图2中，s
h1
和s
l1
是带死区时间t
dt
的互补驱动信号，s
h3
和s
l3
分别是上管和下管串扰抑制控制信号。
66.本实施例还提供了一种抑制半桥电路串扰导通的多电平驱动电路的控制方法，该
控制方法包括：
67.t0-t1期间，对于上桥臂，开启该第一开通管m
h1
，关闭该第一关断管m
h2
，以进行导通该驱动电路，该上桥臂宽禁带半导体器件q1的栅源电压为地电平；对于下桥臂，该驱动电路处于关断，该下桥臂宽禁带半导体器件q2的栅源电压为地电平；
68.t1-t2期间，对于上桥臂，关闭该第一开通管m
h1
，开启第一关断管m
h2
，以进行关断该驱动电路，使得上桥臂宽禁带半导体器件q1的栅源电压为负电平，加快该驱动电路的关断速度，减小关断损耗；开启第二开通管m
h3
，关闭第二关断管m
h4
，以进行导通该串扰抑制电路；对于下桥臂，该驱动电路处于关断，该下桥臂宽禁带半导体器件q2的栅源电压为地电平；
69.t2-t3期间，对于上桥臂，该驱动电路保持关断，该串扰抑制电路保持导通，使得上桥臂宽禁带半导体器件q1的栅源电压为负电平，以抑制由于下桥臂的驱动电路快速开通导致上桥臂宽禁带半导体器件q1的栅源之间形成的串扰电压而导致上桥臂驱动电路导通；对于下桥臂，开启该第一开通管m
l1
，关闭该第一关断管m
l2
，以进行导通该驱动电路，该下桥臂宽禁带半导体器件q2的栅源电压为地电平；
70.t3-t4期间，对于上桥臂，该驱动电路保持关断，关闭第二开通管m
h3
，开启第二关断管m
h4
，以进行关断该串扰抑制电路，使得该上桥臂宽禁带半导体器件q1的栅源电压为地电平，避免该驱动电路在关断阶段反向续流时，上桥臂宽禁带半导体器件q1的栅源电压出现过大反向过压；对于下桥臂，该驱动电路保持导通，使得该下桥臂宽禁带半导体器件q2的栅源电压为正电平；
71.t4-t5期间，对于上桥臂，该驱动电路保持关断，该串扰抑制电路保持关断，使得上桥臂宽禁带半导体器件q1的栅源电压为地电平；对于下桥臂，关闭该第一开通管m
l1
，开启该第一关断管m
l2
，以进行关断该驱动电路，使得该下桥臂宽禁带半导体器件q2的栅源电压为负电平，开通该第二开通管m
l3
，关闭该第二关断管m
l4
，以进行导通该串扰抑制电路；
72.t5-t6期间，对于上桥臂，开启该第一开通管m
h1
，关闭该第一关断管m
h2
，以进行导通该驱动电路，该上桥臂宽禁带半导体器件q1的栅源电压为负电平；对于下桥臂，该驱动电路保持关断，该串扰抑制电路保持导通，使得该下桥臂宽禁带半导体器件q2的栅源电压为负电平，以抑制由于上桥臂的驱动电路快速开通导致下桥臂宽禁带半导体器件q2的栅源之间形成的串扰电压而导致下桥臂驱动电路导通；
73.t6-t7期间，对于下桥臂，关闭第二开通管m
l3
，开启该第二关断管m
l4
，以进行关断该串扰抑制电路，使得该下桥臂宽禁带半导体器件q2的栅源电压为地电平，避免该驱动电路在关断阶段反向续流时，下桥臂宽禁带半导体器件q2的栅源电压出现过大反向过压。
74.本实施例的控制原理为：
75.导通上桥臂的驱动电路，此时，上桥臂宽禁带半导体器件q1的栅源电压为地电平，该下桥臂宽禁带半导体器件q2的栅源电压为地电平；采用负电压关断上桥臂的驱动电路，并开启上桥臂的串扰抑制电路，此时，上桥臂宽禁带半导体器件q1的栅源电压为负电平，该下桥臂宽禁带半导体器件m2的栅源电压为地电平；导通下桥臂的驱动电路，上桥臂的驱动电路继续继续保持关断，以抑制由于下桥臂的驱动电路快速开通导致上桥臂宽禁带半导体器件q1的栅源之间形成的串扰电压而导致上桥臂驱动电路导通，此时，上桥臂宽禁带半导体器件q1的栅源电压为负电平，该下桥臂宽禁带半导体器件q2的栅源电压为地电平；关闭上
桥臂的串扰抑制电路，上桥臂的驱动电路继续采用地电平关闭，避免驱动电路在关断阶段反向续流时，上桥臂宽禁带半导体器件q1的栅源电压出现过大反向过压，下桥臂的驱动电路保持导通，此时，上桥臂宽禁带半导体器件q1的栅源电压为地电平，下桥臂宽禁带半导体器件q2的栅源电压为正电平；关闭下桥臂的驱动电路，并导通下桥臂的串扰抑制电路，此时，上桥臂宽禁带半导体器件q1的栅源电压为地电平，下桥臂宽禁带半导体器件q2的栅源电压为负电平；导通上桥臂的驱动电路，下桥臂的驱动电路继续继续保持关断，以抑制由于上桥臂的驱动电路快速开通导致下桥臂宽禁带半导体器件q2的栅源之间形成的串扰电压而导致下桥臂驱动电路导通，此时，上桥臂宽禁带半导体器件q1的栅源电压为负电平，下桥臂宽禁带半导体器件q2的栅源电压为负电平；关断下桥臂的串扰抑制电路，下桥臂的驱动电路继续采用负电平关闭，避免驱动电路在关断阶段反向续流时，下桥臂宽禁带半导体器件q2的栅源电压出现过大反向过压，此时，下桥臂宽禁带半导体器件q2的栅源电压为地电平。
76.应该理解的是，本发明所公开的实施例不限于这里所公开的特定处理步骤或材料，而应当延伸到相关领域的普通技术人员所理解的此类特征的等同替代。还应当理解的是，在此使用的术语仅用于描述特定实施例的目的，而并不意味着限制。
77.说明书中提到的“实施例”意指结合实施例描述的特定特征、或特性包括在本发明的至少一个实施例中。因此，说明书通篇各个地方出现的短语或“实施例”并不一定均指同一个实施例。
78.需说明，在上文的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明的保护范围并不受上面公开的具体实施例的限制。